組合邏輯電路設(shè)計(jì)B6

1、實(shí)驗(yàn)報(bào)告課程名稱：電路與電子技術(shù)實(shí)驗(yàn)指導(dǎo)老師：傅曉程成績： _實(shí)驗(yàn)名稱：組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)類型： _同組學(xué)生姓名： _一、實(shí)驗(yàn)?zāi)康暮鸵螅ū靥睿┒?、?shí)驗(yàn)內(nèi)容和原理（必填）三、主要儀器設(shè)備（必填）四、操作方法和實(shí)驗(yàn)步驟五、實(shí)驗(yàn)數(shù)據(jù)記錄和處理六、實(shí)驗(yàn)結(jié)果與分析（必填）一、實(shí)驗(yàn)?zāi)康暮鸵?. 掌握組合集成電路元件的功能檢查方法；2. 掌握簡單組合邏輯電路的設(shè)計(jì)方法；3. 掌握邏輯電路的綜合方法；4. 掌握門電路的測試方法；5. 掌握數(shù)字邏輯電路的調(diào)試方法；二、實(shí)驗(yàn)內(nèi)容和原理實(shí)驗(yàn)內(nèi)容：1、 測試與非門 74LS00 和與或非門 74LS55 的邏輯功能 .2、 用與非門 74LS00 和與或非門 7

2、4LS55 設(shè)計(jì)一個(gè)全加器電路，并且進(jìn)行功能測試.3、 用與非門 74LS00 和與或非門 74LS55 設(shè)計(jì)四位數(shù)奇偶位判斷電路，并進(jìn)行功能測試.實(shí)驗(yàn)原理：全加器：1按照全加器功能要求列出真值表：輸入輸出ABCiSCO00000001100101001101100101010111001111112求各個(gè)輸出邏輯函數(shù)的表達(dá)式（利用卡諾圖）S1=A B ； S=S1 C； Ci3將邏輯函數(shù)形式變換為設(shè)計(jì)所要求選用的邏輯門的形式異或門可通過74LS55 的與或非門實(shí)現(xiàn)“非”的關(guān)系可通過74LS00 的與非門實(shí)現(xiàn).4依據(jù)所使用的邏輯門，畫出邏輯電路圖.奇偶校驗(yàn)器：1 按照奇偶校驗(yàn)器功能要求畫出真值

3、表輸入輸出ABCDOUT1000000001100101001100100101010011000111110001100101010010111110001101111101111102求最簡邏輯函數(shù)表達(dá)式因?yàn)橛辛饲懊嫒悠鞯匿亯|，這部分可以不用再次畫卡諾圖化簡.從真值表中不難看出，在全加器的基礎(chǔ)上增加一個(gè)異或關(guān)系即可得到奇偶校驗(yàn)器.矚慫潤厲釤瘞睞櫪廡賴。Z=A B C D=S D； 聞創(chuàng)溝燴鐺險(xiǎn)愛氌譴凈。3將邏輯函數(shù)形式變換為設(shè)計(jì)所要求選用的邏輯門的形式三、主要儀器設(shè)備1、 數(shù)字電子技術(shù)實(shí)驗(yàn)箱2、 與非門 74LS003、 與或非門74LS554、 導(dǎo)線若干四、操作方法和實(shí)驗(yàn)步驟1、 74

4、LS00 功能檢測：此部分與數(shù)字鐘實(shí)驗(yàn)中得檢測方法相同.1、2 構(gòu)成與非門的兩個(gè)輸入端，3 構(gòu)成與非門輸出端；4、 5、 6，8、9、 10， 11、12、 13 作用依次相同 .殘騖樓諍錈瀨濟(jì)溆塹籟。將與非門的輸出端接發(fā)光二極管，輸入端接數(shù)據(jù)開關(guān).接通與非門電源，觀察與非門在不同輸入組合下的輸出情況.釅錒極額閉鎮(zhèn)檜豬訣錐。輸入輸入輸出0012011101110檢測結(jié)果：所有與非門均能正常工作.2、 74LS55 功能檢測：將與或非門其中一邊全部接低電平，測試另一個(gè)與門能否正常工作，然后反過來測試，最后兩個(gè)與門不用的引腳都接 1，測試或非門是否正常工作 .彈貿(mào)攝爾霽斃攬磚鹵廡。3、按照下圖所示

5、的連線圖連接全加器電路連接完成后，輸出端S、 CO 接 LED 燈， A、 B、 CI 接數(shù)據(jù)開關(guān)，改變數(shù)據(jù)開關(guān)狀態(tài)，測試不同組合下LED 燈的亮暗關(guān)系，紀(jì)錄并分析是否符合理論.謀蕎摶篋飆鐸懟類蔣薔。4.奇偶校驗(yàn)電路與全加器原理類似，將A 、 B、 C 通過全加器加和后與D 異或后輸出即得奇偶校驗(yàn)器 .按下圖所示連接奇偶校驗(yàn)器電路：廈礴懇蹣駢時(shí)盡繼價(jià)騷。將 A 、B 、C、D 接數(shù)據(jù)開關(guān)， OUT 接 LED 燈，改變數(shù)據(jù)開關(guān)的輸入狀態(tài)，觀察ABCD 在不同組合下 LED 燈的亮暗情況，記錄結(jié)果并分析是否符合理論.煢楨廣鰳鯡選塊網(wǎng)羈淚。五、實(shí)驗(yàn)數(shù)據(jù)記錄和處理全加器：3輸入輸出ABCiSCO00

6、00000110010100110110010101011100111111奇偶校驗(yàn)器：輸入輸出ABCDOUT00000000110010100110010010101001100011111000110010101001011111000110111110111110六、實(shí)驗(yàn)結(jié)果與分析半加器只考慮兩個(gè)一位二進(jìn)制數(shù)A 和 B 相加，不考慮低進(jìn)位來的進(jìn)位數(shù)，而全加器有三個(gè)輸入端，除了兩個(gè)一位二進(jìn)制數(shù)外，還與低位向本位的進(jìn)數(shù)相加.從而完成了較為完整的二進(jìn)制加法計(jì)算.鵝婭盡損鵪慘歷蘢鴛賴。奇偶校驗(yàn)器檢測結(jié)果中可以歸納出，當(dāng)輸入“1”的個(gè)數(shù)為奇數(shù)個(gè)時(shí)，輸出為高電平“1”，當(dāng)輸入“ 1”的個(gè)數(shù)為偶數(shù)個(gè)時(shí)

7、，輸出為低電平“0”，從而實(shí)現(xiàn)奇偶校驗(yàn)的作用.籟叢媽羥為贍僨蟶練淨(jìng)。七、討論、心得1、利用卡諾圖對真值表進(jìn)行邏輯函數(shù)的化簡：實(shí)際數(shù)電實(shí)驗(yàn)課上的化簡跟理論學(xué)習(xí)中的化簡還是有很大不同的，受到實(shí)驗(yàn)室器件和芯片類型的限制，我們化簡的目的是盡可能采用現(xiàn)有的芯片中所包含的邏輯門電路直接進(jìn)行連接，而不是得到任意一個(gè)最簡電路即可.比如在半加器和全加器的設(shè)計(jì)中，如果我們有異或門、與門或是或非門，可能設(shè)計(jì)起來會(huì)更便捷直接一些，但是在只有74LS00（與非門）和74LS55（與或非門）的情況下，4.蠟變黲癟報(bào)倀鉉錨鈰贅。就要求我們在化簡時(shí)目的性更強(qiáng).預(yù)頌圣鉉儐歲齦訝驊糴。.比如首先設(shè)計(jì)Si =A B 得到一個(gè)異或門

8、同時(shí)在設(shè)計(jì)時(shí)采用分級(jí)設(shè)計(jì)連接可以讓思路更清晰的半加器 .然后再將這個(gè)半加器作為一個(gè)輸入端進(jìn)行邏輯關(guān)系的設(shè)計(jì)，在簡化了最終邏輯函數(shù)表達(dá)式的同時(shí)也便于之后的實(shí)物連線.滲釤嗆儼勻諤鱉調(diào)硯錦。2、由于實(shí)驗(yàn)中需要使用到五個(gè)芯片，故電源和接地端接線層數(shù)較多，導(dǎo)致實(shí)驗(yàn)結(jié)果比較不穩(wěn)定 .應(yīng)采用串接的方式，將電源端和接地端的部分導(dǎo)線移至導(dǎo)線另一端的其他引腳處，使每個(gè)接口處的接線數(shù)量保證在 3 層以下，提高電路的穩(wěn)定性 .鐃誅臥瀉噦圣騁貺頂廡。八、思考題1、一般組合電路的怎樣設(shè)計(jì)？具體到本實(shí)驗(yàn)怎樣設(shè)計(jì)？對于一個(gè)未知電路，我們應(yīng)該根據(jù)輸入輸出個(gè)數(shù)、電路功能，首先將電路的真值表列出，寫出電路邏輯表達(dá)式，再利用卡諾圖對

9、邏輯表達(dá)式進(jìn)行簡化，并根據(jù)已有的電路元件對邏輯表達(dá)式進(jìn)行更適合的變換 .在本實(shí)驗(yàn)中也是這樣，先列出了各狀態(tài)對應(yīng)的真值表，根據(jù)真值表寫出了邏輯函數(shù)，再作出接線圖，將線路連接即可； 擁締鳳襪備訊顎輪爛薔。2、實(shí)驗(yàn)中有無故障，如何處理？在全加器接線完成進(jìn)行檢測時(shí)，我發(fā)現(xiàn)當(dāng)A、B、Ci-1 分別為 1、1、0 時(shí)，輸出結(jié)果為 0、0，而非 0、 1，其他情況均正常 .于是我用邏輯筆從輸入端開始逐級(jí)檢查每個(gè)門的輸出是否正常，結(jié)果發(fā)現(xiàn)在 Ci-1 取“非”時(shí)輸出結(jié)果與理論邏輯值不符，更換導(dǎo)線后問題得到解決.贓熱俁閫歲匱閶鄴鎵騷。因?yàn)閿?shù)電實(shí)驗(yàn)的影響因素較多，檢測結(jié)果為正常的導(dǎo)線在實(shí)際接線中也可能出現(xiàn)問題，而且很多情況下不是導(dǎo)線本身的問題，而是在導(dǎo)線與實(shí)驗(yàn)箱乃至芯片的適配上出現(xiàn)誤差.這種情況很難在實(shí)驗(yàn)前發(fā)現(xiàn)和避免，只能在實(shí)驗(yàn)中進(jìn)行排查 .如果實(shí)在排查不出時(shí)，可以把線全部拆掉，重新設(shè)計(jì)線路重新連接，這個(gè)方法有時(shí)候更有效 .壇摶鄉(xiāng)囂懺蔞鍥鈴氈淚。3、在與或非門中，