蘿卜家園第六章ppt課件

1、第六章第六章總線：它是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連構(gòu)造，是多個(gè)系統(tǒng)總線：它是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連構(gòu)造，是多個(gè)系統(tǒng)功能部件之間進(jìn)展數(shù)據(jù)傳送的公共通路。功能部件之間進(jìn)展數(shù)據(jù)傳送的公共通路。中、低速中、低速I / O設(shè)備之間相互銜接的總線。設(shè)備之間相互銜接的總線。 6.1.1 總線的根本概念總線的根本概念 CPU內(nèi)部銜接各存放器及運(yùn)算部件之間的總線。內(nèi)部銜接各存放器及運(yùn)算部件之間的總線。一個(gè)單處置器系統(tǒng)中的總線，大致可分為三類：一個(gè)單處置器系統(tǒng)中的總線，大致可分為三類：1內(nèi)部總線：內(nèi)部總線：2系統(tǒng)總線：系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如乘、同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如乘、除法器、通道等

2、相互銜接的總線。除法器、通道等相互銜接的總線。3 3 I /O I /O總線：總線：6.1 單機(jī)系統(tǒng)的總線構(gòu)造單機(jī)系統(tǒng)的總線構(gòu)造1 1物理特性：它是指總線的物理銜接方式，包括總物理特性：它是指總線的物理銜接方式，包括總線的根數(shù)，總線的插頭、插座的外形，引腳線的陳線的根數(shù)，總線的插頭、插座的外形，引腳線的陳列方式等等。列方式等等。2 2功能特性：它描畫總線中每一根線的功能。功能特性：它描畫總線中每一根線的功能。3 3電氣特性：電氣特性定義每一根線上信號(hào)的傳送電氣特性：電氣特性定義每一根線上信號(hào)的傳送方向及有效電平范圍。方向及有效電平范圍。4 4時(shí)間特性：時(shí)間特性定義了每根線在什么時(shí)間有時(shí)間特性：

3、時(shí)間特性定義了每根線在什么時(shí)間有效。也就是說，只需規(guī)定了總線上個(gè)信號(hào)有效的時(shí)效。也就是說，只需規(guī)定了總線上個(gè)信號(hào)有效的時(shí)序關(guān)系，序關(guān)系，CPUCPU才干正確無誤地運(yùn)用。才干正確無誤地運(yùn)用。1. 1. 總線的特性：總線的特性： 一樣的指令系統(tǒng)，一樣的功能，各不同廠家消費(fèi)的各功能部一樣的指令系統(tǒng)，一樣的功能，各不同廠家消費(fèi)的各功能部件，假設(shè)要實(shí)現(xiàn)一樣功能部件互換，必需遵守一樣的系統(tǒng)總線的件，假設(shè)要實(shí)現(xiàn)一樣功能部件互換，必需遵守一樣的系統(tǒng)總線的要求。這就是系統(tǒng)總線的規(guī)范化問題。要求。這就是系統(tǒng)總線的規(guī)范化問題。2 2EISAEISAExtension Industry Standard Extens

4、ion Industry Standard Architecture)Architecture)擴(kuò)展的工業(yè)規(guī)范體系構(gòu)造：與老的擴(kuò)展的工業(yè)規(guī)范體系構(gòu)造：與老的IBM PCIBM PC系列機(jī)兼容，總線支持多個(gè)總線主控器，加強(qiáng)了系列機(jī)兼容，總線支持多個(gè)總線主控器，加強(qiáng)了DMADMA功能。功能。添加了突發(fā)方式傳輸，是一種添加了突發(fā)方式傳輸，是一種3232位規(guī)范總線。位規(guī)范總線。微機(jī)中用的總線有：微機(jī)中用的總線有：ISAISA、EISAEISA、MCAMCA、PCIPCI。1 1ISAISAIndustry Standard Architecture) Industry Standard Archite

5、cture) 工業(yè)工業(yè)規(guī)范體系構(gòu)造，也稱規(guī)范體系構(gòu)造，也稱PC/XTPC/XT總線總線:1981:1981年，它是針對(duì)年，它是針對(duì)80888088設(shè)計(jì)的，設(shè)計(jì)的，8 8位總線，后來擴(kuò)展為位總線，后來擴(kuò)展為1616位。位。2. 2. 總線的規(guī)范化總線的規(guī)范化3 3PCIPCI：IntelIntel公司推出。與公司推出。與VLBUSVLBUS不同，不同，PCIPCI在在CPUCPU和外設(shè)間插入一個(gè)復(fù)雜的管理層稱為和外設(shè)間插入一個(gè)復(fù)雜的管理層稱為PCIPCI橋。橋。與微處置器無關(guān)，并在高時(shí)鐘頻率下堅(jiān)持最高的性能。與微處置器無關(guān)，并在高時(shí)鐘頻率下堅(jiān)持最高的性能。支持了支持了3434個(gè)擴(kuò)展槽。支持個(gè)擴(kuò)展

6、槽。支持32/6432/64位數(shù)據(jù)傳送。位數(shù)據(jù)傳送。ISAISAEISAEISAMACMACVESAVESAPCIPCI最大總線寬度（最大總線寬度（bitbit）161632323232323232/6432/64最高時(shí)鐘頻率（最高時(shí)鐘頻率（MHzMHz）8 88.38.3101033333333峰值傳輸速度（峰值傳輸速度（MB/SMB/S）16164040133133133133持續(xù)傳輸速度（持續(xù)傳輸速度（MB/SMB/S）2 28 82020視性能而定視性能而定8080并發(fā)性并發(fā)性無無一些一些一些一些無無全全支持設(shè)備數(shù)量支持設(shè)備數(shù)量12128 108 1012121 31 33 43 4總

7、總 線線 性性 能能 比比 較較 總線帶寬會(huì)遭到總線帶寬會(huì)遭到 總線布線長度、總線驅(qū)動(dòng)器總線布線長度、總線驅(qū)動(dòng)器/接納器性能、接納器性能、銜接總線上的模塊數(shù)等要素的影響。銜接總線上的模塊數(shù)等要素的影響。例題：例題：1某總線在一個(gè)總線周期中并行傳送某總線在一個(gè)總線周期中并行傳送4個(gè)字個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為總線時(shí)鐘頻率為33MHz，求總線帶寬是多少？，求總線帶寬是多少？2假假設(shè)一個(gè)總線周期中并行傳送設(shè)一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率位數(shù)據(jù)，總線時(shí)鐘頻率升為升為66MHz，求總線帶寬是多少？，求

8、總線帶寬是多少？1設(shè)總線帶寬用設(shè)總線帶寬用 Dr 表示，總線時(shí)鐘周期用表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)表示，一個(gè)總線正確傳送的數(shù)據(jù)量用總線正確傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：表示，根據(jù)定義可得： Dr=D/T=D*f=4B*33*106s=132MB/s2 26464位位=8B=8B， Dr=D Dr=D* *f= 8Bf= 8B* *6666* *106s=528MB/s106s=528MB/s它定義為總線本身所能到達(dá)的最高傳輸速度，單位它定義為總線本身所能到達(dá)的最高傳輸速度，單位是兆字節(jié)每秒是兆字節(jié)每秒MB/S。總線帶寬：總線帶寬：解：解： USB是由是由Intel 提出的一種

9、新型接口規(guī)范，目前是主流規(guī)范。提出的一種新型接口規(guī)范，目前是主流規(guī)范。USB接口就是為處理現(xiàn)行接口就是為處理現(xiàn)行PC與周邊設(shè)備的通用銜接而設(shè)計(jì)的。與周邊設(shè)備的通用銜接而設(shè)計(jì)的。USB的幾大特點(diǎn)：的幾大特點(diǎn)：可支持功能傳送：用戶只需求為支持可支持功能傳送：用戶只需求為支持USB規(guī)范的設(shè)備預(yù)備一個(gè)規(guī)范的設(shè)備預(yù)備一個(gè)USB接口即可使外設(shè)相互銜接成串。接口即可使外設(shè)相互銜接成串。可銜接：鍵盤、鼠標(biāo)、掃描儀、數(shù)字音箱、可銜接：鍵盤、鼠標(biāo)、掃描儀、數(shù)字音箱、Modem、數(shù)碼相機(jī)。、數(shù)碼相機(jī)。支持設(shè)備熱插拔。支持設(shè)備熱插拔。即插即用功能即插即用功能USB可以樹狀構(gòu)造銜接可以樹狀構(gòu)造銜接127個(gè)幾乎目前一切的

10、外部設(shè)備。個(gè)幾乎目前一切的外部設(shè)備。最大數(shù)據(jù)傳輸速率為最大數(shù)據(jù)傳輸速率為12Mbps。支持多數(shù)據(jù)流。支持多數(shù)據(jù)流。支持多個(gè)設(shè)備并行操作。支持多個(gè)設(shè)備并行操作。支持自動(dòng)處置錯(cuò)誤并進(jìn)展恢復(fù)。支持自動(dòng)處置錯(cuò)誤并進(jìn)展恢復(fù)。3.3.通用串行總線通用串行總線USBUSBUniversal Serial Bus)Universal Serial Bus)6.1.2 總線的銜接方式總線的銜接方式 CPU與外設(shè)之間的銜接由與外設(shè)之間的銜接由“接口部件來完成，接口部件來完成，大多數(shù)總線都是以一樣方式構(gòu)成的，不同之處是：總大多數(shù)總線都是以一樣方式構(gòu)成的，不同之處是：總線的線數(shù)目不同和控制線的功能不同?？偩€的銜接方線

11、的線數(shù)目不同和控制線的功能不同?？偩€的銜接方式對(duì)計(jì)算機(jī)系統(tǒng)的性能有非常重要的作用。式對(duì)計(jì)算機(jī)系統(tǒng)的性能有非常重要的作用。單機(jī)系統(tǒng)中采用的總線有三種類型：單機(jī)系統(tǒng)中采用的總線有三種類型：單總線構(gòu)造單總線構(gòu)造雙總線構(gòu)造雙總線構(gòu)造三總線構(gòu)造三總線構(gòu)造1.單總線構(gòu)造：單總線構(gòu)造：特點(diǎn)：簡單、易擴(kuò)展、速度慢。特點(diǎn)：簡單、易擴(kuò)展、速度慢。CPU主存主存設(shè)備設(shè)備適配器適配器設(shè)備設(shè)備適配器適配器單總線構(gòu)造表示圖單總線構(gòu)造表示圖2.雙總線構(gòu)造：雙總線構(gòu)造：特點(diǎn)：簡單、易擴(kuò)展、速度比單總線構(gòu)造快。特點(diǎn)：簡單、易擴(kuò)展、速度比單總線構(gòu)造快。添加了硬件開銷。添加了硬件開銷。CPU主存主存I/O適配器適配器設(shè)備設(shè)備適配器

12、適配器雙總線構(gòu)造表示圖雙總線構(gòu)造表示圖系統(tǒng)總線系統(tǒng)總線存儲(chǔ)總線存儲(chǔ)總線當(dāng)前計(jì)算機(jī)通常采用多總線構(gòu)造當(dāng)前計(jì)算機(jī)通常采用多總線構(gòu)造CPUCPU主存主存擴(kuò)展總線擴(kuò)展總線控制線路控制線路I/OI/O設(shè)備設(shè)備1 1I/OI/O設(shè)備設(shè)備2 2處置機(jī)總線處置機(jī)總線32MHz32MHz4B8B4B8BISA / EISAISA / EISA8.33MHz 8.33MHz 1 , 2 , 4 B 1 , 2 , 4 B 二總線構(gòu)造二總線構(gòu)造 . . . . .3.3.三總線構(gòu)造：三總線構(gòu)造：特點(diǎn)：效率高、硬件構(gòu)造復(fù)雜、普通用在大中型機(jī)中。特點(diǎn)：效率高、硬件構(gòu)造復(fù)雜、普通用在大中型機(jī)中。CPUCPU主存主存I/O

13、I/O適配器適配器三總線構(gòu)造表示圖三總線構(gòu)造表示圖系統(tǒng)總線系統(tǒng)總線存儲(chǔ)總線存儲(chǔ)總線I/OI/O適配器適配器IOPIOP通道通道-CPU主存主存PCI橋橋I/OI/O設(shè)備設(shè)備1 1I/OI/O設(shè)備設(shè)備2 2處置機(jī)總線處置機(jī)總線66MHz66MHz4B8B4B8BISA / EISA8.33MHz 1 , 2 , 4 B 三總線構(gòu)造三總線構(gòu)造 . . . . .PCI BUS PCI BUS 33MHz 4B33MHz 4B擴(kuò)展總線擴(kuò)展總線控制線路控制線路I/OI/O設(shè)備設(shè)備3 3I/OI/O設(shè)備設(shè)備4 4接快速設(shè)備接快速設(shè)備接慢速設(shè)備接慢速設(shè)備CPU-cacheCPU-cache模塊模塊存儲(chǔ)器存

14、儲(chǔ)器模塊模塊I/O I/O 適配器適配器 總線總線 控控制器制器 數(shù)據(jù)傳送總線地址、數(shù)據(jù)、控制線數(shù)據(jù)傳送總線地址、數(shù)據(jù)、控制線仲裁總線仲裁總線中斷和同步總線中斷和同步總線公用線公用線主板主板當(dāng)代總線的內(nèi)部構(gòu)造當(dāng)代總線的內(nèi)部構(gòu)造6.1.3 總線構(gòu)造對(duì)計(jì)算機(jī)系統(tǒng)性能的影響總線構(gòu)造對(duì)計(jì)算機(jī)系統(tǒng)性能的影響單總線構(gòu)造：訪問內(nèi)存和單總線構(gòu)造：訪問內(nèi)存和I/O傳送卻運(yùn)用一樣的操作碼，傳送卻運(yùn)用一樣的操作碼，或者說運(yùn)用一樣的指令，但它們運(yùn)用不同的地址。或者說運(yùn)用一樣的指令，但它們運(yùn)用不同的地址。雙總線構(gòu)造：雙總線構(gòu)造：CPU對(duì)內(nèi)存總線和系統(tǒng)總線必需有不同的指對(duì)內(nèi)存總線和系統(tǒng)總線必需有不同的指令系統(tǒng)。令系統(tǒng)。單

15、總線構(gòu)造：地址總線與最大存儲(chǔ)容量有一定的影響。單總線構(gòu)造：地址總線與最大存儲(chǔ)容量有一定的影響。內(nèi)存與外設(shè)用同一個(gè)地址線。內(nèi)存與外設(shè)用同一個(gè)地址線。雙總線構(gòu)造：內(nèi)存地址與外設(shè)地址出如今不同總線上，雙總線構(gòu)造：內(nèi)存地址與外設(shè)地址出如今不同總線上，存儲(chǔ)容量不會(huì)受外圍設(shè)備多少影響。存儲(chǔ)容量不會(huì)受外圍設(shè)備多少影響。1. 1. 最大存儲(chǔ)容量最大存儲(chǔ)容量2. 2. 指令系統(tǒng)指令系統(tǒng) 它是指流入、處置和流出系統(tǒng)的信息的速率。它它是指流入、處置和流出系統(tǒng)的信息的速率。它主要取決于主存的存取周期和并行讀出的位數(shù)。主要取決于主存的存取周期和并行讀出的位數(shù)。 由于上述緣由，采用雙端口存儲(chǔ)器可以添加主存由于上述緣由，采

16、用雙端口存儲(chǔ)器可以添加主存的有效速度的有效速度,可以更多的信息從內(nèi)存輸入輸出?？梢愿嗟男畔膬?nèi)存輸入輸出。 3.3.吞吐量：吞吐量： 三總線系統(tǒng)中，三總線系統(tǒng)中，CPU的一部分功能下放給通道，的一部分功能下放給通道，有通道對(duì)外圍設(shè)備一致管理并實(shí)現(xiàn)外圍設(shè)備與內(nèi)存之有通道對(duì)外圍設(shè)備一致管理并實(shí)現(xiàn)外圍設(shè)備與內(nèi)存之間的數(shù)據(jù)傳送，因此系統(tǒng)的吞吐才干比單總線系統(tǒng)強(qiáng)。間的數(shù)據(jù)傳送，因此系統(tǒng)的吞吐才干比單總線系統(tǒng)強(qiáng)。Pentium Pentium CPUCPU主存與主存與CacheCache控制器控制器L2cache(256512KB)CPUCPU總線總線-PIC-PIC總線總線橋芯片橋芯片主存（主存（DR

17、AM）（4128MB）ROM BIOSROM BIOS（4128MB4128MB）實(shí)時(shí)時(shí)鐘實(shí)時(shí)時(shí)鐘/日歷日歷CMOS RAMPCI PCI 總線總線- -ISA ISA 總線總線橋芯片橋芯片 及及DMADMA，中斷中斷控制邏輯控制邏輯8042MPU鍵盤鍵盤鼠標(biāo)鼠標(biāo)控制器控制器CPU總線總線北橋北橋芯片芯片可選可選PCI總線總線南橋南橋ISA總線總線36腳腳短槽短槽62腳腳長槽長槽120腳腳Socket 7 插座插座鍵盤鍵盤鼠標(biāo)鼠標(biāo)Pentium計(jì)算機(jī)主板總線構(gòu)造圖計(jì)算機(jī)主板總線構(gòu)造圖VT 863DDR V-Link北橋552BGASlot 1SOCEKET 370處理器處理器SDR/VCMSD

18、R/VCM& &DDRDDRSDRAMSDRAMVT 8233VT 8233V-LinkV-Link南橋南橋37673767BGABGA時(shí)鐘時(shí)鐘緩存緩存時(shí)鐘時(shí)鐘發(fā)生器發(fā)生器3D圖形圖形控制器控制器AGP總線總線PCIPCI總線總線SDR/DDR內(nèi)存總線內(nèi)存總線MCLKMCLKHCLKHCLKPCLKPCLKATA33/66/1006 USBLPC網(wǎng)絡(luò)網(wǎng)絡(luò)SMBUSSMBUS外圍設(shè)備控制器外圍設(shè)備控制器GPIO ACPI GPIO ACPI Apollo Pro266Apollo Pro266芯片組架構(gòu)框圖芯片組架構(gòu)框圖6.2.1 信息的傳送方式信息的傳送方式 數(shù)字計(jì)算機(jī)運(yùn)用二進(jìn)制數(shù)，她們或用電

19、位的高、數(shù)字計(jì)算機(jī)運(yùn)用二進(jìn)制數(shù)，她們或用電位的高、低表示，或用脈沖的有、無表示。低表示，或用脈沖的有、無表示。傳輸信息根本有四種方式：傳輸信息根本有四種方式：串行傳送串行傳送并行傳送并行傳送并、串行傳送并、串行傳送分時(shí)傳送分時(shí)傳送6.2 總線接口總線接口1. 串行傳送串行傳送并并-串串變換變換串串-并并變換變換發(fā)送部件發(fā)送部件接納部件接納部件傳送數(shù)據(jù)傳送數(shù)據(jù)0000 0101T1T8T7T6T5T4T3T200000011位時(shí)間位時(shí)間傳送傳送脈沖脈沖高位高位低位低位串行傳送串行傳送特點(diǎn)：只需一條傳輸線，且采用脈沖串行傳送。特點(diǎn)：只需一條傳輸線，且采用脈沖串行傳送。2. 并行傳送并行傳送特點(diǎn)：順

20、應(yīng)于短間隔傳送，數(shù)據(jù)傳送快，本錢高。特點(diǎn)：順應(yīng)于短間隔傳送，數(shù)據(jù)傳送快，本錢高。發(fā)送發(fā)送部件部件接納接納部件部件高位高位低位低位10000111并行傳送并行傳送3. 3. 并串行傳送并串行傳送先傳先傳8 位，再傳位，再傳8 位。位。高高8位位低低8位位高高8位位低低8位位8 位位并串行傳送并串行傳送4.4.分時(shí)傳送分時(shí)傳送采用總線復(fù)用方式，某個(gè)傳輸線上既傳送地址信采用總線復(fù)用方式，某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。息，又傳送數(shù)據(jù)信息。共享總線的部件分時(shí)運(yùn)用總線。共享總線的部件分時(shí)運(yùn)用總線。分時(shí)傳送有兩種概念：分時(shí)傳送有兩種概念：6.2.2 6.2.2 接口的概念接口的概念接口：設(shè)備之

21、間經(jīng)過總線進(jìn)展銜接的邏輯部件，銜接接口：設(shè)備之間經(jīng)過總線進(jìn)展銜接的邏輯部件，銜接兩部件的兩部件的“轉(zhuǎn)換器叫做接口。轉(zhuǎn)換器叫做接口。CPUCPU接接口口外圍外圍設(shè)備設(shè)備控制形狀線控制形狀線數(shù)據(jù)線數(shù)據(jù)線地址線地址線外圍設(shè)備的銜接方式外圍設(shè)備的銜接方式典型的接口通常具有如下功能：典型的接口通常具有如下功能：控制：它靠程序的指令信息來控制外圍設(shè)備的動(dòng)作?？刂疲核砍绦虻闹噶钚畔砜刂仆鈬O(shè)備的動(dòng)作。緩沖：補(bǔ)償各種設(shè)備在速度上的差別。緩沖：補(bǔ)償各種設(shè)備在速度上的差別。形狀：它監(jiān)視外圍設(shè)備的任務(wù)形狀并保管形狀信息。形狀：它監(jiān)視外圍設(shè)備的任務(wù)形狀并保管形狀信息。轉(zhuǎn)換：它可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換。轉(zhuǎn)換：它可

22、以完成任何要求的數(shù)據(jù)轉(zhuǎn)換。整理：它可以修正字計(jì)數(shù)器或當(dāng)前內(nèi)存地址存放器。整理：它可以修正字計(jì)數(shù)器或當(dāng)前內(nèi)存地址存放器。程序中斷：外設(shè)向軟件懇求某種動(dòng)作時(shí)，接口即發(fā)程序中斷：外設(shè)向軟件懇求某種動(dòng)作時(shí)，接口即發(fā)出一個(gè)中斷信號(hào)。出一個(gè)中斷信號(hào)。一個(gè)適配器必需有兩個(gè)接口：一個(gè)適配器必需有兩個(gè)接口：一是系統(tǒng)總線的接口一是系統(tǒng)總線的接口二是和外設(shè)的接口二是和外設(shè)的接口6.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送方式總線的仲裁、定時(shí)和數(shù)據(jù)傳送方式6.3.1 總線的仲裁總線的仲裁 銜接到總線上的功能模塊有自動(dòng)和被動(dòng)兩種形狀。主銜接到總線上的功能模塊有自動(dòng)和被動(dòng)兩種形狀。主方可以啟動(dòng)一個(gè)總線周期，從方只能呼應(yīng)主方的懇求。

23、方可以啟動(dòng)一個(gè)總線周期，從方只能呼應(yīng)主方的懇求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。一時(shí)間里可以有一個(gè)或多個(gè)從方。 按照總線仲裁電路的位置不同，仲裁方式分為集中式按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。仲裁和分布式仲裁兩類。主方繼續(xù)控制總線的時(shí)間稱為總線占用期。主方繼續(xù)控制總線的時(shí)間稱為總線占用期。對(duì)多個(gè)設(shè)備提出的占用總線懇求，普通采用優(yōu)先級(jí)或?qū)Χ鄠€(gè)設(shè)備提出的占用總線懇求，普通采用優(yōu)先級(jí)或公平戰(zhàn)略進(jìn)展仲裁。公平戰(zhàn)略進(jìn)展仲裁。1 1、集中式仲裁、集中式仲裁鏈?zhǔn)讲樵兎绞?；鏈?zhǔn)讲樵兎?/p>

24、式；計(jì)數(shù)器定時(shí)查詢方式；計(jì)數(shù)器定時(shí)查詢方式；獨(dú)立懇求方式。獨(dú)立懇求方式。 集中式仲裁中每個(gè)功能模塊有兩條線連到中央制集中式仲裁中每個(gè)功能模塊有兩條線連到中央制裁器：一條是送往制裁器的總線懇求信號(hào)線裁器：一條是送往制裁器的總線懇求信號(hào)線 BR，一，一條是仲裁器送出的總線授權(quán)信號(hào)線條是仲裁器送出的總線授權(quán)信號(hào)線 BG。集中式仲裁又可分為：集中式仲裁又可分為：鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞絻?yōu)點(diǎn)：簡單，幾根線就可以實(shí)現(xiàn)優(yōu)先次序總線控制，易優(yōu)點(diǎn)：簡單，幾根線就可以實(shí)現(xiàn)優(yōu)先次序總線控制，易 擴(kuò)展。擴(kuò)展。缺陷：對(duì)訊問鏈的電路缺點(diǎn)很敏感。缺陷：對(duì)訊問鏈的電路缺點(diǎn)很敏感。中央仲裁器中央仲裁器設(shè)備接口設(shè)備接口 0設(shè)備接

25、口設(shè)備接口n設(shè)備接口設(shè)備接口1DA鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞紹RBRBSBSBGBG計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式優(yōu)點(diǎn)：優(yōu)先次序可以方便地改動(dòng)。優(yōu)點(diǎn)：優(yōu)先次序可以方便地改動(dòng)。中央仲裁器中央仲裁器設(shè)備接口設(shè)備接口0設(shè)備接口設(shè)備接口n設(shè)備接口設(shè)備接口1計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式設(shè)備地址設(shè)備地址BRBRBS計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式:定時(shí)依次核對(duì)哪個(gè)設(shè)備發(fā)出了請(qǐng)定時(shí)依次核對(duì)哪個(gè)設(shè)備發(fā)出了請(qǐng) 求信號(hào)。求信號(hào)。獨(dú)立懇求方式獨(dú)立懇求方式獨(dú)立懇求方式：每一個(gè)共享總線的設(shè)備均有本人的一獨(dú)立懇求方式：每一個(gè)共享總線的設(shè)備均有本人的一對(duì)總線懇求對(duì)總線懇求BRn 和總線贊同和總線贊同BGj

26、。優(yōu)點(diǎn)：呼應(yīng)速度快，對(duì)優(yōu)先次序的控制相當(dāng)靈敏。優(yōu)點(diǎn)：呼應(yīng)速度快，對(duì)優(yōu)先次序的控制相當(dāng)靈敏。中央仲裁器中央仲裁器設(shè)備接口設(shè)備接口0設(shè)備接口設(shè)備接口n設(shè)備接口設(shè)備接口1計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式BR0BR0BG0BG0BR1BR1BG1BG1BRnBRnBGnBGn2 2、分布式仲裁、分布式仲裁最后，獲勝者的仲裁號(hào)保管在仲裁總線上。最后，獲勝者的仲裁號(hào)保管在仲裁總線上。 分布式仲裁不需求中央仲裁器，每個(gè)潛在分布式仲裁不需求中央仲裁器，每個(gè)潛在的主方功能模塊都有本人的仲裁號(hào)和仲裁器。的主方功能模塊都有本人的仲裁號(hào)和仲裁器。 當(dāng)它們有總線懇求時(shí)，把它們獨(dú)一的仲裁當(dāng)它們有總線懇求時(shí)，把它們獨(dú)一

27、的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與本人的號(hào)進(jìn)展比較。裁總線上得到的號(hào)與本人的號(hào)進(jìn)展比較。 假設(shè)仲裁總線上的號(hào)大假設(shè)仲裁總線上的號(hào)大總線上總線上那么它的總線懇求不予呼應(yīng)，并吊銷它的仲裁號(hào)。那么它的總線懇求不予呼應(yīng)，并吊銷它的仲裁號(hào)。比比顯然，分布式仲裁是以優(yōu)先級(jí)仲裁戰(zhàn)略為根底。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁戰(zhàn)略為根底?？偩€上總線上6.3.2 6.3.2 總線的定時(shí)總線的定時(shí)所謂定時(shí)：是指事件出如今總線上的時(shí)序關(guān)系。所謂定時(shí)：是指事件出如今總線上的時(shí)序關(guān)系。數(shù)據(jù)傳送過程中通常采用以下兩種定時(shí)方式：數(shù)據(jù)傳送過程中通常采用以下兩種定

28、時(shí)方式：1 1同步定時(shí)同步定時(shí)同步通訊：采用一個(gè)公共的時(shí)針信號(hào)進(jìn)展同步同步通訊：采用一個(gè)公共的時(shí)針信號(hào)進(jìn)展同步 在同步協(xié)議中，事件出如今總線上的時(shí)辰有總線時(shí)鐘在同步協(xié)議中，事件出如今總線上的時(shí)辰有總線時(shí)鐘信號(hào)來確定。信號(hào)來確定。地址地址數(shù)據(jù)數(shù)據(jù)這種方式稱為同步通訊。這種方式稱為同步通訊?？偩€時(shí)鐘總線時(shí)鐘啟動(dòng)信號(hào)啟動(dòng)信號(hào)讀命令讀命令地址線地址線數(shù)據(jù)線數(shù)據(jù)線 認(rèn)可認(rèn)可同步定時(shí)同步定時(shí)異步定時(shí)異步定時(shí)總線時(shí)鐘總線時(shí)鐘地址和方式信息地址和方式信息數(shù)據(jù)數(shù)據(jù)總線周期總線周期同步通訊同步通訊適用于總線長度較短，各部件存取時(shí)間較接近的情況。適用于總線長度較短，各部件存取時(shí)間較接近的情況。特點(diǎn)：特點(diǎn)：每個(gè)功能模

29、塊什么時(shí)候發(fā)送或接納信息都由一致時(shí)針規(guī)定；每個(gè)功能模塊什么時(shí)候發(fā)送或接納信息都由一致時(shí)針規(guī)定；傳輸率較高；傳輸率較高；采用公共時(shí)鐘；采用公共時(shí)鐘；2 2異步定時(shí)異步定時(shí) 在異步定時(shí)協(xié)議中，后一事件出如今總線上的時(shí)辰在異步定時(shí)協(xié)議中，后一事件出如今總線上的時(shí)辰取決與前一事件的出現(xiàn)，即建立在應(yīng)對(duì)式或互鎖機(jī)制取決與前一事件的出現(xiàn)，即建立在應(yīng)對(duì)式或互鎖機(jī)制根底上。根底上。異步時(shí)序全互鎖方式異步時(shí)序全互鎖方式讀命令讀命令地址線地址線數(shù)據(jù)線數(shù)據(jù)線主同步主同步MSYNMSYN從同步從同步SSYN地址地址數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)3 3同步定時(shí)與異步定時(shí)的優(yōu)缺陷：同步定時(shí)與異步定時(shí)的優(yōu)缺陷：但由于總線必需按最慢的模塊來

30、設(shè)計(jì)公共時(shí)但由于總線必需按最慢的模塊來設(shè)計(jì)公共時(shí)鐘，當(dāng)各功能模塊存取時(shí)間相差很大時(shí)，會(huì)鐘，當(dāng)各功能模塊存取時(shí)間相差很大時(shí)，會(huì)大大損失總線效率。大大損失總線效率。優(yōu)點(diǎn)是總線周期長度可變，不把呼應(yīng)時(shí)間強(qiáng)加優(yōu)點(diǎn)是總線周期長度可變，不把呼應(yīng)時(shí)間強(qiáng)加到功能模塊上，因此允許快速和慢速的功能模到功能模塊上，因此允許快速和慢速的功能模塊都能銜接到同一總線上。塊都能銜接到同一總線上。優(yōu)點(diǎn)是采用公共時(shí)鐘，具有較高的傳輸率。優(yōu)點(diǎn)是采用公共時(shí)鐘，具有較高的傳輸率。異步定時(shí)添加了總線的復(fù)雜性和本錢。異步定時(shí)添加了總線的復(fù)雜性和本錢。異步定時(shí)協(xié)議異步定時(shí)協(xié)議同步定時(shí)協(xié)議同步定時(shí)協(xié)議6.4.1 多總線構(gòu)造多總線構(gòu)造 PCI

31、 PCI 是一個(gè)與處置器無關(guān)的高速外圍設(shè)備總線，是一個(gè)與處置器無關(guān)的高速外圍設(shè)備總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁戰(zhàn)略，并具有自動(dòng)配置才干。中式仲裁戰(zhàn)略，并具有自動(dòng)配置才干。 PCI PCI 總線構(gòu)造圖，也是高檔總線構(gòu)造圖，也是高檔 PC PC 機(jī)和效力器的主機(jī)和效力器的主板總線框圖。如以下圖：板總線框圖。如以下圖：6.4 PCI 總線總線處置器處置器/cache處置器處置器/cache主存主存控制器控制器主存主存PCIPCI設(shè)備設(shè)備PCIPCI設(shè)備設(shè)備HOSTHOST橋橋主設(shè)備主設(shè)備目的設(shè)備目的設(shè)備RAM目的設(shè)備目的設(shè)備I/OPCI/LAGACYPCI/LAGACY總線橋總線橋PCI/PCIPCI/PCI橋橋LAGACYLAGACY設(shè)備設(shè)備PCIPCI設(shè)備設(shè)備PCIPCI設(shè)備設(shè)備PCI PCI 總線構(gòu)造框圖總線構(gòu)造框圖HOSTHOST總線總線PCIPCI總線總線LAGACYLAGACY總線總線ISAISA、EISAEISA、MCAM