推挽輸出和開漏輸出詳解

1、open-drain 與 push-pull 】GPIO管腳的時(shí)候，常會見到兩種模式：開漏( open-drain ，漏極開路)和推挽(push-pull )GPIO的功能，簡單說就是可以根據(jù)自己的需要去配置為輸入或輸岀。但是在配置對此兩種模式，有何區(qū)別和聯(lián)系，下面整理了一些資料，來詳細(xì)解釋一下：圖表?1 Push-Pull 對比 Open-DrainPush-Pull推挽輸出Open-Drain開漏輸出輸岀的器件是指輸岀腳內(nèi)部集成有一對互補(bǔ)的MOSFET，當(dāng)Q1導(dǎo)通、Q2截止時(shí)輸出高電平；而當(dāng)Q1截止導(dǎo)通、Q2導(dǎo)通時(shí)輸岀低電 平Push-pull輸出，實(shí)際上內(nèi)部是用了兩個(gè)晶體管(transi

2、stor )，此處分別稱為transistor 和 bottom transistortop。通過開關(guān)對應(yīng)的晶體管，輸岀對應(yīng)的電平。transistor 打開(bottom transistor閉)，輸出為高電平； bottom transistortop關(guān)開(top transistor 關(guān)閉)，輸出低電平。Push-pull 即能夠漏電流(sink current )， 又可以集電流(source current )。其也許開漏電路就是指以 MOSFET的漏極為輸出的電路。指內(nèi)部輸出和地之間有個(gè)N溝道的MOSFET (Q1 )，這些器件可以用于電平轉(zhuǎn)換的應(yīng)用。輸出電壓由Vcc'決定

3、。Vcc'可以大于輸入高電平電壓VCC (up translate )也可以低于輸入高電平電壓VCC (down translate )。Open-drain 輸出，則是比 push-pull 少了個(gè) top transistor，只有那個(gè) bottomtransistor 。(就像 push-pull 中的那樣) 平。此處沒法輸岀高電平，想要輸岀高電平，當(dāng) bottom transistor 關(guān)閉，則輸出為高電resistor )。Open-drain只能夠漏電流(current )，則需要加一個(gè)上拉電阻。pull-up sink current )，如果想要集電流(source必須

4、外部再接一個(gè)上拉電阻(有，也許沒有另外一個(gè)狀態(tài)：高阻抗( high impedance )狀態(tài)。除非 Push-pull 需要支 持額外的高阻抗?fàn)顟B(tài)，否則不需要額外的上拉 電阻。常見的GPIO的模式可以配置為 open-drain 或push-pull ，具體實(shí)現(xiàn)上，常為通過配置對應(yīng)的寄存器的某些位來配置為open-drain或是push-pull 。當(dāng)我們通過 CPU去設(shè)置那些GPIO的配置寄存器的某位(bit )的時(shí)候，其 GPIO硬件IC內(nèi)部的實(shí)現(xiàn)是，會去打開 或關(guān)閉對應(yīng)的top transistor。相應(yīng)地，如果設(shè)置為了open-d模式的話，是需要上拉電阻才能實(shí)現(xiàn)，也能夠輸出高電平的。

5、因此，如果硬件內(nèi)部(internal )本身包含了對應(yīng)的上拉電阻的話，此時(shí)會去關(guān)閉或打開對應(yīng)的上拉電阻。如果GPIO硬件IC內(nèi)部沒有對應(yīng)的上拉電阻的話，那么你的硬件電路中，必須自己提供對應(yīng)的外部(external )的上拉電阻。而 push-pull輸出的優(yōu)勢是速度快，因?yàn)榫€路(line )是以兩種方式驅(qū)動的。而帶了上拉電阻的線路，即使以最快的速度去提升電壓，最快也要一個(gè)常量的RXC的時(shí)間。其中R是電阻，C是寄生電容(parasitic capacitance)，包括了 pin腳的電容和板子的電容。但是， push-pull相對的缺點(diǎn)是往往需要消耗更多的電流，即功耗相對大。而 open-dra

6、in所消耗的電流相對較小，由電阻 R所限制，而R不能太小，因?yàn)楫?dāng)輸出為低電平的時(shí)候，需要 sink 更低的 transistor，這意味著更高的功耗。(此段原文： because the lower transistor has to sink that current when the output is low; that means higher power consumption.) 而 open-drain 的好處之一是，允許你 cshort () 多個(gè)open-drain的電路，公用一個(gè)上拉電阻，此種做法稱為wired-OR 連接，此時(shí)可以通過拉低任何一個(gè)10的pin腳使得輸出為低

7、電平。為了輸岀高電平，則所有的都輸岀高電平。此種邏輯，就是“線與”的功能，可以不需要額外的門(gate )電路來實(shí)現(xiàn)此部分邏輯。VX原Q1理圖RESET二Q2F圖表?2 push-pull 原理圖圖表?3 open-drain 原理圖圖表?4 open-drain“線與”功能F； pull-up優(yōu)占八、（1）可以吸電流，也可以貫電流；（2）和開 漏輸出相比，push -pull的高低電平由IC的 電源低定，不能簡單的做邏輯操作等。（1）對于各種電壓節(jié)點(diǎn)間的電平轉(zhuǎn)換非常有用，可以用于各種電壓節(jié)點(diǎn)的Up-translate 和down translate 轉(zhuǎn)換（2）可以將多個(gè)開漏輸岀的 Pin腳，

8、連接到一條線上，形成與邏輯”關(guān)系，即 線與”功能，任意一個(gè)變低后，開漏線上的邏輯就為0 了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。（3）利用外部電路的驅(qū)動能力，減少 IC內(nèi)部的驅(qū)動。當(dāng)IC 內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動電流是從外部的VCC流經(jīng)R pull-up ，MOSFET至UGND o IC內(nèi)部僅需很下的柵極驅(qū)動電流。（4）可以利用改變上拉電源的電壓，改變 傳輸電平：圖表?5 open-drain輸出電平的原理Required tai put lel 日芒口ends on Vl .IC的邏輯電平由電源 Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控

9、制輸岀高電平邏輯了。開漏Pin不連接外部的上拉電阻，則只能輸出低電平。當(dāng)輸出電平為低時(shí)，N溝道三極管是導(dǎo)通的，這樣在 Vcc'和GND之間有一個(gè)持續(xù)的電流流過上拉電阻R和三極管缺一條總線上只能有一個(gè) push-pull輸出的器Q1。這會影響整個(gè)系統(tǒng)的功耗。采用較大值的上拉電阻可以減小電流。但是，但是大 點(diǎn)件；的阻值會使輸出信號的上升時(shí)間變慢。即上拉電阻R pull-up 的阻值 決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。在CMOS電路里面應(yīng)該叫CMOS輸出更合適，因?yàn)樵贑MOS里面的push pull輸出能特力不可能做得雙極那么大。輸出能力看IC內(nèi)點(diǎn) 部輸出極N管P管的面積。push pull是現(xiàn)在CMOS電路里面用得最多的輸出級設(shè)計(jì)方式?！?open-drain 和 push-pull 的總結(jié)】對于 GPIO 的模式的設(shè)置，在不考慮是否需要額外的上拉電阻的情況下，是設(shè)置為 open-drain 還是 push-pull ，說到底，還是個(gè)權(quán)衡的問題： 如果你想要電平轉(zhuǎn)換速