基于FPGA+DSP架構(gòu)視頻處理系統(tǒng)設(shè)計

1、基于fpga+dsp架構(gòu)視頻處理系統(tǒng)設(shè)計 本系統(tǒng)采納基于與協(xié)同工作舉行視頻處理的計劃，實現(xiàn)視頻采集、處理到傳輸?shù)泥駠鬟^程。實時視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對處理速度要求高，但算法相對照較容易，適合于用fpga舉行硬件實現(xiàn)，這樣能兼顧速度及靈便性。高層的處理算法結(jié)構(gòu)復(fù)雜，適用于運算速度高、尋址方式靈便、通信機制強的dsp芯片宋實現(xiàn)。dsp+fpga架構(gòu)的最大特點是結(jié)構(gòu)靈便、有較強的通用性、適合于模塊化設(shè)計，從而能夠提高算法效率，同時其開發(fā)周期短、系統(tǒng)易于維護和升級，適合于實時視頻圖像處理。系統(tǒng)采納模塊化的設(shè)計辦法，將囫圇系統(tǒng)劃分為三部分：視頻采集單元、視頻處理單元和視頻傳輸單

2、元。囫圇系統(tǒng)以fpga作為核心控制單元并完成視頻信號的中值濾波工作;以dsp作為囫圇系統(tǒng)的核心處理單元對采集的視頻圖像信息舉行jpeg壓縮;在視頻傳輸單元設(shè)計了以pdid12芯片為基礎(chǔ)的usb，負責(zé)視頻信號的傳輸。1 系統(tǒng)硬件總體架構(gòu)一個完整的視頻處理系統(tǒng)，主要由視頻采集單元、視頻處理單元及視頻傳輸單元三部分組成。在舉行系統(tǒng)設(shè)計時須確保各部分的無縫連接。圖像采集單元由fpga和mb86s02視頻采集芯片組成，包括視頻信號的采集和預(yù)處理，把輸入的視頻信號轉(zhuǎn)換成系統(tǒng)能夠處理的數(shù)字圖像數(shù)據(jù)，并根據(jù)一定的格式存儲在確定的存儲區(qū)域。圖像處理單元是本系統(tǒng)的核心，對圖像數(shù)據(jù)舉行壓縮處理，實現(xiàn)系統(tǒng)要達到的功能

3、。圖像傳輸單元采納fpga+usb的方式實現(xiàn)視頻數(shù)據(jù)的傳輸，通過基于pdiusbd12芯片的usb總線，將壓縮后的視頻圖像信息發(fā)送到接收端，在接收端用法在pc上編寫的應(yīng)用程序?qū)D像解壓縮并顯示出來。囫圇硬件系統(tǒng)由fpga和dsp兩個分系統(tǒng)組成，fpga作為視頻采集單元，將采集到的視頻信號預(yù)處理后傳給dsp，dsp作為圖像處理單元是本系統(tǒng)的核心，對fpga預(yù)處理后的視頻圖像信息舉行jpeg壓縮處理，dsp單元的性能打算著囫圇系統(tǒng)的性能，dsp完成圖像處理任務(wù)后，將把結(jié)果返回給fpga，fpga將經(jīng)過壓縮處理后的圖像信息寫入接口控制芯片的數(shù)據(jù)緩沖區(qū)，由接口控制芯片負責(zé)信息的傳輸，系統(tǒng)總體框圖1所示

4、。圖1 系統(tǒng)總體結(jié)構(gòu)圖1所示，mb86s02視頻圖像在fpga的控制下舉行視頻圖像信息的采集，在收到pc機的采集指令后mb86s02開頭視頻信號的采集fpga作為系統(tǒng)的核心控制單元不僅負責(zé)視頻圖像的采集，而且負責(zé)視頻圖像信息的預(yù)處理和系統(tǒng)各單元模塊之間的數(shù)據(jù)交互。針對視頻圖像數(shù)據(jù)量大的特點，為了保證系統(tǒng)的實時性要求，系統(tǒng)采納大容量的片外sdramr對采集到的視頻圖像信息舉行緩存，sdram控制器由fpga實現(xiàn)，視頻圖像信息經(jīng)過sdram緩存后首先要由fpga對其舉行濾波處理，以消退圖像信息中的噪聲干擾，本系統(tǒng)中采納中值濾波的方式對采集到的視頻信息舉行處理，濾波后的數(shù)據(jù)通過fpga內(nèi)部fifo進

5、入dsp舉行下一步的壓縮處理。dsp上電后首先舉行引導(dǎo)程序的自加載，等待fpga發(fā)送哀求，在收到fpga的哀求后，dsp建立edma通道從fpga獵取視頻數(shù)據(jù)，存滿一幀后，開頭對視頻圖像舉行jpeg壓縮處理，壓縮處理后的視頻圖像信息經(jīng)過fifo緩存后，在fpga的控制下寫入usb接口控制器的數(shù)據(jù)緩存區(qū)，等待pc機的讀數(shù)哀求，usb接口控制器在收到pc機的讀數(shù)哀求后將數(shù)據(jù)寫入pdiusbd12的端口1，以便pc機下一步讀取數(shù)據(jù)。2 系統(tǒng)軟件總體設(shè)計系統(tǒng)的軟件設(shè)計按照硬件結(jié)構(gòu)的總體劃分，也可以分為兩大部分來描述。囫圇系統(tǒng)的運行2所示，fpga和dsp各自的程序自立運行，通過中斷信號完成數(shù)據(jù)的實時交

6、互。fpga向dsp方向的命令是通過fpga發(fā)送一個edma哀求，dsp通過響應(yīng)edma哀求，建立edma通道，開頭從fifo中舉行預(yù)處理后數(shù)據(jù)的讀取，dsp向fpga傳輸數(shù)據(jù)時，通過向fpga發(fā)送一個中斷信號，讓其從fifo中把壓縮后的圖像數(shù)據(jù)讀出來。圖2 系統(tǒng)軟件軟件流程圖2所示，囫圇系統(tǒng)工作流程可以容易描述如下：系統(tǒng)上電后，首先dsp由flash實現(xiàn)自舉，并運行引導(dǎo)程序，之后轉(zhuǎn)入edma等待狀態(tài)，fpga初始化后等待外部圖像采集指令，收到圖像采集指令后開頭舉行圖像采集，并對采集到的圖像舉行預(yù)處理，預(yù)處理后的圖像經(jīng)過fifo緩沖，在存儲一定量的數(shù)據(jù)之后，fpga通過半滿信號向dsp發(fā)送edma哀求，等待dsp響應(yīng)，dsp一旦收到來自fpga的edma哀求，立刻建立edma通道，從fifo中讀取數(shù)據(jù)到l2存儲器，存滿一幀圖像后dsp開頭圖像壓縮，等待一幅圖像壓縮完成之后，dsp會向fpga發(fā)送中斷信號，fpga在收到中斷信號后開頭從fifo中讀取壓縮后的圖像數(shù)據(jù)。一幀數(shù)據(jù)讀完后，推斷編碼信號是否有效，假如有效則按同樣的規(guī)章對下一幀圖像舉行壓縮，假如無效則通知dsp結(jié)束。3 結(jié)論本設(shè)計計劃已經(jīng)經(jīng)過了硬件驗證，達到了預(yù)定的設(shè)計要求，實現(xiàn)了大數(shù)據(jù)量的實時處理。系統(tǒng)體積僅為70×70mm