實現(xiàn)拆分大組合邏輯的方法

1、實現(xiàn)拆分大組合邏輯的方法圖1是無數(shù)為了提高系統(tǒng)時鐘采納的拆分大組合規(guī)律的辦法，但是沒有提供詳細如何拆分的實例。我覺得實例才是重要的。但我不明了在寫代碼時，如何知道這樣寫會被綜合成一個很大的規(guī)律，一些容易的可以想到(比如大的計數(shù)器應(yīng)當分成多個來做)，但是更復(fù)雜的實在是不好理解?？梢酝ㄟ^流水線的方式分拆組合規(guī)律，這也是一種提高芯片速度的一種方式。 在組合規(guī)律中間插入寄存器，設(shè)計成流水。 很典型的例子就是調(diào)度器，假如做64調(diào)度器，可能中間的延時太長，不能滿足系統(tǒng)速度要求，這時候就可以做成一級16調(diào)度，一級4調(diào)度，來完成64調(diào)度的功能。用加法器做例子，設(shè)輸入abcd輸出out 上半部分就是： ut =

2、 a+b+c+d;下半部分就是：always (posedge clk)beginsumreg1 = sum1;sumreg2 = sum2;sumreg3 = sum3; endassign sum1 = a+b;assign sum2 = c+d;assign sum3 = sumrge1+sumreg2;assign ut = sumreg3;通常建議用法下半部分的算法，假如可以用法流水線。通常是這樣的，沒有例子看起來是不好理解，但是一有詳細的例子就十分清晰了。我也來學(xué)著給個計數(shù)器的例子計數(shù)255,假如用一個寄存器來計那么需要開的深度為8的,假如拆分為兩個那么只需容量為4的兩個寄存器,所

3、需的規(guī)律較小,不知道對不對。reg3:0ad1;reg3:0ad2;always (posedge clk)if(!rest)beginout=0;ad1=0;ad2=0;endelseif(ad1=15)beginad2=ad2+1;ad1=0;endelseif (ad2=15)begin out=1;endelsead1=ad1+1;ad1加滿后去觸發(fā)ad2加。always (posedge clk)if (reset)counter0 = 0;elsecounter0 = counter0 + 1;always (posedge clk)begincounterreg0 = count

4、er0;if (counterreg0 = 4'b1111)outreg0 = 1;elseoutreg0 = 0;endassign counter1 = counterreg1 + outreg0;always (posedge clk)begincounterreg1 = counter1;if (counterreg1 = 4'b1111)out = 1;elseout = 0;endlflhust 寫的程序沒有達到規(guī)律拆分的目的， 緣由很容易， 那個程序綜合后生成的的流水線深度還是1。 zf0579那個程序的流水線深度才是2，達到了拆分的目的。 作規(guī)律的動身點不是寫hdl代碼，而是在寫代碼前腦子里面要有 你需要實現(xiàn)