非易失性并行存儲器的應(yīng)用

1、    非易失性并行存儲器的應(yīng)用    非易失性并行存儲器的應(yīng)用    類別：存儲器      引言 半導(dǎo)體存儲器通常在電路中用于存放程序或數(shù)據(jù)。在長期的電路實踐中，筆者發(fā)現(xiàn)，通過向非易失性（即掉電不會丟掉所存數(shù)據(jù)）并行存儲器的存儲單元寫入特定的數(shù)據(jù)，并合理地安排并行存儲器的地址線（）、數(shù)據(jù)線（）和使能（）、門控（）控制線引腳的功能，可以非常巧妙地將其作為組合邏輯芯片使用，大大簡化了電路的硬件設(shè)計。尤其在存儲器價格相

2、當(dāng)?shù)土慕裉?，合理、巧妙地使用非易失性并行存儲器，不僅可以簡化電路、方便調(diào)試、提高可靠性，還能有效地降低研發(fā)成本。本文將對非易失性并行存儲器作為多功能組合邏輯和時序邏輯芯片進行研究探討。如果沒有特別指出，文中提到的存儲器均指非易失性并行存儲器。 在數(shù)字電路設(shè)計中，我們常常希望有某個特定功能的芯片，而市場上很難找到甚至沒有芯片能提供所需要的功能。這時，一個切實可行的辦法就是采用可編程邏輯器件（）定制功能，這里討論用存儲器法實現(xiàn)。這種方法很容易推廣到其它容量和類型的非易失性并行存儲器，如、等。即使以后推出新型工藝的非易失性存儲器芯片，只要是并行輸入輸出的，存儲器法都適用。 用（×）實現(xiàn)的

3、幾種電路 將作為十六進制七段數(shù)碼管譯碼驅(qū)動器 數(shù)字電路中經(jīng)常需要十六進制七段數(shù)碼管譯碼驅(qū)動芯片。已知的、等芯片由于只是碼七段數(shù)碼管驅(qū)動器，都不能正確顯示十六進制，如用門電路設(shè)計，雖然理論上可行，但所需芯片太多，接線過于復(fù)雜，而用存儲器實現(xiàn)卻很方便，并可自由選擇共陰或共陽譯碼輸出。限于篇幅，略去作為十六進制七段數(shù)碼管譯碼驅(qū)動器（包括）的真值表。 對編程寫入真值表中的數(shù)據(jù)，僅使用個地址單元（：）就能實現(xiàn)基本的十六進制數(shù)到七段數(shù)碼管顯示的共陰譯碼功能。如果要驅(qū)動的七段數(shù)碼管是共陽的，只要將寫入的數(shù)據(jù)與取反即可。我們只用了存儲器位字長中的位，未用的可根據(jù)電路具體需要用于小數(shù)點顯示或其它功能。 為了使這

4、個譯碼驅(qū)動器能滿足各種場合的需要，我們引入“共陽共陰選擇”功能，并參照，添加以下控制引腳： 共陽共陰選擇，為低時芯片作為共陰型譯碼器；為高時則為共陽型譯碼器。 滅燈入下一位無效零消隱輸出，低電平時使七段全滅。 燈測試，為低電平且為高時，輸出全高，即將數(shù)碼管的七段都點亮，用來測試數(shù)碼管或芯片好壞；為高時正常譯碼顯示。 動態(tài)滅燈輸入，為低電平且、為高時，輸入十六進制時使數(shù)碼管不顯示，其它十六進制值不受影響（常用于消隱所顯示整數(shù)部分前面的零）；為高時輸入十六進制不會使數(shù)碼管消隱。由此再安排真值表（略）。 將真值表中的數(shù)據(jù)按地址寫入，沒有用到的高位地址線全部接地，我們就得到了一個功能完整的十六進制七段

5、數(shù)碼管譯碼驅(qū)動器，而且功能上兼容等碼七段數(shù)碼管譯碼驅(qū)動器。圖為其與七段數(shù)碼管的接線圖，圖中（的腳）應(yīng)接地，因為數(shù)碼管是共陰型的。、的意義和接法與完全一樣。 不難看出，在的個地址單元中我們僅使用了低端的個。 將作為八通道同相反相器 由于電路設(shè)計的需要，我們希望有一種芯片提供位通道，通過一個引腳的電平控制輸出與輸入是同相還是反相。我們知道，一個異或門是可以控制一位通道正反相的，因而用重異或門可以實現(xiàn)希望的功能。但對于通道來說，就需要片。而用片就可以實現(xiàn)，先寫出通道同相反相器的真值表（略），再將真值表中的數(shù)據(jù)按其地址寫入，就可以將其作為通道同相反相器了。當(dāng)（的腳）接高電平時，輸出與輸入是同相的；接地

6、時，輸出與輸入是反相的。用于控制是否輸出，高電平時輸出為高阻態(tài)，它是存儲器本來的功能，與寫入的數(shù)據(jù)無關(guān)。圖為其引腳接法。實現(xiàn)通道同相反相器用了的個低地址單元。 用實現(xiàn)十六進制（四位二進制）與碼的相互轉(zhuǎn)換 當(dāng)輸入的十六進制數(shù)為（二進制為）時，輸出的兩個碼的高字節(jié)總為，而低字節(jié)與輸入的四位二進制相同；當(dāng)輸入的十六進制數(shù)在（二進制為）時，輸出的高字節(jié)總為，而低字節(jié)為。這個功能可以用門電路實現(xiàn)，或使用片（四十六譯碼器）、片（）十線四線優(yōu)先編碼器及個反相器，但都相當(dāng)麻煩。而用存儲器實現(xiàn)起來卻特別簡單（真值表略）。 由兩個碼轉(zhuǎn)換到十六進制則執(zhí)行與上面相反的轉(zhuǎn)換。兩個轉(zhuǎn)換電路分別見圖（）、（）所示。兩個轉(zhuǎn)換

7、器分別占用存儲空間的前個和個地址單元。下面討論用個存儲器實現(xiàn)個轉(zhuǎn)換器的問題。 使同時具有以上種功能 上面例子中，我們都只是用到了的存儲空間中很少一部分低端地址，未用到的較高位地址線都是接地的，所以絕大多數(shù)存儲單元都閑置著。其實我們完全可以將各種功能的數(shù)據(jù)按地址分開寫到中，以提高芯片的利用率。在使用時將部分引腳置高電平或低電平，選擇出需要的功能。 圖為用實現(xiàn)上述幾個功能的等效電路。通過改變（即的、腳）的電平，就可以使提供不同的功能。 由于各功能所需的存儲空間不一樣多，我們以需要最多存儲空間的功能為準(zhǔn)，讓其它功能的數(shù)據(jù)也都占有這么多存儲空間，并只使用其中的低端地址（當(dāng)然，將幾個需要空間小的功能集中

8、在一起，合著使用一塊與單個需要空間較大的功能相同大小的存儲區(qū)，可以進一步提高存儲空間的利用率）。在本例中占用空間最大的是通道同相反相器，它需要個地址單元，所以其它個功能也都占有個地址單元。這樣仍難免存在存儲地址浪費的問題。但即便如此，片可實現(xiàn)的功能仍是相當(dāng)可觀的以每個功能需要個存儲地址計算，的地址單元就能實現(xiàn)個相互獨立的功能。可見用存儲器實現(xiàn)組合邏輯功能芯片具有巨大的優(yōu)越性。 由以上例子可以看出，使用存儲器可以非常方便地實現(xiàn)各種組合邏輯芯片的功能，輸入信號的最大數(shù)目取決于存儲器的地址線條數(shù)（還有門控信號、片選信號等）；而輸出信號的最大數(shù)目則取決于存儲器的字長。因此，如果用戶需要的輸入信號較多，

9、可以選擇容量大的存儲芯片；需要的輸出較多，就選擇字長為位、位的芯片?？傊灰鎯ζ鞯刂肪€和數(shù)據(jù)線條數(shù)滿足要求，就可以實現(xiàn)任何可以想象到的組合邏輯功能。 需要注意的是，以上我們一再強調(diào)是組合邏輯，而非時序邏輯，是因為存儲器沒有鎖存功能（在讀模式下），所以無法單獨實現(xiàn)時序邏輯。但若在存儲器輸入、輸出加上鎖存器，例如采用透明鎖存器、邊沿鎖存器，也是可以定制時序邏輯功能的。 將作為四位格雷碼計數(shù)器 格雷碼是一種“單位間距”碼，其特點是相鄰兩個碼組間只有一位碼的取值不同，因而在通信中是一種可靠性較高的編碼。格雷碼還用于卡諾圖中，進行各種信號的邏輯綜合用。從四位格雷碼編碼表（略），可推導(dǎo)出計數(shù)器真值表，

10、如表所示。 表 1 四 位 格 雷 碼 計 數(shù) 器 真 值 表    CLR 二進制數(shù)輸入 格雷碼輸出 A4 A3 A2 A1 A0 D3 D2 D1 D0 0 X X X X 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1

11、 0 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 推導(dǎo)要寫入的存儲器數(shù)據(jù)，即表內(nèi)容的方法是：第個地址單元填入下一個應(yīng)輸出的計數(shù)值（），然后將此計數(shù)值作為存儲器地址，在此地址內(nèi)寫入下一個格雷碼的值，如此循環(huán)直到所有十六個存儲單元都填入了數(shù)據(jù)。這種方法有些類似數(shù)據(jù)結(jié)構(gòu)中的“指針”概念。顯然，如果要求的格雷碼位數(shù)很長，手工編寫存儲器數(shù)據(jù)將非常繁瑣，這時最好還是用計算機編程生成，算法為：定義一個數(shù)組，本例中此數(shù)組應(yīng)有十六個元素（），先對第零個元

12、素賦第一個元素的格雷碼，將下標(biāo)為此十進制值（）的數(shù)組元素賦下一個就輸出的格雷碼，下標(biāo)為（）的數(shù)組元素賦，依此類推，過程見圖所示。通過一個循環(huán)就可以把整個數(shù)組的所有元素賦值。數(shù)組就包含了要寫入存儲器的數(shù)據(jù)，其中下標(biāo)為地址，元素值為存儲的數(shù)據(jù)。 與的接法如圖所示。構(gòu)成的格雷碼計數(shù)器在時鐘上升沿計數(shù)。（）是作為計數(shù)復(fù)位用的。當(dāng)其為低電平時，無論是什么電平，其存貯內(nèi)容都是數(shù)組中元素的內(nèi)容：。因此在下一時鐘（）的上升沿，將輸出地址為的內(nèi)容：，從而計數(shù)從頭開始，可見為同步清零。 事實上，只要將表的內(nèi)容以二進制數(shù)為地址，對應(yīng)格雷碼作為數(shù)據(jù)寫入，用一個四位二進制加法計數(shù)器接在地址輸入端，就能方便地實現(xiàn)格雷碼計

13、數(shù)功能，清零只需清計數(shù)器即可。所以本例只是為了說明用存儲器實現(xiàn)時序邏輯功能是可行的，并沒有實用價值。從本例還可以看出，由于時序邏輯必須要有輸出到輸入的反饋，所以手工編寫時序邏輯的真值表較組合邏輯復(fù)雜得多。 實現(xiàn)組合邏輯和時序邏輯功能的一般步驟 ）確定所要實現(xiàn)的功能，及有哪些輸入、輸出信號，輸入的控制信號優(yōu)先級順序。判斷某控制信號的優(yōu)先級方法是：如果它的有效必須以其它信號為某個電平為前提，那么此信號優(yōu)先級較低。在中由于要想低電平有效，就要求、先為高才行，因而它在這個信號中優(yōu)先級最低，同理優(yōu)先級比低。要起作用不需要其它信號為前提（這里不必考慮門控信號，因為它不編入地址線），所以的優(yōu)先級最高。 ）規(guī)

14、劃好輸入信號和輸出信號應(yīng)接的存儲器引腳。通常輸入的數(shù)據(jù)信號應(yīng)放在地址低位，且數(shù)據(jù)最低位接存儲器地址線引腳?？刂菩盘杽t按照優(yōu)先級別依次接往地址線高位，優(yōu)先級越高，地址位越高。 ）按地址順序列出真值表中的內(nèi)容，即當(dāng)輸入數(shù)據(jù)和控制信號的電平是某一確定值時，要求輸出數(shù)據(jù)是什么，要詳細(xì)到每個地址單元。 ）如果要在一個存儲器芯片上實現(xiàn)多個功能，就將各功能分別作好真值表。綜合時，找出單個功能占用最多的存儲空間，在其基礎(chǔ)上增加高位地址線。增加數(shù)目與實現(xiàn)的功能數(shù)有關(guān)。例如，要實現(xiàn)的功能有個，應(yīng)增加條高位地址線。這樣就得到綜合后的真值表（也應(yīng)按地址順序列出）。 ）根據(jù)真值表生成編程用的數(shù)據(jù)文件。 ）用編程器將數(shù)據(jù)

15、寫入存儲器。 ）將編程成功的存儲器用于電路中，按照規(guī)劃好的輸入、輸出信號連接引腳。對于存有多個功能的芯片，還要根據(jù)綜合時的真值表設(shè)置所增加高位地址線的電平。未用到的更高位地址線、所用功能中未用的 地址線引腳都應(yīng)可靠接地，以免引入干擾。 存儲器法的優(yōu)缺點 優(yōu)點 與中的可編程邏輯陣列（）、可編程陣列邏輯（）、通用陣列邏輯（）一樣，用存儲器實現(xiàn)組合邏輯和時序邏輯，實際上是一種計算機軟件和硬件相結(jié)合定制芯片功能的方法。與后者不同的是，存儲器法的實質(zhì)就是查表法存儲器就相當(dāng)于一個表格。向“表格”送入一個行號（地址），就可以從輸出得到表格里這一行的內(nèi)容（所存儲的數(shù)據(jù)），所以輸出和輸入并沒有什么邏輯上的關(guān)聯(lián)；而、的輸入與輸出有著邏輯上的關(guān)系輸出是輸入經(jīng)過邏輯運算得到的。所以后者對寫入的數(shù)據(jù)進行了“壓縮”，用戶