SPI全面介紹以及學習心得

1、SPI 基礎(chǔ)介紹SPI，是英語 Serial Peripheral interface 的縮寫，顧名思義就是串行外圍設(shè)備接口。是 Motorola 首先在其 MC68HCXX 系列處理器上定義的。 SPI 接口主要應用在EEPROM，F(xiàn)LASH，實時時鐘， AD 轉(zhuǎn)換器，還有數(shù)字信號處理器和數(shù)字信號解碼器之間。 SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為 PCB 的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性， 現(xiàn)在越來越多的芯片集成了這種通信協(xié)議， 比如AT91RM9200.SPI 總線系統(tǒng)是一種同步串行外設(shè)接口， 它可以使

2、 MCU 與各種外圍設(shè)備以串行方式進行通信以交換信息。外圍設(shè)置 FLASHRAM、網(wǎng)絡(luò)控制器、 LCD 顯示驅(qū)動器、A/D 轉(zhuǎn)換器和 MCU 等。SPI 總線系統(tǒng)可直接與各個廠家生產(chǎn)的多種標準外圍器件直接接口，該接口一般使用 4 條線：串行時鐘線（ SCK）、主機輸入 / 從機輸出數(shù)據(jù)線 MISO、主機輸出 / 從機輸入數(shù)據(jù)線 MOSI 和低電平有效的從機選擇線SS(有的 SPI 接口芯片帶有中斷信號線 INT 或 INT、有的 SPI 接口芯片沒有主機輸出/ 從機輸入數(shù)據(jù)線 MOSI)。SPI 的通信原理很簡單，它以主從方式工作，這種模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少 4 根線

3、，事實上 3 根也可以（單向傳輸時） 。也是所有基于 SPI 的設(shè)備共有的， 它們是 SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出），SCK（時鐘）， CS（片選）。（1）SDO 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入（2）SDI 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出（3）SCLK 時鐘信號，由主設(shè)備產(chǎn)生（4）CS 從設(shè)備使能信號，由主設(shè)備控制其中 CS 是控制芯片是否被選中的，也就是說只有片選信號為預先規(guī)定的使能信號時（高電位或低電位） ，對此芯片的操作才有效。這就允許在同一總線上連接多個 SPI 設(shè)備成為可能。接下來就負責通訊的3 根線了。通訊是通過數(shù)據(jù)交換完成的，這里先要知道SPI 是串行通訊協(xié)議，也就是說數(shù)

4、據(jù)是一位一位的傳輸?shù)?。這就是 SCK 時鐘線存在的原因，由 SCK 提供時鐘脈沖， SDI，SDO 則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過SDO 線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。這樣，在至少 8 次時鐘信號的改變（上沿和下沿為一次） ，就可以完成 8 位數(shù)據(jù)的傳輸。要注意的是， SCK 信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。同樣，在一個基于 SPI 的設(shè)備中，至少有一個主控設(shè)備。這樣傳輸?shù)奶攸c：這樣的傳輸方式有一個優(yōu)點，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少 8 位數(shù)據(jù)，而 SPI 允許數(shù)據(jù)一位一位的

5、傳送，甚至允許暫停，因為 SCK 時鐘線由主控設(shè)備控制，當沒有時鐘跳變時，從設(shè)備不采集或傳送數(shù)據(jù)。也就是說，主設(shè)備通過對SCK 時鐘線的控制可以完成對通訊的控制。 SPI 還是一個數(shù)據(jù)交換協(xié)議：因為 SPI 的數(shù)據(jù)輸入和輸出線獨立，所以允許同時完成數(shù)據(jù)的輸入和輸出。不同的 SPI 設(shè)備的實現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時間不同，在時鐘信號上沿或下沿采集有不同定義，具體請參考相關(guān)器件的文檔。在點對點的通信中， SPI 接口不需要進行尋址操作，且為全雙工通信，顯得簡單高效。在多個從設(shè)備的系統(tǒng)中， 每個從設(shè)備需要獨立的使能信號， 硬件上比I2C 系統(tǒng)要稍微復雜一些。最后， SPI 接口的一個

6、缺點：沒有指定的流控制，沒有應答機制確認是否接收到數(shù)據(jù)。AT91RM9200 的 SPI 接口主要由 4 個引腳構(gòu)成： SPICLK、MOSI、MISO 及/SS，其中 SPICLK 是整個 SPI 總線的公用時鐘， MOSI、MISO 作為主機，從機的輸入輸出的標志， MOSI 是主機的輸出，從機的輸入， MISO 是主機的輸入，從機的輸出。/SS 是從機的標志管腳，在互相通信的兩個SPI 總線的器件， /SS 管腳的電平低的是從機，相反 /SS 管腳的電平高的是主機。在一個SPI 通信系統(tǒng)中，必須有主機。 SPI 總線可以配置成單主單從，單主多從，互為主從。SPI 的片選可以擴充選擇 16

7、 個外設(shè) ,這時 PCS 輸出 =NPCS,說 NPCS03 接 4-16譯碼器 ,這個譯碼器是需要外接 4-16 譯碼器，譯碼器的輸入為 NPCS03，輸出用于 16 個外設(shè)的選擇。 SPI 協(xié)議舉例 SPI 是一個環(huán)形總線結(jié)構(gòu)，由 ss（ cs）、sck、sdi、sdo 構(gòu)成，其時序其實很簡單，主要是在 sck 的控制下，兩個雙向移位寄存器進行數(shù)據(jù)交換。假設(shè)下面的 8 位寄存器裝的是待發(fā)送的數(shù)據(jù)10101010，上升沿發(fā)送、下降沿接收、高位先發(fā)送。那么第一個上升沿來的時候數(shù)據(jù)將會是sdo=1；寄存器中的 10101010 左移一位，后面補入送來的一位未知數(shù)x，成了0101010 x。下降沿

8、到來的時候，sdi上的電平將鎖存到寄存器中去，那么這時寄存器=0101010sdi，這樣在 8 個時鐘脈沖以后，兩個寄存器的內(nèi)容互相交換一次。這樣就完成里一個spi 時序。舉例：假設(shè)主機和從機初始化就緒：并且主機的 sbuff=0 xaa，從機的 sbuff=0 x55，下面將分步對 spi 的 8 個時鐘周期的數(shù)據(jù)情況演示一遍 :假設(shè)上升沿發(fā)送數(shù)據(jù)脈沖 主機 sbuff 從機 sbuff sdi sdo0 10101010 01010101 0 01 上 0101010 x 1010101x 0 11 下 01010100 10101011 0 12 上 1010100 x 0101011x

9、 1 02 下 10101001 01010110 1 03 上 0101001x 1010110 x 0 13 下 01010010 10101101 0 14 上 1010010 x 0101101x 1 04 下 10100101 01011010 1 05 上 0100101x 1011010 x 0 15 下 01001010 10110101 0 16 上 1001010 x 0110101x 1 06 下 10010101 01101010 1 07 上 0010101x 1101010 x 0 17 下 00101010 11010101 0 18 上 0101010 x 10

10、10101x 1 08 下 01010101 10101010 1 0這樣就完成了兩個寄存器 8 位的交換，上面的上表示上升沿、下表示下降沿，sdi、sdo 相對于主機而言的。其中 ss 引腳作為主機的時候，從機可以把它拉底被動選為從機，作為從機的是時候，可以作為片選腳用。根據(jù)以上分析，一個完整的傳送周期是 16 位，即兩個字節(jié)，因為，首先主機要發(fā)送命令過去，然后從機根據(jù)主機的命令準備數(shù)據(jù)，主機在下一個 8 位時鐘周期才把數(shù)據(jù)讀回來。 SPI 總線是 Motorola 公司推出的三線同步接口，同步串行 3 線方式進行通信 :一條時鐘線SCK，一條數(shù)據(jù)輸入線 MOSI，一條數(shù)據(jù)輸出線 MISO;

11、用于 CPU 與各種外圍器件進行全雙工、 同步串行通訊。 SPI 主要特點有 :可以同時發(fā)出和接收串行數(shù)據(jù) ; 可以當作主機或從機工作 ;提供頻率可編程時鐘 ;發(fā)送結(jié)束 中斷標志 ;寫沖突保護 ; 總線競爭保護等。SPI 總線工作的四種方式，其中使用的最為廣泛的是SPI0 和 SPI3 方式SPI 總線四種工作方式SPI 模塊為了和外設(shè)進行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不

12、同的傳輸協(xié)議之一進行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI 主模塊和與之通信的外設(shè)備時鐘相位和極性應該一致。SPI 總線包括 1 根串行同步時鐘信號線以及2 根數(shù)據(jù)線。SPI 模塊為了和外設(shè)進行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果 CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進行數(shù)據(jù)

13、傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數(shù)據(jù)被采樣。 SPI 主模塊和與之通信的外設(shè)音時鐘相位和極性應該一致。SPI接口時序如圖 3、圖 4 所示。補充：上文中最后一句話： SPI 主模塊和與之通信的外設(shè)備時鐘相位和極性應該一致。個人理解這句話有2 層意思：其一，主設(shè)備 SPI 時鐘和極性的配置應該由外設(shè)來決定；其二，二者的配置應該保持一致，即主設(shè)備的 SDO 同從設(shè)備的 SDO 配置一致，主設(shè)備的 SDI 同從設(shè)備的 SDI 配置一致。 因為主從設(shè)備是在 SCLK 的控制下，同時發(fā)送和接收數(shù)據(jù)，

14、 并通過 2 個雙向移位寄存器來交換數(shù)據(jù)。 工作原理演示如下圖：上升沿主機 SDO 發(fā)送數(shù)據(jù) 1，同時從設(shè)備 SDO 發(fā)送數(shù)據(jù) 0；緊接著在 SCLK 的下降沿的時候從設(shè)備的 SDI 接收到了主機發(fā)送過來的數(shù)據(jù) 1，同時主機也接收到了從設(shè)備發(fā)送過來的數(shù)據(jù)0. SPI 協(xié)議心得SPI 接口時鐘配置心得：在主設(shè)備這邊配置 SPI 接口時鐘的時候一定要弄清楚從設(shè)備的時鐘要求，因為主設(shè)備這邊的時鐘極性和相位都是以從設(shè)備為基準的。 因此在時鐘極性的配置上一定要搞清楚從設(shè)備是在時鐘的上升沿還是下降沿接收數(shù)據(jù)， 是在時鐘的下降沿還是上升沿輸出數(shù)據(jù)。但要注意的是，由于主設(shè)備的 SDO 連接從設(shè)備的 SDI，從

15、設(shè)備的 SDO 連接主設(shè)備的 SDI，從設(shè)備 SDI 接收的數(shù)據(jù)是主設(shè)備的 SDO 發(fā)送過來的，主設(shè)備 SDI 接收的數(shù)據(jù)是從設(shè)備 SDO 發(fā)送過來的，所以主設(shè)備這邊 SPI 時鐘極性的配置 （即 SDO 的配置）跟從設(shè)備的 SDI 接收數(shù)據(jù)的極性是相反的， 跟從設(shè)備SDO 發(fā)送數(shù)據(jù)的極性是相同的。若主設(shè)備在時鐘的下降沿發(fā)送數(shù)據(jù)， 從設(shè)備在時鐘的上升沿接收數(shù)據(jù)。 因此主設(shè)備這邊 SPI 時鐘極性應該配置為下降沿有效。.SPI 總線簡介串行外圍設(shè)備接口 SPI（ serial peripheral interface）總線技術(shù)是 Motorola 公司推出的一種同步串行接口。SPI 用于 CPU

16、 與各種外圍器件進行全雙工、 同步串行通訊。 它只需四條線就可以完成 MCU 與各種外圍器件的通訊，這四條線是：串行時鐘線（CSK）、主機輸入 / 從機輸出數(shù)據(jù)線（ MISO）、主機輸出 / 從機輸入數(shù)據(jù)線（ MOSI）、低電平有效從機選擇線 CS。當 SPI 工作時，在移位寄存器中的數(shù)據(jù)逐位從輸出引腳 （MOSI）輸出（高位在前），同時從輸入引腳（ MISO）接收的數(shù)據(jù)逐位移到移位寄存器 （高位在前）。發(fā)送一個字節(jié)后，從另一個外圍器件接收的字節(jié)數(shù)據(jù)進入移位寄存器中。即完成一個字節(jié)數(shù)據(jù)傳輸?shù)膶嵸|(zhì)是兩個器件寄存器內(nèi)容的交換。主SPI 的時鐘信號（ SCK）使傳輸同步。其典型系統(tǒng)框圖如下圖所示。.

17、SPI 總線主要特點 全雙工; 可以當作主機或從機工作; 提供頻率可編程時鐘 ; 發(fā)送結(jié)束中斷標志 ; 寫沖突保護 ;.總線競爭保護等。三.SPI 總線工作方式SPI 總線有四種工作方式，其中使用的最為廣泛的是SPI0 和 SPI3 方式 (實線表示 ):四種工作方式時序分別為：時序詳解：CPOL：時鐘極性選擇，為 0 時 SPI 總線空閑為低電平，為1 時 SPI 總線空閑為高電平CPHA：時鐘相位選擇，為 0 時在 SCK 第一個跳變沿采樣，為1 時在 SCK 第二個跳變沿采樣工作方式 1：當 CPHA=0、CPOL=0 時 SPI 總線工作在方式 1。MISO 引腳上的數(shù)據(jù)在第一個SPS

18、CK 沿跳變之前已經(jīng)上線了，而為了保證正確傳輸，MOSI 引腳的 MSB 位必須與 SPSCK 的第一個邊沿同步，在 SPI 傳輸過程中，首先將數(shù)據(jù)上線，然后在同步時鐘信號的上升沿時， SPI 的接收方捕捉位信號，在時鐘信號的一個周期結(jié)束時(下降沿 )，下一位數(shù)據(jù)信號上線，再重復上述過程，直到一個字節(jié)的8 位信號傳輸結(jié)束。工作方式 2：當 CPHA=0、CPOL=1 時 SPI 總線工作在方式 2。與前者唯一不同之處只是在同步時鐘信號的下降沿時捕捉位信號，上升沿時下一位數(shù)據(jù)上線。工作方式 3：當 CPHA=1、CPOL=0 時 SPI 總線工作在方式 3。 MISO 引腳和 MOSI 引腳上的

19、數(shù)據(jù)的 MSB 位必須與 SPSCK 的第一個邊沿同步， 在 SPI 傳輸過程中，在同步時鐘信號周期開始時 (上升沿 )數(shù)據(jù)上線，然后在同步時鐘信號的下降沿時， SPI 的接收方捕捉位信號，在時鐘信號的一個周期結(jié)束時 (上升沿 )，下一位數(shù)據(jù)信號上線，再重復上述過程，直到一個字節(jié)的 8 位信號傳輸結(jié)束。工作方式 4：當 CPHA=1、CPOL=1 時 SPI 總線工作在方式 4。與前者唯一不同之處只是在同步時鐘信號的上升沿時捕捉位信號，下降沿時下一位數(shù)據(jù)上線。四.SPI 總線常見錯誤1 SPR 設(shè)定錯誤在從器件時鐘頻率小于主器件時鐘頻率時， 如果 SCK 的速率設(shè)得太快， 將導致接收到的數(shù)據(jù)不

20、正確（ SPI 接口本身難以判斷收到的數(shù)據(jù)是否正確，要在軟件中處理）。整個系統(tǒng)的速度受三個因素影響： 主器件時鐘 CLK 主、從器件時鐘 CLK 從和同步串行時鐘 SCK，其中 SCK 是對 CLK 主的分頻， CLK 從和 CLK 主是異步的。要使 SCK 無差錯無遺漏地被從器件所檢測到， 從器件的時鐘 CLK 從必須要足夠快。下面以 SCK 設(shè)置為 CLK 主的 4 分頻的波形為例， 分析同步串行時鐘、 主時鐘和從時鐘之間的關(guān)系。圖 1 主從時鐘和 SCK 的關(guān)系如圖 1 所示，當 T 從Tsck/2，即 T 從 2T 主時，無論主時鐘和從時鐘之間的相位關(guān)系如何， 在從器件 CLK 從的上

21、升沿必然能夠檢測到 SCK 的低電平，即SCK 0 的范圍內(nèi)至少包含一個 CLK 從的上升沿。圖 2 中，當 T 從 TSCK/22T 主時，在 clk_s 的兩個上升沿都檢測不到 SCK的低電平 ,這樣從器件就會漏掉一個 SCK。在某些相位條件下，即使 CLK 從僥幸能檢測到 SCK 的低電平，也不能保證可以繼續(xù)檢測到下一個SCK。只要遺漏了一個 SCK，就相當于串行數(shù)據(jù)漏掉了一個位，后面繼續(xù)接收 / 發(fā)送的數(shù)據(jù)就都是錯誤的了。圖 2 主從時鐘和 SCK 的關(guān)系根據(jù)以上的分析， SPR 和主從時鐘比的關(guān)系如表1 所列。表 1 SPR 的設(shè)置和主從時鐘周期比值之間的關(guān)系在發(fā)送數(shù)據(jù)之前按照表1

22、對 SPR 進行設(shè)置， SPR 設(shè)定錯誤可以完全避免。2 模式錯誤（ MODF）模式錯誤表示的是主從模式選擇的設(shè)置和引腳SS 的連接不一致。器件工作在主模式的時候（ MSTR=1），它的片選信號 SS 引腳必須接高電平。在發(fā)送數(shù)據(jù)的過程中，如果它的 SS 從高電平跳至低電平，在 SS 的下降沿，SPI 模塊將檢測到模式錯誤， 對 MODF 位置 1，強制器件從主模式轉(zhuǎn)入從模式（即令 MSTR 0），清空內(nèi)部計數(shù)器 counter，并結(jié)束正在進行的數(shù)據(jù)傳輸，如圖3（ a）所示。對從模式（ MSTR=0），在沒有數(shù)據(jù)傳送的時候， SS 高電平表示從器件未被選中，從器件不工作， MISO 輸出高阻；

23、在數(shù)據(jù)傳輸過程中，片選信號 SS 必須接低電平，且 SS 不允許跳變。如果 SS 從低電平跳到高電平，在 SS 的上跳沿， SPI 模塊也將檢測到模式錯誤，清空內(nèi)部計數(shù)器 counter，并結(jié)束正在進行的數(shù)據(jù)傳輸。直到 SS 恢復為低電平，重新使 SPEN1 時，才重新開始工作，如圖 3（b）所示。圖 3 模式錯誤的檢測3 溢出錯誤（ OVR）溢出錯誤表示連續(xù)傳輸多個數(shù)據(jù)時，后一個數(shù)據(jù)覆蓋了前一個數(shù)據(jù)而產(chǎn)生的錯誤。狀態(tài)標志SPIF 表示的是數(shù)據(jù)傳輸正在進行中，它對數(shù)據(jù)的傳輸有較大的影響。主器件的 SPIF 有效由數(shù)據(jù)寄存器的空標志 SPTE 0 產(chǎn)生，而從器件的 SPIF有效則只能由收到的第一

24、個 SCK 的跳變產(chǎn)生，且又由于從器件的 SPIF 和主器件發(fā)出的 SCK 是異步的，因此從器件的傳輸標志 SPIF 從相對于主器件的傳輸標志SPIF 主有一定的滯后。 如圖 4 所示，在主器件連續(xù)發(fā)送兩個數(shù)據(jù)的時候?qū)⒂锌赡軐е聫钠骷膫鬏敇酥竞椭髌骷乱粋€數(shù)據(jù)的傳輸標志相重疊（圖4 中虛線和陰影部分），第一個收到的數(shù)據(jù)必然被覆蓋，第二個數(shù)據(jù)的收/ 發(fā)也必然出錯，產(chǎn)生溢出錯誤。圖 4 溢出錯誤通過對從器件的波形分析發(fā)現(xiàn)， counter8 后的第一個時鐘周期， 數(shù)據(jù)最后一位的傳輸已經(jīng)完成。在數(shù)據(jù)已經(jīng)收 / 發(fā)完畢的情況下， counter8 狀態(tài)的長短對數(shù)據(jù)的正確性沒有影響，因此可以縮短 co

25、unter 8 的狀態(tài)，以避免前一個 SPIF 和后一個 SPIF 相重疊。這樣，從硬件上避免了這一階段的溢出錯誤。但是，如果從器件工作速度不夠快或者軟件正在處理其他事情，在SPI接口接收到的數(shù)據(jù)尚未被讀取的情況下， 又接收到一個新的數(shù)據(jù)， 溢出錯誤還是會發(fā)生的。此時， SPI 接口保護前一個數(shù)據(jù)不被覆蓋，舍棄新收到的數(shù)據(jù)，置溢出標志 OVR1；另外發(fā)出中斷信號 （如果該中斷允許），通知從器件及時讀取數(shù)據(jù)。4 偏移錯誤（ OFST）SPI 接口一般要求從器件先工作，然后主器件才開始發(fā)送數(shù)據(jù)。有時在主器件往外發(fā)送數(shù)據(jù)的過程中， 從器件才開始工作， 或者 SCK 受到外界干擾， 從器件未能準確地接

26、收到 8 個 SCK。如圖 5 所示，從器件接收到的 8 個 SCK 其實是屬于主器件發(fā)送相鄰的兩個數(shù)據(jù)的 SCK 主。這時，主器件的 SPIF 和從器件的 SPIF會發(fā)生重疊，數(shù)據(jù)發(fā)生了錯位，從器件如果不對此進行糾正的話，數(shù)據(jù)的接收 / 發(fā)送便一直地錯下去。圖 5 偏移錯誤在一個數(shù)據(jù)的傳輸過程中， SPR 是不允許改變的，即SCK 是均勻的，而從圖 5 可以看出，從器件接收到的 8 個 SCK 并不均勻，它們是分別屬于兩個數(shù)據(jù)的，因此可以計算 SCK 的占空時間來判斷是否發(fā)生了偏移錯誤。經(jīng)分析，正常時候SCK 1 時的時鐘周期數(shù)n 的取值滿足如下關(guān)系：但由于主從時鐘之間是異步的，并且經(jīng)過了取

27、整，所以正常時候 SCK1 時的時鐘周期計數(shù)值 COUNT 應滿足：比如在圖 5 中， COUNT 的最大值 COUNT(max) 2 或者 1，都可認為是正常的。但當出現(xiàn) COUNT(max)8 時，可以判定出現(xiàn)了偏移錯誤。在實際設(shè)計中，先記錄下第一個COUNT(max)的值，如果后面又出現(xiàn)與記錄值相差1 以上的COUNT(max)出現(xiàn)，可知有偏移錯誤 OFST發(fā)生。 SPI 接口在“不均勻”的地方令 SPIF1，然后準備等待下一個數(shù)據(jù)的第一個 SCK。其中 COUNT 的位數(shù)固定為 8 位，為了避免溢出時重新從 00H 開始計數(shù)，當計數(shù)達到 ffH 時停止計數(shù)。5 其他錯誤設(shè)定不當，或者受到外界干擾， 數(shù)據(jù)傳輸難免會發(fā)生錯誤，或者有時軟件對錯誤的種類判斷不清， 必須要有一種方法強制SP