數(shù)字電路郭建才主講-第三章_第1頁
數(shù)字電路郭建才主講-第三章_第2頁
數(shù)字電路郭建才主講-第三章_第3頁
數(shù)字電路郭建才主講-第三章_第4頁
數(shù)字電路郭建才主講-第三章_第5頁
已閱讀5頁,還剩57頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、 邏輯門電路邏輯門電路概述概述第第 3 章邏輯門電路章邏輯門電路三極管的開關特性三極管的開關特性TTL 集成邏輯門集成邏輯門CMOS 集成邏輯門集成邏輯門集成邏輯門的應用集成邏輯門的應用本章小結本章小結 邏輯門電路邏輯門電路3.1 概概 述述主要要求:主要要求: 了解邏輯門電路的作用和常用類型。了解邏輯門電路的作用和常用類型。 理解高電平信號和低電平信號的含義。理解高電平信號和低電平信號的含義。 邏輯門電路邏輯門電路 TTL 即即 Transistor-Transistor Logic CMOS 即即 Complementary Metal-Oxide-Semiconductor 一、門電路的

2、作用和常用類型一、門電路的作用和常用類型 按功能特點不同分按功能特點不同分 普通門普通門( (推拉式輸出推拉式輸出) ) CMOS傳輸門傳輸門 輸出輸出開路門開路門 三態(tài)門三態(tài)門 門電路門電路 (Gate Circuit) 指用以實現(xiàn)基本邏輯關系和指用以實現(xiàn)基本邏輯關系和常用復合邏輯關系的電子電路。常用復合邏輯關系的電子電路。是構成數(shù)字電路的基本單元之一是構成數(shù)字電路的基本單元之一按邏輯功能不同分按邏輯功能不同分 與門與門 或門或門 非門非門 異或門異或門 與非門與非門 或非門或非門 與或非門與或非門 按電路結構不同分按電路結構不同分 TTL 集成門電路集成門電路 CMOS 集成門電路集成門電

3、路 輸入端和輸出端都用輸入端和輸出端都用三極管的邏輯門電路。三極管的邏輯門電路。 用互補對稱用互補對稱 MOS 管構成的邏輯門電路。管構成的邏輯門電路。 邏輯門電路邏輯門電路二、高電平和低電平的含義二、高電平和低電平的含義 高電平和低電平為某高電平和低電平為某規(guī)定范圍規(guī)定范圍的電位值,而非一固定值。的電位值,而非一固定值。 高電平信號是多大的信號?低高電平信號是多大的信號?低電平信號又是多大的信號?電平信號又是多大的信號?10高電平高電平低電平低電平01高電平高電平低電平低電平正邏輯體制正邏輯體制負邏輯體制負邏輯體制由門電路種類等決定由門電路種類等決定 3.6V2.4V0.8V0V 邏輯門電路

4、邏輯門電路主要要求:主要要求: 理解理解三極管的開關特性。三極管的開關特性。 掌握三極管開關工作的條件。掌握三極管開關工作的條件。 3.2三極管的開關特性三極管的開關特性 邏輯門電路邏輯門電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線臨界飽和線 飽飽和和區(qū)區(qū)放大區(qū)放大區(qū)一、三極管的開關作用及其條件一、三極管的開關作用及其條件 截止區(qū)截止區(qū)uBE IB(sat)因為因為 iB =IHB 0.7 VURBBV .92V 7 . 06 . 3RR CCCB(sat)RVI mA 1 . 0k 150V 5 所以求得所以求得 RB ton二、三極管的動態(tài)開關特性二、

5、三極管的動態(tài)開關特性 開關時間主要由于開關時間主要由于電電荷存儲效應荷存儲效應引起,要提高引起,要提高開關速度,必須降低三極開關速度,必須降低三極管飽和深度,加速基區(qū)存管飽和深度,加速基區(qū)存儲電荷的消散。儲電荷的消散。 邏輯門電路邏輯門電路C E B SBD B C E 在普通三極管的基極和集電極之間并在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管接一個肖特基勢壘二極管( (簡稱簡稱 SBD) ) 。BCSBD抗飽和三極管的開關速度高抗飽和三極管的開關速度高 沒有電荷存儲效應沒有電荷存儲效應 SBD 的導通電壓只有的導通電壓只有 0.4 V 而非而非 0.7 V, 因此因此 UBC =

6、 0.4 V 時,時,SBD 便導通,使便導通,使 UBC 鉗在鉗在 0.4 V 上,降低了飽和深度。上,降低了飽和深度。三、三、抗飽和三極管簡介抗飽和三極管簡介 邏輯門電路邏輯門電路主要要求:主要要求: 了解了解 TTL 與非門的組成。與非門的組成。了解了解 TTL 集成邏輯門的主要參數(shù)和使用常識。集成邏輯門的主要參數(shù)和使用常識。3.3TTL 集成邏輯門集成邏輯門 掌握掌握 TTL 基本門的邏輯功能和主要外特性?;鹃T的邏輯功能和主要外特性。了解了解集電極開路門和三態(tài)門的邏輯功能和應用集電極開路門和三態(tài)門的邏輯功能和應用。 邏輯門電路邏輯門電路ABCV1V2V3V4V5V6VD1VD2VD3

7、R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級輸入級中間倒相級中間倒相級輸出級輸出級STTL系列與非門電路系列與非門電路邏輯符號邏輯符號8.2 k 900 50 3.5 k 500 250 V1V2V3V5V6一、一、TTL 與非門的基本組成與外特性與非門的基本組成與外特性 ( (一一) )典型典型 TTL 與非門電路與非門電路 除除V4外,采外,采用了抗飽和三極用了抗飽和三極管,用以提高門管,用以提高門電路工作速度。電路工作速度。V4不會工作于飽不會工作于飽和狀態(tài),因此用和狀態(tài),因此用普通三極管。普通三極管。 輸入級主要由多發(fā)射極管輸入級主要由多發(fā)射極管 V1 和基和基極電阻極

8、電阻 R1 組成,用以實現(xiàn)輸入變量組成,用以實現(xiàn)輸入變量 A、B、C 的與運算。的與運算。 VD1 VD3 為輸入鉗位二極管,用以為輸入鉗位二極管,用以抑制輸入端出現(xiàn)的負極性干擾。正常信抑制輸入端出現(xiàn)的負極性干擾。正常信號輸入時,號輸入時,VD1 VD3不工作,當輸入的不工作,當輸入的負極性干擾電壓大于二極管導通電壓時,負極性干擾電壓大于二極管導通電壓時,二極管導通,輸入端負電壓被鉗在二極管導通,輸入端負電壓被鉗在 - -0.7 V上,這不但抑制了輸入端的負極性干上,這不但抑制了輸入端的負極性干擾,對擾,對 V1 還有保護作用。還有保護作用。 中間級起倒相放大作中間級起倒相放大作用,用,V2

9、集電極集電極 C2 和發(fā)射極和發(fā)射極 E2 同時輸出兩個邏輯電平同時輸出兩個邏輯電平相反的信號,分別驅(qū)動相反的信號,分別驅(qū)動 V3和和 V5。 RB、RC 和和 V6 構成有構成有源泄放電路,用以減小源泄放電路,用以減小 V5管開關時間,從而提高門管開關時間,從而提高門電路工作速度。電路工作速度。 輸出級輸出級由由 V3、V4、 R4、R5和和V5組成。其中組成。其中 V3 和和 V4 構構成復合管,成復合管,與與 V5 構成推構成推拉式輸出結拉式輸出結構,提高了構,提高了負載能力。負載能力。 邏輯門電路邏輯門電路電壓傳輸特性測試電路電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.

10、03.61.02.0ACDBUOHUOLSTTL與非門與非門電壓傳輸特性曲線電壓傳輸特性曲線( (三三) ) TTL 與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù) 1. 電壓傳輸特性電壓傳輸特性和噪聲容限和噪聲容限 輸出電壓隨輸入電壓變化的特性輸出電壓隨輸入電壓變化的特性 uI 較小時工作于較小時工作于AB 段,段,這時這時 V2、V5 截止,截止,V3、V4 導通,輸出恒為高電平,導通,輸出恒為高電平,UOH 3.6V,稱與非門工,稱與非門工作在截止區(qū)或處于關門狀作在截止區(qū)或處于關門狀態(tài)。態(tài)。 uI 較大時工作于較大時工作于 BC 段,這時段,這時 V2、V5 工作于工作于放大區(qū),放大區(qū)

11、, uI 的微小增大的微小增大引起引起 uO 急劇下降,稱與急劇下降,稱與非門工作在轉折區(qū)。非門工作在轉折區(qū)。 uI 很大時工作于很大時工作于 CD 段,段,這時這時 V2、V5 飽和,輸出恒為飽和,輸出恒為低電平,低電平,UOL 0.3V,稱與非,稱與非門工作在飽和區(qū)或處于開門狀門工作在飽和區(qū)或處于開門狀態(tài)。態(tài)。 電壓傳輸特性測試電路電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門與非門電壓傳輸特性曲線電壓傳輸特性曲線飽和區(qū):與非門飽和區(qū):與非門處于開門狀態(tài)。處于開門狀態(tài)。 截止區(qū):與非門截止區(qū):與非門處于關門狀態(tài)。處于關門狀

12、態(tài)。 轉折區(qū)轉折區(qū) 邏輯門電路邏輯門電路下面介紹與下面介紹與電壓傳輸特電壓傳輸特性有關的主要參數(shù):性有關的主要參數(shù):有關參數(shù)有關參數(shù) 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線電壓傳輸特性曲線標準高電平標準高電平 USH 當當 uO USH 時,則認為輸出高時,則認為輸出高電平,通常取電平,通常取 USH = 3 V。 標準低電平標準低電平 USL當當 uO USL 時,則認為輸出低時,則認為輸出低電平,通常取電平,通常取 USL = 0.3 V。 關門電平關門電平 UOFF保證輸出保證輸出不小于不小于標準高電平標準高電平USH 時時,允許

13、的輸入低電平的最大值。允許的輸入低電平的最大值。開門電平開門電平 UON保證輸出保證輸出不高于不高于標準低電平標準低電平USL 時時,允許的輸入高電平的最小值。允許的輸入高電平的最小值。閾值電壓閾值電壓 UTH轉折區(qū)中點對應的輸入電壓,轉折區(qū)中點對應的輸入電壓,又稱門檻電平。又稱門檻電平。USH = 3VUSL = 0.3VUOFFUONUTH近似分析時認為:近似分析時認為:uI UTH,則與非門開通,則與非門開通, 輸出低電平輸出低電平UOL;uI UTH,則與非門關閉,則與非門關閉, 輸出高電平輸出高電平UOH。 邏輯門電路邏輯門電路噪聲容限越大,抗干擾能力越強。噪聲容限越大,抗干擾能力越

14、強。 指輸入低電平時,允許的最大正向噪聲電壓。指輸入低電平時,允許的最大正向噪聲電壓。UNL = UOFF UIL 指輸入高電平時,允許的最大負向噪聲電壓。指輸入高電平時,允許的最大負向噪聲電壓。UNH = UIH UON 輸入信號上疊加的噪聲電壓只要不超過允許輸入信號上疊加的噪聲電壓只要不超過允許值,就不會影響電路的正常邏輯功能,這個允許值,就不會影響電路的正常邏輯功能,這個允許值稱為值稱為噪聲容限噪聲容限。 輸入高電平噪聲容限輸入高電平噪聲容限 UNH輸入低電平噪聲容限輸入低電平噪聲容限 UNL 邏輯門電路邏輯門電路輸入負載特性測試電路輸入負載特性測試電路 輸入負載特性輸入負載特性曲線曲線

15、0uI /VR1/k UOFF1.1FNROFFRON2. 輸入負載特性輸入負載特性 ROFF 稱關門電阻。稱關門電阻。RI RON 時,相應輸入端相當時,相應輸入端相當于輸入高電平。對于輸入高電平。對 STTL 系列,系列,RON 2.1 k 。RONROFFUOFF 邏輯門電路邏輯門電路 例例 下圖中,已知下圖中,已知 ROFF 800 ,RON 3 k ,試對應,試對應 輸入波形定性畫出輸入波形定性畫出TTL與非門的輸出波形。與非門的輸出波形。( (a) )( (b) )tA0.3 V3.6 VO不同不同 TTL 系列,系列, RON、 ROFF 不同。不同。相應輸入端相當于輸入低電平,

16、相應輸入端相當于輸入低電平,也即相當于輸入邏輯也即相當于輸入邏輯 0 。邏輯邏輯0因此因此 Ya 輸出恒為高電平輸出恒為高電平 UOH 。相應輸入端相當于輸入高電平,相應輸入端相當于輸入高電平,也即相當于輸入邏輯也即相當于輸入邏輯 1 。邏輯邏輯1AAYb 1因此,可畫出波形如圖所示。因此,可畫出波形如圖所示。YbtOYatUOHO解:圖解:圖( (a) )中,中,RI = 300 RON 3 k 邏輯門電路邏輯門電路3. 輸出輸出負載特性負載特性 負載電流流入與負載電流流入與非門的輸出端。非門的輸出端。 負載電流從與非門負載電流從與非門的輸出端流向外負載。的輸出端流向外負載。負載電流流入驅(qū)動

17、門負載電流流入驅(qū)動門IOL負載電流流出驅(qū)動門負載電流流出驅(qū)動門IOH輸入均為輸入均為高電平高電平 輸入有輸入有低電平低電平 輸出為低電平輸出為低電平 輸出為高電平輸出為高電平 灌電流負載灌電流負載拉電流負載拉電流負載 不管是灌電流負載還是拉電流負載,負載不管是灌電流負載還是拉電流負載,負載電流都不能超過其最大允許電流,否則將導致電流都不能超過其最大允許電流,否則將導致電路不能正常工作,甚至燒壞門電路。電路不能正常工作,甚至燒壞門電路。實用中常用實用中常用扇出系數(shù)扇出系數(shù) NOL 、 NOH表示電路負載能力。表示電路負載能力。門電路輸出低電平時允許帶同類門電路的個數(shù)。門電路輸出低電平時允許帶同類

18、門電路的個數(shù)。 通常按照負通常按照負載電流的流向?qū)⑤d電流的流向?qū)⑴c非門負載分為與非門負載分為 灌電流負載灌電流負載 拉電流負載拉電流負載 邏輯門電路邏輯門電路 由于三極管存在開關時間,元、器件由于三極管存在開關時間,元、器件及連線存在一定的寄生電容,因此輸入矩及連線存在一定的寄生電容,因此輸入矩形脈沖時,輸出脈沖將延遲一定時間。形脈沖時,輸出脈沖將延遲一定時間。 輸入信號輸入信號UOm0.5 UOm0.5 UImUIm輸出信號輸出信號4. 傳輸延遲時間傳輸延遲時間 輸入電壓波形下降沿輸入電壓波形下降沿 0.5 UIm 處到輸出電壓上升沿處到輸出電壓上升沿 0.5 Uom處間隔的時間稱處間隔的時

19、間稱截止延遲時間截止延遲時間 tPLH。 輸入電壓波形上升沿輸入電壓波形上升沿 0.5 UIm 處到輸出電壓下降沿處到輸出電壓下降沿 0.5 Uom處間隔的時間稱處間隔的時間稱導通延遲時間導通延遲時間 tPHL L。平均傳輸延遲時間平均傳輸延遲時間 tpd 2PLHPHLpdttt tPHLtPLHtpd 越小,則門電越小,則門電路開關速度越高,工路開關速度越高,工作頻率越高。作頻率越高。 0.5 UIm0.5 UOm 邏輯門電路邏輯門電路5. 功耗功耗- -延遲積延遲積 常用功耗常用功耗 P 和平均傳輸延遲時間和平均傳輸延遲時間 tpd 的乘積的乘積( (簡稱簡稱功耗功耗 延遲積延遲積) )

20、來來綜合評價門電路的性能,即綜合評價門電路的性能,即M = P tpd 性能優(yōu)越的門電路應具有功耗低、工作速度高的性能優(yōu)越的門電路應具有功耗低、工作速度高的特點,然而這兩者矛盾。特點,然而這兩者矛盾。 M 又稱品質(zhì)因素,值越小,說明綜合性能越好。又稱品質(zhì)因素,值越小,說明綜合性能越好。 邏輯門電路邏輯門電路 使用時需使用時需外接外接上拉電阻上拉電阻 RL 即即 Open collector gate,簡稱簡稱 OC 門。門。 常用的有集電極開路與非門、三態(tài)門、或非門、與常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎上發(fā)展出來或非門和異或門等。它們都是在與非門

21、基礎上發(fā)展出來的,的,TTL 與非門的上述特性對這些門電路大多適用。與非門的上述特性對這些門電路大多適用。 二、其他功能的二、其他功能的 TTL 門電路門電路 ( (一一) )集電極開路與非門集電極開路與非門 1. 邏輯符號邏輯符號OC門門 邏輯門電路邏輯門電路 相當于與門作用。相當于與門作用。 因為因為 Y1、Y2 中有低電中有低電平時,平時,Y 為低電平;只有為低電平;只有 Y1、Y2 均為高電平時,均為高電平時,Y才為高電平,故才為高電平,故 Y = Y1 Y2。2. 應用應用 ( (1) ) 實現(xiàn)線與實現(xiàn)線與兩個或多個兩個或多個 OC 門的輸出端直接相連,門的輸出端直接相連,相當于將這

22、些輸出信號相與,稱為線與。相當于將這些輸出信號相與,稱為線與。 Y只有只有 OC 門才能實現(xiàn)線與。普通門才能實現(xiàn)線與。普通 TTL 門輸出端不能并聯(lián),否則可能損壞器件。門輸出端不能并聯(lián),否則可能損壞器件。注意注意CDABCDABY 邏輯門電路邏輯門電路( (2) )驅(qū)動顯示器和繼電器等驅(qū)動顯示器和繼電器等 例例 下圖為用下圖為用 OC 門驅(qū)動發(fā)光二極管門驅(qū)動發(fā)光二極管 LED 的顯示電路。的顯示電路。 已知已知 LED 的正向?qū)▔航档恼驅(qū)▔航?UF = 2V,正向工作電流,正向工作電流 IF = 10 mA,為保證電路正常工作,試確定,為保證電路正常工作,試確定 RC 的值。的值。解解:

23、為保證電路正常工作,應滿足為保證電路正常工作,應滿足FCOLFV5CIRUUIR mA 10V 3 . 0V 2V 5 C R即即因此因此RC = 270 分析:分析:該電路只有在該電路只有在 A、B 均為均為高電平,使輸出高電平,使輸出 uO 為低電平時,為低電平時,LED 才導通發(fā)光;否則才導通發(fā)光;否則 LED 中無電流流通,不發(fā)光。中無電流流通,不發(fā)光。 要使要使 LED 發(fā)光,應滿足發(fā)光,應滿足IRc IF = 10 mA。 邏輯門電路邏輯門電路TTLCMOSRLVDD+5 V( (3) )實現(xiàn)電平轉換實現(xiàn)電平轉換 TTL 與非門有時需要驅(qū)動其他種類門電路,而不與非門有時需要驅(qū)動其他

24、種類門電路,而不同種類門電路的高低電平標準不一樣。應用同種類門電路的高低電平標準不一樣。應用 OC 門就門就可以適應負載門對電平的要求??梢赃m應負載門對電平的要求。OC 門的門的 UOL 0.3V,UOH VDD,正好符合,正好符合 CMOS 電路電路 UIH VDD,UIL 0的要求。的要求。 VDDRL 邏輯門電路邏輯門電路綜上所述,可見:綜上所述,可見:( (二二) )三態(tài)輸出門三態(tài)輸出門 1. 邏輯符號邏輯符號只有當使能信號只有當使能信號 EN = 0 時才允許三態(tài)門工作,故稱時才允許三態(tài)門工作,故稱 EN 低電平有效低電平有效。EN 稱使能信號或控制信號,稱使能信號或控制信號,A、B

25、 稱數(shù)據(jù)信號。稱數(shù)據(jù)信號。當當 EN = 0 時,時,Y = AB,三態(tài)門處于工作態(tài);三態(tài)門處于工作態(tài);當當 EN = 1 時,三態(tài)門輸出呈時,三態(tài)門輸出呈現(xiàn)高阻態(tài),又現(xiàn)高阻態(tài),又稱稱禁止態(tài)。禁止態(tài)。 即即 Tri- -State Logic 門,門,簡稱簡稱 TSL 門。其輸出有高門。其輸出有高電平態(tài)、低電平態(tài)和高阻電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。態(tài)三種狀態(tài)。 邏輯門電路邏輯門電路EN 即即 Enable功能表功能表Z0AB1YEN使能端的兩種控制方式使能端的兩種控制方式使能端低電平有效使能端低電平有效使能端高電平有效使能端高電平有效功能表功能表Z1AB0YENEN 邏輯門電路邏輯門電路2

26、. 應用應用 任何時刻任何時刻 EN1、EN2、 EN3 中只能有一個為有效電平,中只能有一個為有效電平,使相應三態(tài)門工作,而其他三使相應三態(tài)門工作,而其他三態(tài)輸出門處于高阻狀態(tài),從而態(tài)輸出門處于高阻狀態(tài),從而實現(xiàn)了總線的復用。實現(xiàn)了總線的復用??偩€總線 ( (1) )構成單向總線構成單向總線 邏輯門電路邏輯門電路DIDO/DIDO00高阻態(tài)高阻態(tài)工作工作DI EN = 0 時,時,總線上的數(shù)據(jù)總線上的數(shù)據(jù) DI經(jīng)反相后在經(jīng)反相后在 G2 輸輸出端輸出。出端輸出。( (2) )構成雙向總線構成雙向總線 DIDO/DIDO11工作工作DO高阻態(tài)高阻態(tài) EN = 1 時,時,數(shù)據(jù)數(shù)據(jù) DO 經(jīng)經(jīng)

27、G1 反相后傳送到反相后傳送到總線上??偩€上。 DIDO/DIDO11工作工作DO高阻態(tài)高阻態(tài) EN = 1 時,時,數(shù)據(jù)數(shù)據(jù) DO 經(jīng)經(jīng) G1 反相后傳送到反相后傳送到總線上??偩€上。 DIDO/DIDO 邏輯門電路邏輯門電路 TTL 集成門的類型很多集成門的類型很多, ,那么那么如何識別它們?nèi)绾巫R別它們? ?各類型之間有何異各類型之間有何異同同? ?如何選用合適的門如何選用合適的門? ?三、三、TTL 集成門應用要點集成門應用要點 1. . 各系列各系列 TTL 集成門的比較與選用集成門的比較與選用 用于民品用于民品 用于軍品用于軍品 具有完全相同的電路結構和電氣性能具有完全相同的電路結構

28、和電氣性能參數(shù),但參數(shù),但 CT54 系列更適合在溫度條件惡系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。劣、供電電源變化大的環(huán)境中工作。 按工作溫度和電源允許變化范圍不同分為按工作溫度和電源允許變化范圍不同分為 CT74 系列系列 CT54 系列系列 邏輯門電路邏輯門電路向高速向高速發(fā)展發(fā)展 向低功向低功耗發(fā)展耗發(fā)展 按平均傳輸延遲時間和平均功耗不同分按平均傳輸延遲時間和平均功耗不同分 向減小向減小功耗功耗 - -延遲積延遲積發(fā)展發(fā)展 措施:增大電阻值措施:增大電阻值 措施:措施:( (1) ) 采用采用 SBD 和抗飽和三極管;和抗飽和三極管;( (2) ) 采用有源泄放電路;采用

29、有源泄放電路;( (3) ) 減小電路中的電阻值。減小電路中的電阻值。其中,其中,LSTTL 系列綜合性能優(yōu)越、品種多、系列綜合性能優(yōu)越、品種多、價格便宜;價格便宜; ALSTTL 系列性能優(yōu)于系列性能優(yōu)于 LSTTL,但品,但品種少、價格較高,因此種少、價格較高,因此實用中多選用實用中多選用 LSTTL。 CT74 系列系列( (即標準即標準 TTL ) )CT74L 系列系列( (即低功耗即低功耗 TTL簡稱簡稱 LTTL) ) CT74H 系列系列( (即高速即高速 TTL簡稱簡稱 HTTL) )CT74S 系列系列( (即肖特基即肖特基TTL簡稱簡稱 STTL) ) CT74AS 系列

30、系列( (即先進肖特基即先進肖特基TTL簡稱簡稱 ASTTL) ) CT74LS 系列系列( (即低功耗肖特基即低功耗肖特基TTL 簡稱簡稱 LSTTL) )CT74ALS 系列系列( (即先進低功耗肖特基即先進低功耗肖特基TTL 簡稱簡稱 LSTTL) ) 邏輯門電路邏輯門電路集成門的選用要點集成門的選用要點( (1) )實際使用中的最高工作頻率實際使用中的最高工作頻率 fm 應不大于邏輯門最高工作應不大于邏輯門最高工作 頻率頻率 fmax 的一半。的一半。 ( (2) )不同系列不同系列 TTL 中,器件型號后面幾位數(shù)字相同時,通中,器件型號后面幾位數(shù)字相同時,通常邏輯功能、外型尺寸、外引

31、線排列都相同。但工作速常邏輯功能、外型尺寸、外引線排列都相同。但工作速度度( (平均傳輸延遲時間平均傳輸延遲時間 tpd ) )和平均功耗不同。實際使用和平均功耗不同。實際使用時,時, 高速門電路可以替換低速的;反之則不行。高速門電路可以替換低速的;反之則不行。 例如例如 CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00 xx74xx00 引腳圖引腳圖 雙列直插雙列直插 14 引腳引腳四四 2 輸入與非門輸入與非門 邏輯門電路邏輯門電路2. TTL 集成邏輯門的使用要點集成邏輯門的使用要點 ( (1) )電源電壓用電源電壓用 + 5 V,

32、 74 系列應滿足系列應滿足 5 V 5% 。( (2) )輸出端的連接輸出端的連接 普通普通 TTL 門輸出端不允許直接并聯(lián)使用。門輸出端不允許直接并聯(lián)使用。 三態(tài)輸出門的輸出端可并聯(lián)使用,但同一時刻只能有三態(tài)輸出門的輸出端可并聯(lián)使用,但同一時刻只能有一個門工作,其他門輸出處于高阻狀態(tài)。一個門工作,其他門輸出處于高阻狀態(tài)。 集電極開路門輸出端可并聯(lián)使用,但公共輸出端和集電極開路門輸出端可并聯(lián)使用,但公共輸出端和電源電源 VCC 之間應接負載電阻之間應接負載電阻 RL。 輸出端不允許直接接電源輸出端不允許直接接電源 VCC 或直接接地?;蛑苯咏拥?。輸出電流應小于產(chǎn)品手冊上規(guī)定的最大值。輸出電流

33、應小于產(chǎn)品手冊上規(guī)定的最大值。 邏輯門電路邏輯門電路3. 多余輸入端的處理多余輸入端的處理 與門和與非門的多余輸入端接邏輯與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接?;蛘吲c有用輸入端并接。接接 VCC通過通過 1 10 k 電阻接電阻接 VCC與有用輸入端并接與有用輸入端并接TTL 電路輸入端懸空時相當于輸入高電平,電路輸入端懸空時相當于輸入高電平,做實驗時與門和與非門等的做實驗時與門和與非門等的多余輸入端可懸空,多余輸入端可懸空,但使用中多余輸入端一般不懸空,以防止干擾。但使用中多余輸入端一般不懸空,以防止干擾。 邏輯門電路邏輯門電路或門和或非門的多余輸入端接邏輯或門和或非門的

34、多余輸入端接邏輯 0或者與有用輸入端并接或者與有用輸入端并接 邏輯門電路邏輯門電路 例例 欲用下列電路實現(xiàn)非運算,試改錯。欲用下列電路實現(xiàn)非運算,試改錯。( (ROFF 700 ,RON 2.1 k ) 邏輯門電路邏輯門電路解:解:OC 門輸出門輸出端需外接端需外接上拉電阻上拉電阻RC5.1kY = 1Y = 0 RI RON ,相應輸入,相應輸入端為高電平。端為高電平。510 RI ROFF ,相應,相應輸入端為低電平。輸入端為低電平。 邏輯門電路邏輯門電路 是由增強型是由增強型 PMOS 管和增強型管和增強型 NMOS 管組成管組成的互補對稱的互補對稱 MOS 門電路。比之門電路。比之 T

35、TL,其突出優(yōu)點,其突出優(yōu)點為:微功耗、抗干擾能力強。為:微功耗、抗干擾能力強。 主要要求:主要要求: 了解了解 CMOS 數(shù)字集成電路的應用要點。數(shù)字集成電路的應用要點。 掌握掌握CMOS 與非門、或非門、開路門、與非門、或非門、開路門、三態(tài)門和傳輸門的電路和邏輯功能。三態(tài)門和傳輸門的電路和邏輯功能。 3.4CMOS 集成邏輯門集成邏輯門 邏輯門電路邏輯門電路( (二二) )漏極開路的漏極開路的 CMOS 門門簡稱簡稱 OD 門門 與與 OC 門相似,常用作驅(qū)動器、電平轉換器和實現(xiàn)線與等。門相似,常用作驅(qū)動器、電平轉換器和實現(xiàn)線與等。Y = AB 邏輯門電路邏輯門電路( (三三) )CMOS

36、 傳輸門傳輸門 C = 1,C = 0 時,傳輸門開通,時,傳輸門開通,uO = uI; C = 0,C = 1 時,傳輸門關閉,信號不能傳輸。時,傳輸門關閉,信號不能傳輸。TGuI/uOuO/uICC傳輸門邏輯符號傳輸門邏輯符號 TG 即即 Transmission Gate 的縮寫的縮寫 傳輸門是一個理想的傳輸門是一個理想的雙向開關,雙向開關,可傳輸模擬信號可傳輸模擬信號,也可傳輸,也可傳輸數(shù)字信號數(shù)字信號。 邏輯門電路邏輯門電路( (四四) )CMOS 三態(tài)輸出門三態(tài)輸出門 EN = 1 時,輸出端時,輸出端 Y 呈現(xiàn)高阻態(tài)。呈現(xiàn)高阻態(tài)。 因此構成使能端低因此構成使能端低電平有效的三態(tài)門

37、。電平有效的三態(tài)門。 EN = 0 時,時, Y = AEN 邏輯門電路邏輯門電路三、三、CMOS 數(shù)字集成電路應用要點數(shù)字集成電路應用要點 ( (一一) )CMOS 數(shù)字集成電路系列數(shù)字集成電路系列 CMOS4000 系列系列 功耗極低、抗干擾能力強;功耗極低、抗干擾能力強;電源電壓范圍寬電源電壓范圍寬 VDD = 3 15 V;工作頻率低,工作頻率低,fmax = 5 MHz;驅(qū)動能力差驅(qū)動能力差。高速高速CMOS 系列系列( (又稱又稱 HCMOS 系列系列) ) 功耗極低、抗干擾能力強;電功耗極低、抗干擾能力強;電源電壓范圍源電壓范圍 VDD = 2 6 V;工作頻率高,工作頻率高,f

38、max = 50 MHz;驅(qū)動能力強。驅(qū)動能力強。 提高速度措施:減小提高速度措施:減小MOS 管的極間電容。管的極間電容。 由于由于CMOS電路電路 UTH VDD / 2,噪聲容限,噪聲容限UNL UNH VDD / 2,因,因此抗此抗干擾能力很強。電干擾能力很強。電源電壓越高,抗干擾能源電壓越高,抗干擾能力越強。力越強。 邏輯門電路邏輯門電路民品民品 軍品軍品 VDD = 2 6 V T 表示與表示與 TTL 兼容兼容VDD = 4.5 5.5 V CC54HC / 74HC 系列系列CC54HC / 74HC 系列系列 TT按按電源電壓電源電壓不同分為不同分為 按工作溫度不同分為按工作

39、溫度不同分為 CC74 系列系列 CC54 系列系列 高速高速 CMOS 系列系列 邏輯門電路邏輯門電路1. 注意不同系列注意不同系列 CMOS 電路允許的電源電壓范圍不同,電路允許的電源電壓范圍不同, 一般多用一般多用 + + 5 V。電源電壓越高,抗干擾能力也越強。電源電壓越高,抗干擾能力也越強。 ( (二二) )CMOS 集成邏輯門使用要點集成邏輯門使用要點 2. 閑置輸入端的處理閑置輸入端的處理 不允許懸空。不允許懸空。 可與使用輸入端并聯(lián)使用。但這樣會增大輸入電容,可與使用輸入端并聯(lián)使用。但這樣會增大輸入電容,使速度下降,因此工作頻率高時不宜這樣用。使速度下降,因此工作頻率高時不宜這

40、樣用。 與門和與非門的閑置輸入端可接正電源或高電平;與門和與非門的閑置輸入端可接正電源或高電平;或門和或非門的閑置輸入端可接地或低電平?;蜷T和或非門的閑置輸入端可接地或低電平。 邏輯門電路邏輯門電路主要要求:主要要求: 了解了解 TTL 和和 CMOS 電路的主要差異。電路的主要差異。 了解了解集成門電路的選用和應用。集成門電路的選用和應用。 3.5 集成邏輯門電路的應用集成邏輯門電路的應用 邏輯門電路邏輯門電路一、一、CMOS 門門電路比之電路比之 TTL 的主要特點的主要特點 注意:注意:CMOS 電路的扇出系數(shù)大是由于其負載門電路的扇出系數(shù)大是由于其負載門的輸入阻抗很高,所需驅(qū)動功率極小

41、,的輸入阻抗很高,所需驅(qū)動功率極小,并非并非 CMOS 電電路的驅(qū)動能力比路的驅(qū)動能力比 TTL 強。強。實際上實際上 CMOS4000 系列驅(qū)動系列驅(qū)動能力遠小于能力遠小于 TTL,HCMOS 驅(qū)動能力與驅(qū)動能力與 TTL 相近。相近。 功耗極低功耗極低 抗干擾能力強抗干擾能力強 電源電壓范圍寬電源電壓范圍寬 輸出信號擺幅大輸出信號擺幅大( (UOH VDD,UOL 0 V) ) 輸入阻抗高輸入阻抗高 扇出系數(shù)大扇出系數(shù)大 邏輯門電路邏輯門電路二、集成邏輯門電路的選用二、集成邏輯門電路的選用 根據(jù)電路工作要求和市場因素等綜合決定根據(jù)電路工作要求和市場因素等綜合決定 若對功耗和抗干擾能力要求一

42、般,可選用若對功耗和抗干擾能力要求一般,可選用 TTL 電路。電路。目前多用目前多用 74LS 系列,它的功系列,它的功耗較小,工作頻率一般可用至耗較小,工作頻率一般可用至 20 MHz;如工作頻率較高,可選用如工作頻率較高,可選用 CT74ALS 系列,系列,其工作頻率一般可至其工作頻率一般可至 50 MHz。 若要求功耗低、抗干擾能力強,則應選用若要求功耗低、抗干擾能力強,則應選用 CMOS 電路。電路。其中其中 CMOS4000 系列一般用于系列一般用于工作頻率工作頻率 1 MHz 以下、驅(qū)動能力要求不高的以下、驅(qū)動能力要求不高的場合;場合;HCMOS 常用于工作頻率常用于工作頻率 20

43、 MHz 以下、以下、要求較強驅(qū)動能力的場合。要求較強驅(qū)動能力的場合。 邏輯門電路邏輯門電路解:解:三、集成邏輯門電路應用舉例三、集成邏輯門電路應用舉例 例例 試改正下圖電路的錯誤,使其正常工作。試改正下圖電路的錯誤,使其正常工作。CMOS 門門TTL 門門OD 門門(a)(b)(c)(d)VDDCMOS 門門Ya = ABVDDYb = A + BTTL 門門OD 門門Yc = AVDDENYd=ABEN = 1 時時EN = 0 時時OD 門門&TTL 門門懸空懸空CMOS 門門懸空懸空 邏輯門電路邏輯門電路可用兩級電路可用兩級電路 2 個與非門實現(xiàn)之個與非門實現(xiàn)之 例例 試分別采

44、用與非門和或非門實現(xiàn)與門和或門。試分別采用與非門和或非門實現(xiàn)與門和或門。解:解:( (1) ) 用與非門實現(xiàn)與門用與非門實現(xiàn)與門設法將設法將 Y = AB 用與非式表示用與非式表示因為因為 Y = AB = AB因此,用與非門實現(xiàn)的與門電路為因此,用與非門實現(xiàn)的與門電路為Y = AB將與非門多余輸入端與有用端并聯(lián)使用構成非門將與非門多余輸入端與有用端并聯(lián)使用構成非門 邏輯門電路邏輯門電路可用兩級電路可用兩級電路 3 個與非門實現(xiàn)個與非門實現(xiàn)( (2) ) 用與非門實現(xiàn)或門用與非門實現(xiàn)或門因此,用與非門實現(xiàn)的或門電路為因此,用與非門實現(xiàn)的或門電路為Y = A + B因為因為 Y = A + B

45、= A + B = A B設法將設法將 Y = A + B 用與非式表示用與非式表示實現(xiàn)實現(xiàn) A實現(xiàn)實現(xiàn) B 邏輯門電路邏輯門電路可用兩級電路可用兩級電路 3 個或非門實現(xiàn)之。個或非門實現(xiàn)之。( (3) ) 用或非門實現(xiàn)與門用或非門實現(xiàn)與門設法將設法將 Y = AB 用或非式表示用或非式表示因此,用或非門實現(xiàn)的與門電路為因此,用或非門實現(xiàn)的與門電路為因為因為 Y = AB = A B = A + B將或非門多余輸入端與將或非門多余輸入端與有用端并聯(lián)使用構成非門有用端并聯(lián)使用構成非門Y = AB 邏輯門電路邏輯門電路可用兩級電路可用兩級電路 2 個或非門實現(xiàn)之個或非門實現(xiàn)之( (4) ) 用或非

46、門實現(xiàn)或門用或非門實現(xiàn)或門設法將設法將 Y = A + B 用或非式表示用或非式表示因為因為 Y = A + B = A + B因此,用或非門實現(xiàn)的或門電路為因此,用或非門實現(xiàn)的或門電路為Y = A + B 邏輯門電路邏輯門電路 例例 有一個火災報警系統(tǒng),設有煙感、溫感和紫外光有一個火災報警系統(tǒng),設有煙感、溫感和紫外光感三種不同類型的火災探測器。為了防止誤報警,只有感三種不同類型的火災探測器。為了防止誤報警,只有當其中兩種或三種探測器發(fā)出探測信號時,報警系統(tǒng)才當其中兩種或三種探測器發(fā)出探測信號時,報警系統(tǒng)才產(chǎn)生報警信號,試用與非門設計產(chǎn)生報警信號的電路。產(chǎn)生報警信號,試用與非門設計產(chǎn)生報警信號

47、的電路。輸輸 入入輸輸 出出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1解:解:( (1) ) 分析設計要求,建立真值表分析設計要求,建立真值表感三種不同類型的火災探測器感三種不同類型的火災探測器有煙感、溫感和紫外光有煙感、溫感和紫外光產(chǎn)生報警信號產(chǎn)生報警信號兩種或三種探測器發(fā)出探測信號時,報警系統(tǒng)才兩種或三種探測器發(fā)出探測信號時,報警系統(tǒng)才與非門設計與非門設計 報警電路的輸入信號為煙感、溫感報警電路的輸入信號為煙感、溫感和紫外光感三種探測器的輸出信號,設和紫外光感三種探測器的輸出信號,設用用 A、B、C 表示,且規(guī)定有火災探測信表示,且規(guī)定有火

48、災探測信號時用號時用 1 表示,否則用表示,否則用 0 表示。表示。 報警電路的輸出用報警電路的輸出用 Y 表示,且規(guī)表示,且規(guī)定需報警時定需報警時Y 為為 1 ,否則,否則 Y 為為 0。由此可列出真值表如右圖所示由此可列出真值表如右圖所示11110000( (2) ) 根據(jù)根據(jù)真值表畫函數(shù)卡諾圖真值表畫函數(shù)卡諾圖 邏輯門電路邏輯門電路 1 1ABC0100 0111 10 1 1( (3) ) 用卡諾圖化簡法求用卡諾圖化簡法求出輸出邏輯函數(shù)的最出輸出邏輯函數(shù)的最簡與或表達式,再變簡與或表達式,再變換為與非表達式。換為與非表達式。Y = AB + AC + BC( (4) ) 畫邏輯圖畫邏輯

49、圖根據(jù)根據(jù) Y 的與非表達式畫邏輯圖的與非表達式畫邏輯圖=AB AC BCABCY=AB AC BC 邏輯門電路邏輯門電路門電路是組成數(shù)字電路的基本單元之一,最基門電路是組成數(shù)字電路的基本單元之一,最基本的邏輯門電路有與門、或門和非門。實用中本的邏輯門電路有與門、或門和非門。實用中通常采用集成門電路,常用的有與非門、或非通常采用集成門電路,常用的有與非門、或非門、與或非門、異或門、輸出開路門、三態(tài)門門、與或非門、異或門、輸出開路門、三態(tài)門和和 CMOS 傳輸門等。門電路的傳輸門等。門電路的學習重點是常學習重點是常用集成門的邏輯功能、外特性和應用方法。用集成門的邏輯功能、外特性和應用方法。 本章

50、小結本章小結 邏輯門電路邏輯門電路在數(shù)字電路中,三極管作為開關使用。在數(shù)字電路中,三極管作為開關使用。硅硅 NPN 管管的截止條件為的截止條件為 UBE 0.5 V ,可可靠截止條件為靠截止條件為 UBE 0 V,這時這時 iB 0,iC 0,集集電極和發(fā)射極之間相當于開關斷開;飽和條件電極和發(fā)射極之間相當于開關斷開;飽和條件為為 iB IB(sat) ,這時,硅管的這時,硅管的 UBE(sat) 0.7 V,UCE(sat) 0.3 V,集電極和發(fā)射極之間相當于開集電極和發(fā)射極之間相當于開關閉合。關閉合。 三極管的三極管的開關時間限制了開關速度。開關開關時間限制了開關速度。開關時間主要由電荷

51、存儲效應引起,要提高開關速時間主要由電荷存儲效應引起,要提高開關速度,必須降低三極管飽和深度,加速基區(qū)存儲度,必須降低三極管飽和深度,加速基區(qū)存儲電荷的消散。電荷的消散。 邏輯門電路邏輯門電路TTL 數(shù)字集成電路主要有數(shù)字集成電路主要有 CT74 標準系列、標準系列、CT74L 低功耗系列、低功耗系列、CT74H 高速系列、高速系列、CT74S 肖特基系列、肖特基系列、CT74LS 低功耗肖特基低功耗肖特基系列、系列、CT74AS 先進肖特基系列和先進肖特基系列和 CT74ALS先進低功耗肖特基系列。其中,先進低功耗肖特基系列。其中,CT74L 系列系列功耗最小,功耗最小,CT74AS 系列工作頻率最高。系列工作頻率最高。 通常用功耗通常用功耗 - - 延遲積來綜合評價門電路性能。延遲積來綜合評價門電路性能。 CT74LS 系列功耗系列功耗- -延遲積很小、性能優(yōu)越、延遲積很小、性能優(yōu)越、品種多、價格便宜,實用中多選用之。品種多、價格便宜,實用中多選用之。ALSTTL 系列性能更優(yōu)于系列性能更優(yōu)于 LST

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論