數(shù)字電路設(shè)計方案中DSP與FPGA的比較與選擇(精)

1、數(shù)字電路設(shè)計方案中 DSP與 FPGA的比較與選擇數(shù)字信號處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展 , 為我們設(shè)計數(shù)字電路提供 了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計正朝著速度快、容量大、體積小、重量 輕的方向發(fā)展。 DSP和 FPGA技術(shù)的發(fā)展使這一趨勢成為可能和必然。和計算機 一樣,數(shù)字信號處理的理論從 60年代崛起以來 ,到 80年代 DSP產(chǎn)生,它飛速發(fā)展 改變了信號處理的面貌。今天 DSP已廣泛應(yīng)用在語音、圖像、通訊、雷達、電 子對抗、儀器儀表等各個領(lǐng)域。 DSP起了十分關(guān)鍵的作用 , 成為數(shù)字電路 數(shù)字信號處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展 , 為我們設(shè)計數(shù)字電路提供 了新思路和新方

2、法。當(dāng)前數(shù)字系統(tǒng)設(shè)計正朝著速度快、容量大、體積小、重量 輕的方向發(fā)展。 DSP和 FPGA技術(shù)的發(fā)展使這一趨勢成為可能和必然。和計算機一樣 ,數(shù)字信號處理的理論從 60年代崛起以來 ,到 80年代 DSP產(chǎn)生,它 飛速發(fā)展改變了信號處理的面貌。今天 DSP已廣泛應(yīng)用在語音、圖像、通訊、 雷達、電子對抗、 儀器儀表 等各個領(lǐng)域。 DSP起了十分關(guān)鍵的作用 , 成為數(shù)字電 路設(shè)計的主要方法。二十世紀(jì) 80 年代以來 ,一類先進的門陣列 FPGA的出現(xiàn), 產(chǎn)生了另一種數(shù)字 電路設(shè)計方法 , 具有十分良好的應(yīng)用前景。基于 FPGA的數(shù)字電路設(shè)計方式在可 靠性、體積、成本上的優(yōu)勢是巨大的。除了上述兩種方

3、案 ,還有 DSP+FPG方A案,以及選擇內(nèi)部嵌入 DSP模塊的 FPGA實 現(xiàn)系統(tǒng)的方案。1 DSP 和 FPGA的結(jié)構(gòu)特點1.1 DSP 的結(jié)構(gòu)特點DSP是一種具有特殊結(jié)構(gòu)的微處理器。 DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈 佛結(jié)構(gòu),具有專門的硬件乘法器 , 廣泛采用流水線操作 , 提供特殊的 DSP 指令, 可 以用來快速地實現(xiàn)各種數(shù)字信號處理算法。根據(jù)數(shù)字信號處理的要求,DSP芯片一般具有如下的一些主要特點 :(1) 在一個指令周期內(nèi)可完成一次乘法和一次加法 ;(2) 程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的存儲器 , 每個存儲器獨立編址 ,可 以同時訪問指令和數(shù)據(jù) ;(3) 片內(nèi)具有快

4、速 RAM通, 常可通過獨立的數(shù)據(jù)總線在兩塊中同時訪問 ;(4) 具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持 ;(5) 快速的中斷處理和硬件 I/O 支持 ;(6) 具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器 ;(7) 可以并行執(zhí)行多個操作 ;(8) 支持流水線操作 , 使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。1.2 FPGA 的結(jié)構(gòu)特點FPGA的結(jié)構(gòu)是由基于半定制門陣列的設(shè)計思想而得到的。從本質(zhì)上講,FPGA是一種比半定制還方便的 ASIC(Application Specific Integrated Circuit專用集成電路 ) 設(shè)計技術(shù)。FPGA的結(jié)構(gòu)主要分為三部分 : 可編程邏輯塊、可編程

5、I/O 模塊、可編程內(nèi)部連 線。可編程邏輯塊和可編程互連資源的構(gòu)造主要有兩種類型 : 即查找表類型和多 路開關(guān)型。查找表型 FPGA的可編程邏輯單元是由功能為查找表的 SRAM(Static Random Access Memory 靜態(tài)隨機存取存儲器 )構(gòu)成函數(shù)發(fā)生器 , 由它來控制執(zhí)行 FPGA應(yīng) 用函數(shù)的邏輯。 SRAM的輸出為邏輯函數(shù)的值 , 由此輸出狀態(tài)控制傳輸門或多路 開關(guān)信號的通斷 ,實現(xiàn)與 其它功能塊的可編程連接。多路開關(guān)型可編程邏輯塊的 基本構(gòu)成是一個多路開關(guān)的配置。利用多路開關(guān)的特性 , 在多路開關(guān)的每個輸入 接到固定電平或輸入信號時 , 可實現(xiàn)不同的邏輯功能。大量的多路開

6、關(guān)和邏輯門 連接起來 , 可以構(gòu)成實現(xiàn)大量函數(shù)的邏輯塊。FPGA由其配置機制的不同分為兩類 : 可再配置型和一次性編程型。近幾年 來,FPGA因其具有集成度高、處理速度快以及執(zhí)行效率高等優(yōu)點 , 在數(shù)字系統(tǒng)的 設(shè)計中得到了廣泛應(yīng)用。2 DSP 與 FPGA性能比較DSP內(nèi)部結(jié)構(gòu)使它所具有的優(yōu)勢為 : 所有指令的執(zhí)行時間都是單周期 , 指令采用 流水線 , 內(nèi)部的數(shù)據(jù)、地址、指令及 DMA(Direct Memory Access 直接存儲器存 取)總線分開 ,有較多的寄存器。與通用微處理器相比 ,DSP芯片的通用功能相對較弱些。 DSP是專門的微處理器 , 適用于條件進程 ,特別是較復(fù)雜的多算

7、法任務(wù)。在運算上它受制于時鐘速率 , 而 且每個時鐘周期所做的有用操作的數(shù)目也受限制。例如TMS320C6201只有兩個乘法器和一個 200 MHz 的時鐘 ,這樣只能在每秒完成 400M的乘法。將模擬算法、具體指標(biāo)要求映射到通用 DSP中, 比較典型的 DSP通過匯編或高級 語言如 C語言進行編程 ,實時實現(xiàn)方案。如果 DSP采用標(biāo)準(zhǔn) C程序,這種 C代碼 可以實現(xiàn)高層的分支邏輯和判斷。例如通信系統(tǒng)的協(xié)議堆棧 , 這是很難在 FPGA 上實現(xiàn)的。從效果來說 ,采用 DSP器件的優(yōu)勢在于 :軟件更新速度快 ,極大地提高 了系統(tǒng)的可靠性、通用性、可更換性和靈活性 ,但 DSP的不足是受到串行指令

8、流 的限制。FPGA有很多自由的門 , 通過將這些門連接起來形成乘法器、寄存器、地址發(fā)生 器等等。這些只要在框圖級完成 , 許多塊可以從簡單的門到 FIR（Finite Impulse Response 有限沖激響應(yīng) ） 或 FFT（Fast Fourier Transform 快速傅里 葉變換 ）在很高的級別完成。但它的性能受到它所有的門數(shù)及時鐘速度的限制。 例如,一個具有 20萬門的 Virtex 器件可以實現(xiàn) 200MHz時鐘的 10個 16位的乘 法器。FPGA包含有大量實現(xiàn)組合邏輯的資源 , 可以完成較大規(guī)模的組合邏輯電路設(shè)計 ; 與此同時 ,它還包含有相當(dāng)數(shù)量的觸發(fā)器 , 借助這些

9、觸發(fā)器 ,FPGA又能完成復(fù)雜 的時序邏輯功能。通過使用各種 EDA （Electronic Design Automatic電子設(shè)計自動化 ）工具, 設(shè)計人員可以很方便地將復(fù)雜的電路在 FPGA中實現(xiàn)。象微處理 器一樣,許多 FPGA可以無限的重新編程 ,加載一個新的設(shè)計方案只需要幾百毫 秒。甚至現(xiàn)場產(chǎn)品可以很簡單而且快速的實現(xiàn)。這樣 , 利用重配置可以減少硬件 的開銷。超過幾 MHz的取樣率 , 一個 DSP僅僅能完成對數(shù)據(jù)非常簡單的運算。而這樣簡單 的運算用 FPGA將很容易實現(xiàn) , 并且能達到非常高的取樣速率。在比較低的取樣 速率時, 整體上很復(fù)雜的程序可以使用 DSP,這對于 FPG

10、A來講是很困難的。對于較低速的事件 ,DSP是有優(yōu)勢的?？梢詫⑺鼈兣抨?,并保證它們都能執(zhí)行 , 但 是在它們處理前可能會有些時延。而 FPGA不能處理多事件 , 因為每個事件都有 專用的硬件 , 但是采用這種專用硬件實現(xiàn)的每個事件的方式可以使各個事件同時 執(zhí)行。如果需要主工作環(huán)境進行切換 ,DSP可以通過在程序里分出一個新的子程序的方 式來完成 , 而對于每種配置 FPGA需要建立專門的資源。如果這些配置是比較小 的,那么在 FPGA中可以同時存在幾種配置 ; 如果配置較大則意味著 FPGA需要重 新配置, 而這種方法只在某些時候可以采用。最后,FPGA是以框圖方式編程的 , 這樣很容易看數(shù)

11、據(jù)流。 DSP是按照指令的順序 流來編程的。大多數(shù)的單處理系統(tǒng)都是以某種框圖方式開始設(shè)計的。實際上 , 系 統(tǒng)設(shè)計者大多認(rèn)為將框圖移植給 FPGA比將其轉(zhuǎn)化為 DSP的 C 代碼更容易。3 如何進行 DSP和 FPGA方案選擇3.1 方案選擇原則在選擇數(shù)字系統(tǒng)核心處理部分的方案時 , 有很多因素需要考慮。例如如何充分利 用已有資源 （包括軟、硬件 ） 、系統(tǒng)要求的工作時鐘速率以及算法或工作方式的 特點等, 這些對最佳方案的選擇有很大的影響。具體地說 ,在最初的方案論證階段 , 可以根據(jù)如下問題的回答情況來進行方案選 擇:(1) 該系統(tǒng)的取樣速率是多少 ?如果高于幾 MHz,FPGA是理所當(dāng)然的

12、選擇。(2) 系統(tǒng)是否已經(jīng)使用 C語言編制的程序 ?如果是 ,DSP可以直接地實現(xiàn)。它可能 達不到方案的最佳實現(xiàn) , 但很容易進一步開發(fā)。(3) 系統(tǒng)的數(shù)據(jù)率是多少 ?如果高于 2030Mbyte/second, 則用 FPGA處理更佳。(4) 有多少個條件操作 ?如果沒有 ,FPGA是很好的 ; 如果很多 , 則軟件的實現(xiàn)即 DSP的實現(xiàn)是更好的選 擇。(5) 系統(tǒng)是否使用浮點 ?如果是,則使用可編程的 DSP更好。目前為止 ,一些 FPGA開發(fā)商,如 Xilinx 公 司的核還不支持浮點 , 盡管自己可以設(shè)計。(6) 所需要的庫是否能夠獲得 ?DSP和 FPGA都提供諸如 FIR或 FFT

13、等基本的構(gòu)建模塊。然而 , 更復(fù)雜的或?qū)Ｓ?的構(gòu)件可能得不到 , 這將決定選擇。3.2 方案選擇示例下面提供了幾個數(shù)字電路設(shè)計例子 , 有助于理解前面介紹的方案選擇原則。(1) 用于無線數(shù)據(jù)接收機的抽樣 濾波器 。典型的 CIC(Control Integrated Circuit 控制集成電路 )濾波器工作在 50100MHz的取樣率,5 步 CIC有 10個 寄存器和 10 個加法器。要求加速度在 500 1000MH。z在這一速率下任何的 DSP處理器將很難實現(xiàn)。然而 CIC只有非常簡單的結(jié)構(gòu) , 這 樣以 FPGA來實現(xiàn)將會很簡單。 100MHz的取樣率可以達到 , 甚至某些型號的 F

14、PGA 還可以有些剩余資源來實現(xiàn)進一步的處理。(2) 實現(xiàn)通信堆棧協(xié)議 ISDN(Integrated Services Digital Network 綜合 服務(wù)數(shù)字網(wǎng) )。IEEE1394有很復(fù)雜、大量的 C代碼, 完全不適合用 FPGA來實現(xiàn); 但是用 DSP來實現(xiàn)卻很簡單。不僅如此 ,一個信號編碼基數(shù)可以得到保留 , 這樣 可以使代碼堆棧在某一產(chǎn)品的 DSP上來實現(xiàn) , 或者在另一塊 DSP上的分離的協(xié)議 處理器來實現(xiàn)。這將給專門提供為代碼堆棧授權(quán)的 供應(yīng) 廠家以機會。(3) 數(shù)字射頻接收機的基帶處理器。一些類型的接收機需要 FFT來獲得信號 , 然 后匹配濾波器一次獲得信號 , 這兩

15、個模塊可以很簡單的用任何一種方案實現(xiàn)。然 而如果要求工作模式轉(zhuǎn)換 /信號獲得和信號接收的轉(zhuǎn)換 ;則采用 DSP方案更適 合。因為 FPGA方案需要同時完成兩個模塊。這里要注意 , 射頻用 FPGA實現(xiàn)更好, 因為這是一個混合、多任務(wù)的系統(tǒng)。如果應(yīng) 用更大的 FPGA這, 樣兩個模塊可以同時用一個 FPGA來實現(xiàn)。(4) 圖象處理器。對于圖象的處理過程多是簡單的和重復(fù)的 , 這樣很適合用 FPGA 實現(xiàn)。然而 , 一個成像處理流程往往用于在所觀測的目標(biāo)識別“斑點”或“感興 趣的區(qū)域”。這些“斑點”可能大小不一樣 , 造成后端的判斷及處理過程趨于復(fù) 雜。同時 ,所用的算法往往是自適應(yīng)的 , 取決于

16、斑點是什么樣的。所以用 DSP構(gòu) 成圖象處理管道的后端處理部分是合適的?？傊?DSP和 FPGA代表著兩種數(shù)字系統(tǒng)的信號處理的過程 , 各有所長和不足之 處。對于許多高速采樣頻率的應(yīng)用 , 特別是任務(wù)比較固定或重復(fù)的情況下 ,適合 采用 FPGA方案; 同樣, 對于較低的取樣速率和有很高復(fù)雜度的軟件問題的情況適 合采用 DSP方案。4 新的設(shè)計思想 4.1 DSP+FPGA結(jié)構(gòu)DSP+FPG結(jié)A構(gòu)最大的特點是結(jié)構(gòu)靈活 ,有較強的通用性 , 適于模塊化設(shè)計 , 從而 能夠提高算法效率 ;同時其開發(fā)周期較短 , 系統(tǒng)易于維護和擴展。例如, 一個由 DSP+FPGA結(jié) 構(gòu)實現(xiàn)的實時信號處理系統(tǒng)中 ,

17、 低層的信號預(yù)處理算 法處理的數(shù)據(jù)量大 ,對處理速度的要求高 , 但運算結(jié)構(gòu)相對比較簡單 , 適于用 FPGA進行硬件實現(xiàn) , 這樣能同時兼顧速度及靈活性。高層處理算法的特點是所 處理的數(shù)據(jù)量較低層算法少 , 但算法的控制結(jié)構(gòu)復(fù)雜 ,適于用運算速度高、尋址 方式靈活、通信機制強大的 DSP芯片來實現(xiàn)。FPGA可以完成模塊級的任務(wù) , 起到 DSP的協(xié)處理器的作用。它的可編程性使它 既具有專用集成電路的速度 , 又具有很高的靈活性。DSP具有軟件的靈活性 ; 而 FPGA具有硬件的高速性 ,從器件上考察 , 能夠滿足處 理復(fù)雜算法的要求。這樣 DSP+FPG的A 結(jié)構(gòu)為設(shè)計中如何處理軟硬件的關(guān)系

18、提供 了一個較好的解決方案。同時 , 該系統(tǒng)具有靈活的處理結(jié)構(gòu) ,對不同結(jié)構(gòu)的算法 都有較強的適應(yīng)能力 , 尤其適合實時信號處理任務(wù)。4.2 嵌入 DSP模塊的 FPGA應(yīng)用將一些能實現(xiàn)基本數(shù)字信號處理功能的 DSP模塊嵌入的 FPGA芯片是數(shù)字電 路設(shè)計的另一個大趨勢。有些公司已經(jīng)或計劃把基于 ASIC 的微處理器或 DSP芯核與可編程邏輯陣列集成 組合在一塊芯片上。 FPGA提供的 DSP性能已超過 1280億 MAC每秒, 大大高于目 前主流供應(yīng)商所能提供的傳統(tǒng) DSP的性能。其中,Xilinx 作為世界可編程邏輯器件的領(lǐng)導(dǎo)廠商 , 擁有先進的 FPGA技術(shù)以及 先進的開發(fā)工具。 2000年11月,推出 Xilinx XtremeDSP 行動,試圖進入這一市 場。 Virtex-II 可以提供 6 千億 MAC乘（ 法累加運算 ） 每秒的性能。采用這種并行 結(jié)構(gòu),256階 FIR濾波器中的每個樣本可以在一個時鐘周期內(nèi)處理完 ,因此極大 地改善了 DSP的性能和效率。Xilinx XtremeDSP 行動的目標(biāo)是希望滿足寬帶革命的高性能挑戰(zhàn)。其它特性還 包括根據(jù)如芯片面積 （