采用 FPGA 通過 BT 656 接口實現(xiàn)傳輸 4 路 視頻流的方法

1、采用FPGA通過BT.656接口實現(xiàn)傳輸4路視頻流的方法劉瀟1,高峻2(1.南京郵電大學通信與信息學院,江蘇省南京市210003;2.中興通訊南京研究所,江蘇省南京市210012摘要:提出一種使用FPG A(現(xiàn)場可編程門陣列實現(xiàn)一個I T U2R BT.656并行硬件接口傳輸4路C I F格式視頻流的方法。該方法說明了從視頻處理器到FPG A傳輸4路C I F格式視頻流的數(shù)據(jù)結(jié)構(gòu),利用該數(shù)據(jù)結(jié)構(gòu),一個I T U2R BT.656的硬件接口可傳輸4路不同的C I F格式的視頻數(shù)據(jù)流。FP2 G A將4路視頻數(shù)據(jù)流分離、插值生成D1(720×576像素格式的數(shù)據(jù)輸出給視頻處理器。這種方法

2、提高了視頻處理器的擴展性,增加了視頻處理器輸出視頻的路數(shù)。關(guān)鍵詞:數(shù)字視頻流;I T U2R BT.656;4路C I F;FPG A中圖分類號:T N919.85收稿日期:2005207207;修回日期:2005212212。0引言I T U2R BT.656定義了一個并行的硬件接口用來傳送一路422的YCbCr的數(shù)字視頻流。視頻流的分辨率為720×576像素的D1格式。我們需要發(fā)送的視頻數(shù)據(jù)源通常是經(jīng)過MPEG2壓縮的,分辨率為352×288像素的C I F格式。在輸出到顯示終端前,處理器需要對C I F格式的圖像數(shù)據(jù)插值為D1(720×576像素格式,然后再

3、通過I T U-R BT.656并行的硬件接口輸出給視頻編碼器。在這種前提下,可以利用一個I T U-R BT.656的硬件接口傳輸4路不同的C I F格式的視頻數(shù)據(jù)流,然后在接收側(cè)通過FPG A(現(xiàn)場可編程門陣列將4路視頻數(shù)據(jù)流分離、插值生成D1格式的數(shù)據(jù)輸出給視頻編碼器。通過該方式,可以克服某些視頻處理器輸出端口的限制,使視頻輸出端口擴展為原來的4倍。同時,由于使用FPG A進行插值運算,分擔了一部分視頻處理器的工作量。1硬件連接圖1展示了一個BT.656并行硬件接口用來連接一個視頻處理器和視頻編碼器的情況。該硬件接口由8根數(shù)據(jù)信號和1根時鐘信號組成。圖1BT.656接口硬件連接圖2所示是

4、通過FPG A擴展4路視頻的連接方式。FPG A通過BT.656接口接收視頻處理器發(fā)出的數(shù)據(jù)信號,然后將4路視頻信號分離、插值后通過4路BT.656并行硬件接口輸出到4個視頻編碼器,實現(xiàn)視頻處理器一個視頻輸出端口同時輸出4路視頻信號。圖2擴展后的BT.656接口接口硬件連接2數(shù)據(jù)結(jié)構(gòu)2.1標準BT.656并行數(shù)據(jù)結(jié)構(gòu)BT.656并行接口除了傳輸422的YCbCr視頻數(shù)據(jù)流外,還有行、列同步所用的控制信號。如圖3所示,一幀圖像數(shù)據(jù)由一個625行、每行1728字節(jié)的數(shù)據(jù)塊組成。其中,23311行是偶數(shù)場視頻數(shù)據(jù),336624行是奇數(shù)場視頻數(shù)據(jù),其余為垂直控制信號。圖3完整幀的數(shù)據(jù)結(jié)構(gòu)BT.656每

5、行的數(shù)據(jù)結(jié)構(gòu)如圖4所示。8第32卷第4期2006年4月電子工程師E LECTRON I C E NGI N EERVol.32No.4Ap r.2006 圖4BT .656每行的數(shù)據(jù)結(jié)構(gòu)圖4中,每行數(shù)據(jù)包含水平控制信號和YCbCr 視頻數(shù)據(jù)信號。視頻數(shù)據(jù)信號排列順序為Cb 2Y 2Cr 2Y 。每行開始的288字節(jié)為行控制信號,開始的4字節(jié)為EAV 信號(有效視頻結(jié)束,緊接著280個固定填充數(shù)據(jù),最后是4字節(jié)的S AV 信號(有效視頻起始。S AV 和EAV 信號有3字節(jié)的前導:FF 、FF 、00;最后1字節(jié)XY 表示該行位于整個數(shù)據(jù)幀的位置及如何區(qū)分S AV 、E AV 。XY 字節(jié)各比特

6、位含義見圖5 。5EAV /SAV 中XY 字節(jié)各個比特位含義圖5中,最高位bit7為固定數(shù)據(jù)1;F =0表示偶數(shù)場,F =1表示奇數(shù)場;V =0表示該行為有效視頻數(shù)據(jù),V =1表示該行沒有有效視頻數(shù)據(jù);H =0表示為S AV 信號,H =1表示為EAV 信號;P3P0為保護信號,由F 、V 、H 信號計算生成;P3=V 異或H;P2=F 異或H;P1=F 異或V;P0=F 異或V 異或H 。2.2使用BT .656并行接口傳輸4路C I F 格式視頻的數(shù)據(jù)結(jié)構(gòu)視頻處理器的輸出是靈活多變的,可以改變處理器的輸出數(shù)據(jù)結(jié)構(gòu)來同時傳送4路252×288像素的視頻信號。BT .656并行接口

7、傳輸?shù)挠行б曨l數(shù)據(jù)流為720×586,正好可以分割為4個360×288像素的空間來傳輸4路352×288像素的視頻數(shù)據(jù)。多余的空間用固定數(shù)據(jù)“8010”進行填充。修改后的數(shù)據(jù)結(jié)構(gòu)如圖6所示 。圖6傳輸4路C I F 格式視頻的數(shù)據(jù)結(jié)構(gòu)原來存放第1場的數(shù)據(jù)的位置用來存放第1、第2路視頻數(shù)據(jù);原來存放第2場的數(shù)據(jù)的位置用來存放第3、第4路視頻數(shù)據(jù)。3FPGA 實現(xiàn)的功能FPG A 主要用來完成4路352×288像素視頻流的分離,以及將視頻流插值到標準BT .656接口所需的720×586像素的分辨率。同時,該FPG A 還要重新生成S AV 、E

8、AV 幀控制信號,結(jié)合插值后的4路視頻流產(chǎn)生新的符合BT .656結(jié)構(gòu)的數(shù)據(jù)幀傳送給視頻編碼設備 。其功能框圖如圖7所示。圖7FPGA 的功能框圖首先,4路352×288像素的視頻流從BT .656結(jié)構(gòu)的幀結(jié)構(gòu)中分離出來,分別存儲到各自的存儲空間。然后,352×288像素的視頻流被讀取、插值為704×288像素,然后再填充為720×288像素的視頻流。在成幀的模塊中,產(chǎn)生BT .656的幀結(jié)構(gòu)所需的S AV 、EAV 信號;將插值生成的720×288像素的數(shù)據(jù)作為偶數(shù)場的數(shù)據(jù)填入BT .656的幀結(jié)構(gòu)中,奇數(shù)場的數(shù)據(jù)復制偶數(shù)場的數(shù)據(jù)。最后,將生

9、成的BT .656標準視頻流發(fā)送給視頻編碼器輸出到顯示終端上。3.1存儲器選擇由于需要同時存儲4路352×288的視頻流,需要的存儲空間為4路×288行×352×2字節(jié)(視頻流為422的YCbCr 信號,一個點通過亮度信號和色差信號來表示,所以圖像的一個點實際占用2字節(jié)。計算可得需要800k B 左右的空間。低成本的FPG A 內(nèi)部很難提供如此多的存儲空間,可以外掛一片1MB 容量的SRAM 用于存儲視頻數(shù)據(jù)。BT .656接口定義的時鐘頻率為27MHz 。SRAM 要能提供1路8bit ×27MHz 數(shù)據(jù)寫入,4路8bit ×27M

10、Hz 讀出,總共1Gbit/s 以上的數(shù)據(jù)帶寬?？梢赃x9第32卷第4期劉瀟,等:采用FPG A 通過BT .656接口實現(xiàn)傳輸4路視頻流的方法通信技術(shù)擇位寬為16bit 、工作時鐘頻率100MHz 、帶寬為1.6Gbit/s 的SRAM 。3.2插值算法將352×288像素的原始視頻流變換為714×288像素的視頻流就需要進行插值。該插值運算是一維的,也就是說只需要加倍每行的點數(shù)而行數(shù)不變。插值運算前,應該先將Y 、Cb 、Cr 信號分離,然后分別對Y 、Cb 、Cr 信號進行插值。簡單的插值法有最近鄰域法和線性插值法等。最近鄰域法是插入點的值簡單復制鄰近點的值;線性插值法

11、是插入點相鄰的兩個數(shù)據(jù)取算術(shù)平均值,得到插入值。應用更加復雜的插值算法可以改善圖像質(zhì)量。在本文設計中,實現(xiàn)這兩種簡單的插值方法就已經(jīng)滿足需求。4結(jié)束語本文提出一種利用一個BT .656接口傳輸4路視頻流的方法。該方法利用FPG A 接收4路C I F 格式的視頻數(shù)據(jù),然后分離、插值為4路D1格式視頻流后,重新生成BT .656的數(shù)據(jù)幀發(fā)送給視頻編碼芯片,從而實現(xiàn)視頻處理器的一個硬件接口傳輸4路視頻圖像。通過該方法可以克服視頻處理器芯片輸出端口的限制,增加了其擴展性。在實際測試和應用中,取得了滿意的效果。參考文獻1I T U 2R BT .656-4.I nterfaces f or D igi

12、tal Component V ideoSignals in 5252line and 6252line Televisi on Syste m s Operating at the 422Level S.1998.I mple ment ati on of Trans m itti n g 4Channel C I F D i gitVi deo Through One BT .656Parallel I nterface a Usi n g FPGAL I U X i a o 1,GAO Jun2(1.Nanjing University of Posts Telecommunicati

13、ons,Nanjing 210003,China;2.Nanjing Research I nstitute of Zhongxing Communicati on,Nanjing 210012,China Abstract:This paper intr oduces a method t o trans m it 4channel C I F (352×288for mat digit video thr ough one BT .656parallel interface using FPG A.It defines the data structure used f or t

14、rans m itting 4chan 2nel C I F f or mat digit video data fr om a video p r ocess or .FPG A is used t o separate 4channel digit video data fl ow and generate D1(720×576for mat digit video data fl o w f or video encoder .This method can i m p r ove the flexibility and increase the out put capacit

15、y of video p r ocess or .Keywords:digital video data fl ow;I T U 2R BT .656;4channel C I F;FPG A(上接第7頁Voi ce Quality Enhance mentM ethod Appli ed to W i reless Voi ceCo mmun i cati on i n Tank CockpitZHANG Ru i 1,GAO Y ong1,2(1.Sichuan University,Chengdu 610015,china;2.Chongqing J in me Communicati

16、on Company L i m ited,Chongqing,400030,China Abstract:I n this paper,an i m p r oved voice quality enhance ment algorith m based on traditi onal s pectrum subtracti on method is discussed .Because of the short 2ti m e stati onarity of s peech,the noise s pectrum esti m a 2ti on is updated by using p ri ori a mp litude rati o and results in no need of comp licated voice activity detecti on .The si m ulati on results show that this i m p r oved method can supp ress the interference of noise and get enhanced s peech quality .It keep s the residual music noise and audib