使用Quartus進行多功能數字鐘設計

1、EDA設計使用Quartus II進行多功能數字鐘設計院 系： 機械工程專 業(yè)： 車輛工程姓 名： 張小輝指導老師： 蔣立平、花漢兵時 間： 2016年5月25日摘要本實驗是電類綜合實驗課程作業(yè)，需要使用到Quartus軟件，（Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程）。本實驗需要完成一個數字鐘的設計，進行試驗設計和仿真調試，實驗目標是實

2、現計時、校時、校分、清零、保持和整點報時等多種基本功能，并下載到SmartSOPC實驗系統(tǒng)中進行調試和驗證。關鍵字：電類綜合實驗 Quartus 數字鐘設計 仿真Abstract本實驗是電類綜合實驗課程作業(yè)，需要使用到Quartus軟件，（Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程）。本實驗需要完成一個數字鐘的設計，進行試驗設計和仿真調試，

3、實驗目標是實現計時、校時、校分、清零、保持和整點報時等多種基本功能，并下載到SmartSOPC實驗系統(tǒng)中進行調試和驗證。This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware descripti

4、on language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the ex

5、perimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation.Key words: Electric power integrated experiment Quartus II Digital clock design Simulation目錄EDA設計1摘要2目錄

6、4一、設計要求15二、工作原理26三、各模塊說明371、分頻模塊72、計時模塊93、動態(tài)顯示模塊3114、校分與校時模塊115、清零模塊136、保持模塊137、報時模塊13四、總電路的形成15五、調試、編程下載16六、試驗中出現的問題及解決辦法17七、實驗收獲與感受18八、參考文獻19一、設計要求11. 設計一個數字計時器，可以完成00:00:00到23:59:59的計時功能，并在控制電路的作用下具有保持、清零、快速校時、快速校分、整點報時等基本功能。2. 具體要求如下：1) 能進行正常的時、分、秒計時功能，最大計時顯示23小時59分59秒。2) 分別由六個數碼管顯示時分秒的計時。3) K1是

7、系統(tǒng)的使能開關，K1=0正常工作，K1=1時鐘保持不變。4) K2是系統(tǒng)的清零開關，K2=0正常工作，K2=1時鐘的分、秒全清零。5) 在數字鐘正常工作時可以對數字鐘進行快速校時和校分。K3是系統(tǒng)的校分開關，K3=0正常工作K3=1時可以快速校分；K4是系統(tǒng)的校時開關，K4=0正常工作，K4=1時可以快速校時。3. 設計想要實現的部分提高要求由于我沒有本實驗所需相關基礎，我只選擇了時鐘具有整點報時功能這一提高功能，當時鐘計到59分53秒時開始報時，在59分53秒, 59分55秒,59分57秒時報時頻率為512Hz,59分59秒時報時頻率為1KHz。 4. 仿真與驗證用Quartus軟件對設計電

8、路進行功能仿真，并下載到實驗板上對其功能進行驗證。二、工作原理2數字計時器是由計時電路、譯碼顯示電路、脈沖發(fā)生電路和控制電路等幾部分組成的，控制電路按要求可由校分、校時電路、清零電路和保持電路組成。其中，脈沖發(fā)生電路將試驗箱提供的48Mhz的頻率分成電路所需要的頻率；計時電路與動態(tài)顯示電路相連，將時間顯示在七段數碼管上，并且驅動蜂鳴器整點報時；校時校分電路對時、分、提供快速校時；清零電路作用時，系統(tǒng)的分秒時同時歸零；保持電路作用時，系統(tǒng)停止計時并保持時間不變。三、各模塊說明31、分頻模塊實驗箱只提供了48MHZ頻率的晶振，需要使用分頻模塊以得到我們所需的頻率的脈沖。實驗中需要1HZ作為時秒、分

9、、時的時鐘信號，2HZ作為校分、校時的時鐘信號，512HZ、1000HZ作為報時蜂鳴所需頻率信號等。注：FP為“分頻”縮寫標注 （1）二分頻2分頻電路圖 波形圖如下： （2）三分頻3分頻電路圖波形圖如下： （3）十分頻10分頻電路圖 波形圖如下：(4)二十四分頻24分頻電路圖(5)一千分頻1000分頻電路圖(6)分頻器總體電路分頻總電路 其中，24FP可由一個3FP和三個2FP級聯而成，1000FP可由三個10FP級聯而成。2、計時模塊 計時電路包括秒，分，時，三個模塊，順次進位。其中秒和分的模塊都是一個模六十計數器，時模塊是一個模24計數器，設計時采用的是同步計數器，它們所接的時鐘信號均為1

10、Hz。 （1）秒計時模塊秒計時電路圖當秒計時滿59秒時由四與非門輸出一個低電平將秒個位及秒十位置零，同時變換此低電平為高作為進位信號傳遞給分個位。波形圖如下： （2）分計時模塊分計時電路圖波形圖與秒計時模塊的相類似。 （3）時計時模塊時計時模塊時計時模塊與秒，分模塊類似，但是進位為24進位，故進位信號要設計在23時置零進位，并且要等到秒與分信號都計到59時它才能進位清零，故清零信號的輸入還要添加秒和分計時模塊的輸出。3、動態(tài)顯示模塊3此模塊是用于數碼管的動態(tài)顯示，在本實驗中一共需要6個數碼管參與顯示（秒2位，分2位，時2位，），所以計數器74161設計為模7的循環(huán)，其輸出既作為4片74151的

11、控制端，又作為38譯碼器74138的控制端。因為只有一片BCD譯碼器7447，所以當計數器到某一個數值時，四片74151同時選取對應位的一個輸入組成計時器某一位的BCD編碼接入顯示譯碼器7447，與此同時根據計數器的數值，74138譯碼器也從六個顯示管的使能端選擇對應位有效，從而在實驗箱上顯現一個有效數據。由于掃描的頻率為極高的幾千赫茲,因為人眼視覺停留的原因，會感覺七個數碼管同時顯示。原理圖如下：show_code4、校分與校時模塊 （1）校分模塊調分模塊電路當K3為0時，校分模塊輸出1Hz的脈沖供給分計時模塊正常計數；當K3為1時，校分模塊輸出2Hz的脈沖供給分計時模塊校分。由于校分的時候

12、無論秒計時模塊是否計到59，都能進行校分，故秒計時模塊的輸出要與開關K3相或才能供給校分模塊的使能端。 （2）校時模塊調時模塊電路當K4為0時，校時模塊輸出1Hz的脈沖供給時計時模塊正常計數；當K4為1時，校時模塊輸出2Hz的脈沖供給時計時模塊校分。由于校時的時候無論秒和分計時模塊是否都計到59，都能進行校時，所以秒計時模塊的輸出要與開關K4相或才能供給校分模塊的使能端。5、清零模塊 通過增加一個開關K2來控制計時電路，開關通過非門直接接在每個74160的清零端，當開關斷開時，計時器正常工作，當開關閉合時，計時器清零。 K2=0，RD=1；K2=1，RD=0。6、保持模塊通過開關K1控制秒的使

13、能信號，當秒停止計時，計時器就保持住了。K1=0，ENT=1；K1=1，ENT=0。7、報時模塊當電路計時到59分53，55分55秒、55分57秒時，總共發(fā)出一聲較低的蜂鳴聲；當計時到59分59秒時，發(fā)出一聲較高的蜂鳴聲。 原理圖如下：報時模塊電路四、 總電路的形成 （1）計時器電路計時器總電路該計時器電路中，將秒、分、時電路，包含進去了，同時又把校分、校時、保持、清零電路一起連入，形成完整的計時器基本電路。(2)總電路五、 調試、編程下載利用“Processing-start complication”命令菜單進行全編譯，編譯通過后，再對進行管腳分配，選擇“AssignmentsPins”命

14、令菜單，在打開的對話框中的“Location”欄中選擇相應的管腳一一對應。最后將程序下載到SmartSOPC實驗系統(tǒng)中運行，通過面板觀察結果是否正確。六、 試驗中出現的問題及解決辦法我個人是機械專業(yè)，之前從未接觸過相關課程知識，導致這次實驗中出現遇到了很多問題，主要原因有的是本身知識儲備不足、思考問題不全面，導致調試時漏洞百出，還有就是設計方法的問題以及作圖時不夠細致。以下是設計中出現的一些問題及解決方法：(1)分頻模塊 在設計分頻模塊的時候，由于沒有考慮整體功能實現需要多個不同頻率的輸出，而只把1HZ作為我們的目標，導致后來用到時又返回去增加輸出，導致模塊的變動，也給整個工程帶來了麻煩。(2

15、)譯碼顯示問題 在檢驗計時輸出時，發(fā)現分的個位顯示亂碼，和同學討論后才知道原來是輸出的四位二進制位的順序倒了，該軟件中數組表示時一般高位在前，即應該是MH3.0的形式。七、 實驗收獲與感受使用Quartus軟件設計多 不少困難，但是由于老師的指導和助教們的細心幫助下，成功完成EDA實驗課的任務。在此次的數字鐘設計過程中，更進一步地熟悉了數字鐘的工作原理和其設計方法，在實驗過程中，我和同學們嘗試著使用了不同的計時器，雖然跟實驗室用得芯片不一樣，但原理一樣，我也得出結論：同一個功能可以用不同的方案解決。在設計的過程中我們應該試圖用最少的成本來實現，努力找出綜合了簡單、經濟、實用三位一體的電路。當然

16、這個不一定所有條件都符合，找到一個最大限度滿足各種條件的方案是我們設計的目標。對于我們工科生，每次的電學實驗，是一次難得的鍛煉機會，讓我們能夠充分利用所學過的理論知識還有自己的想象的能力，另外還讓我們學習查找資料的方法，以及自己處理分析電路，設計電路的能力。我相信是對我的一個很好的提高。理論與實踐相結合才能更好理解學習的知識，這次的電路實驗設計讓我懂得了它們在實際中的用途，還有我們身邊的很多數字鐘電路，這些都是我們自己可以實現的，以前那些神秘的東西在不斷的學習過程中變得不再那么神秘，我相信，以后還有更多的謎底被揭開。通過此次實驗，擴展了我的知識。這次的設計電路我用到了計數器、譯碼器等，通過自己分析和設計更好地運用了它們，而且還學會了它們更多的功能，可以利用不同的接法設計出各種各樣不同的電路出來。在做