四路搶答器論文

1、內(nèi)容摘要：本實(shí)驗(yàn)主要分為三部分，第一部分為搶答電路，第二部分為9秒倒計(jì)時(shí)電路，第三部分為時(shí)鐘和響鈴電路，通過各個(gè)電路的邏輯變化，來達(dá)到相應(yīng)的目的。一、 設(shè)計(jì)要求1. 4名選手編號為：1、2、3、4。各有一個(gè)搶答按鈕，按鈕的編號與選手的編號對應(yīng)，也分別為1、2、3、4。2. 給主持人設(shè)置一個(gè)控制按鈕，用來控制系統(tǒng)的清零（編號顯示數(shù)碼管滅燈）和搶答的開始。3. 搶答器具有數(shù)據(jù)鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，該選手編號立即鎖存，并在編號顯示器上顯示該編號，同時(shí)揚(yáng)聲器給出音響提示。同時(shí)封鎖輸入編碼電路，禁止其他選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清零為止。4. 搶答器

2、具有定時(shí)（9秒）搶答的功能。當(dāng)主持人按下開始按鈕后，要求定時(shí)器開始倒計(jì)時(shí)，并用定時(shí)顯示器顯示倒計(jì)時(shí)時(shí)間，同時(shí)揚(yáng)聲器發(fā)出音響，音響持續(xù)0.5秒。5. 參賽選手在設(shè)定的時(shí)間（9秒）內(nèi)搶答，搶答有效，揚(yáng)聲器發(fā)出音響，音響持續(xù)0.5秒。同時(shí)定時(shí)器停止倒計(jì)時(shí)，編號顯示器上顯示搶答選手的編號，定時(shí)顯示器上顯示剩余搶答時(shí)間。并保持到主持人將系統(tǒng)清零為止。6. 如果定時(shí)搶答時(shí)間已到，卻沒有選手搶答時(shí)，本次搶答無效。系統(tǒng)揚(yáng)聲器報(bào)警（音響持續(xù)0.5秒），并封鎖輸入編碼電路，禁止選手超時(shí)后搶答，時(shí)間顯示器顯示0。7. 555定時(shí)器產(chǎn)生頻率為1kHz的脈沖信號，經(jīng)多級分頻產(chǎn)生周期為1s的信號。作為定時(shí)計(jì)數(shù)器的CP信號

3、。二、 系統(tǒng)總體方案設(shè)計(jì)（一） 設(shè)計(jì)方案1實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)四路搶答，由搶答電路、時(shí)鐘電路、響鈴電路組成，四路搶答電路中當(dāng)有選手按鍵按下時(shí)，會產(chǎn)生一個(gè)下降沿，這個(gè)下降沿經(jīng)過74LS148后的導(dǎo)線上會發(fā)生相應(yīng)電平的變化，在74LS20上產(chǎn)生一個(gè)邊沿作用在74LS175上的CLK,使觸發(fā)器導(dǎo)通，然后將變化的信號傳到顯示數(shù)碼管中，來顯示相應(yīng)組號的搶答，此時(shí)一個(gè)二輸入與非門將方波型號和按鍵電平與非，使與非后使方波終端，由于沒有邊沿使74LS175的CLK中斷，使數(shù)據(jù)鎖存，時(shí)段顯示數(shù)碼管中就鎖存住了剩余搶答時(shí)間，同時(shí)連接響鈴電路中的四輸入與非門74LS20中，此時(shí)產(chǎn)生一個(gè)低電平使74121的B管腳產(chǎn)生一個(gè)邊沿

4、，此時(shí)出發(fā)響鈴0.5秒，這是搶答時(shí)，當(dāng)開始時(shí)，需響亮0.5秒，這時(shí)按下space鍵，響鈴電路中四輸入與非門74LS20中輸入一個(gè)低電平，此時(shí)74121中B口產(chǎn)生一個(gè)邊沿，響鈴0.5秒，當(dāng)搶答時(shí)間結(jié)束時(shí)，7段顯示數(shù)碼管的譯碼器74LS47的輸入為全為0，此時(shí)四輸入與非門74LS20全為1，與非門產(chǎn)生一個(gè)低電平，同理使B口產(chǎn)生一個(gè)邊沿，觸發(fā)響鈴0.5秒（二） 設(shè)計(jì)方案2 1、0.5秒定時(shí)響鈴電路：此電路主要由555定時(shí)器和74LS175鎖存器組成，由于軟件本身的限制，時(shí)間走的很慢，故未加分頻器，如果在實(shí)際電路中，可以在555三階分頻中的第三階上加一個(gè)74LS160做一個(gè)5分頻的分頻器，這樣就可以得

5、到0.5秒的方波信號。2、在方案2中我只設(shè)計(jì)了另外一個(gè)搶答電路和0.5秒響鈴電路，搶答電路為： 此搶答電路有按鍵，編碼器74LS148、鎖存器74LS279、四段顯示數(shù)碼管等組成，原理基本和主電路相同，當(dāng)按鍵按下時(shí)，按鍵信息由編碼器74LS148編碼后經(jīng)過鎖存器到達(dá)四段顯示數(shù)碼管顯示，同時(shí)按鍵信息通過74LS27后連接到編碼器74LS148的使能信號端，使74LS148失效以達(dá)到其他選手按鍵無效的效果。 下面是鎖存器74LS279芯片的介紹：74LS279就是4R-S觸發(fā)器，每片上有四路R-S觸發(fā)器。每路R-S觸發(fā)器有R和S兩個(gè)輸入和一個(gè)輸出端Q。當(dāng)S輸入低電平（0）時(shí)，輸出Q為低電平（0）；

6、當(dāng)S輸入高電平（1）時(shí)，如果R輸入低電平（0），則Q為高電平（1）；當(dāng)S輸入高電平（1）時(shí)，如果R輸入低電平（1），則Q保持不變。（三）系統(tǒng)總體方案選擇及系統(tǒng)原理框圖如圖所示為總體方框圖。其工作原理為：接通電源后，主持人將開關(guān)撥到"清除"狀態(tài)，搶答器處于禁止?fàn)顟B(tài)，編號顯示器滅燈，定時(shí)器顯示設(shè)定時(shí)間；主持人將開關(guān)置開始"狀態(tài)，宣布"開始"搶答器工作。定時(shí)器倒計(jì)時(shí)，選手在定時(shí)時(shí)間內(nèi)搶答時(shí)，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示,當(dāng)一輪搶答之后，定時(shí)器停止、禁止二次搶答、定時(shí)器顯示零。如果再次搶答必須由主持人再次操作"清除"和&

7、quot;開始"狀態(tài)開關(guān)。系統(tǒng)框圖如下：搶答電路系統(tǒng)框圖如下：按鍵主持人開關(guān)搶答電路定時(shí)電路（三）、單元電路設(shè)計(jì)1、 搶答電路此電路主要實(shí)現(xiàn)兩個(gè)功能，第一個(gè)是實(shí)現(xiàn)搶答選手按下按鍵后，其他選手按鍵摁下將無效，第二個(gè)功能是實(shí)現(xiàn)顯示相應(yīng)按鍵和選手的編號，當(dāng)space鍵按下時(shí)實(shí)現(xiàn)清零功能，此時(shí)74LS175的CLR為低電平，此時(shí)清零有效，Q1，Q2，Q3,Q4低電平，此時(shí)數(shù)碼管四管腳均為低電平，7段數(shù)碼顯示管顯示為零，當(dāng)space抬起時(shí)74LS175的CLR為高電平，開始搶答，此時(shí)當(dāng)四個(gè)按鈕中有一個(gè)按下時(shí)，編碼器74LS148將按鍵信息編碼送到74LS175中，此時(shí)74LS148中的輸出口A

8、BC的電平發(fā)生變化，四輸入與非門74LS20有原來的電平變?yōu)楦唠娖剑a(chǎn)生一個(gè)上升沿作用在74LS175的CLK上觸發(fā)鎖存器鎖存,同時(shí)Q1，Q2，Q3，Q4非由原來的高電平發(fā)生相應(yīng)變化，是四輸入與非門有原來的低電平變?yōu)楦唠娖?，同時(shí)由于四輸入與非門74LS20的輸出端和編碼器74LS148的使能端相連，使編碼器74LS20失效，來達(dá)到數(shù)據(jù)所存的目的。2、定時(shí)電路定時(shí)電路有兩部分組成，一個(gè)是產(chǎn)生脈沖信號的555震蕩電路，一個(gè)是處理震蕩的9秒倒計(jì)時(shí)電路，產(chǎn)生脈沖的555電路有555定時(shí)器，74LS160,74LS00，電阻電容組成，由555構(gòu)成多諧振蕩器，振蕩頻率 f 1.43（R12R2）C，然后介

9、紹一下555定時(shí)器的結(jié)構(gòu)，多諧振蕩器又稱為無穩(wěn)態(tài)觸發(fā)器，它沒有穩(wěn)定的輸出狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)。在電路處于某一暫穩(wěn)態(tài)后，經(jīng)過一段時(shí)間可以自行觸發(fā)翻轉(zhuǎn)到另一暫穩(wěn)態(tài)。兩個(gè)暫穩(wěn)態(tài)自行相互轉(zhuǎn)換而輸出一系列矩形波。多諧振蕩器可用作方波發(fā)生器。圖所示是由555定時(shí)器構(gòu)成的多諧振蕩器。R1、R2和C是外接元件。剛接通電源時(shí)，uc=0，u0=1。當(dāng)uc升至后，比較器C1輸出低電平(=0)，基本RS觸發(fā)器置0，定時(shí)器輸出u0由1變?yōu)?。同時(shí)，三極管T導(dǎo)通，電容通過R2放電，uc下降。在 <uc<期間，u0保持低電平狀態(tài)。在uc下降至以后，比較器C2輸出低電平(=0 )，使觸發(fā)器置1，輸出u0由0變?yōu)?

10、。同時(shí)三極管T截止，于是電容C再次被充電。如此不斷重復(fù)上述過程，多諧振蕩器的輸出端就可得到一串矩形波。工作波形如圖所示。實(shí)驗(yàn)要求555產(chǎn)生1k赫茲的方波，由公式可以算出R1為15K，R2為68K，U為10uf，有公式f 1.43（R12R2）C可得，大約為1K赫茲。 然后通過分頻器74LS160進(jìn)行10分頻，下面是74LS160簡介： CLK是脈沖輸入端；RCO是進(jìn)位信號輸出端；ENP和ENT是計(jì)數(shù)器工作狀態(tài)端；CLR是異步清零端；LOAD是置數(shù)端；VCC接正電源，GND接地；AD是數(shù)據(jù)輸入端，QAQD是計(jì)數(shù)器狀態(tài)輸出端。電源電壓5V，輸入電壓5V。其狀態(tài)表下所示：另一個(gè)功能是9秒倒計(jì)時(shí)定時(shí)，

11、由三階分頻得到1s的脈沖信號，下面介紹74LS192，它是十進(jìn)制可逆計(jì)數(shù)器，它具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如下所示：圖中： 為置數(shù)端， 為加計(jì)數(shù)端， 為減計(jì)數(shù)端， 為非同步進(jìn)位輸出端， 為非同步借位輸出端，P0、P1、P2、P3為計(jì)數(shù)器輸入端， 為清除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。倒計(jì)時(shí)電路用到的另一個(gè)芯片是譯碼器74LS74, 碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出的高、低電平信號。常用的譯碼器電路有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)譯碼的邏輯電路成為譯碼器。譯碼器

12、輸出與輸入代碼有唯一的對應(yīng)關(guān)系。74LS47是輸出低電平有效的七段字形譯碼器，它在這里與數(shù)碼管配合使用，它的真值表為：/ D C B Aa b c d e f g說明0X1X X X X0 0 0 0 0 0 0試燈XX0X X X X1 1 1 1 1 1 1熄滅1000 0 0 01 1 1 1 1 1 1滅零1110 0 0 00 0 0 0 0 0 101X10 0 0 11 0 0 1 1 1 111X10 0 1 00 0 1 0 0 1 021X10 0 1 10 0 0 0 1 1 031X10 1 0 01 0 0 1 1 0 041X10 1 0 10 1 0 0 1 0

13、051X10 1 1 01 1 0 0 0 0 061X10 1 1 10 0 0 1 1 1 171X11 0 0 00 0 0 0 0 0 081X11 0 0 10 0 0 1 1 0 093、報(bào)警電路 報(bào)警電路由74LS20、74LS121、電容電阻、蜂鳴器等組成，主要實(shí)現(xiàn)響鈴0.5秒的報(bào)警功能，下面介紹一下芯片74LS121：它具有施密特觸發(fā)器輸入的單穩(wěn)態(tài)觸發(fā)器，由于內(nèi)部補(bǔ)償作用，使輸出脈沖寬度的穩(wěn)定性與溫度和 Vcc無關(guān)，而僅受外接定時(shí)元件精度的限制。真值表：系統(tǒng)總體電路三、 系統(tǒng)仿真及實(shí)現(xiàn)（一）Multisim仿真過程1、電路執(zhí)行搶答功能時(shí)，當(dāng)其中有第二個(gè)按鍵按下時(shí)有： 具體步驟

14、為：（1）以上三個(gè)圖片為按鍵按下時(shí)的電路變化，第二個(gè)按鍵按下時(shí)，搶答電路顯示編號2，倒計(jì)時(shí)電路顯示剩余時(shí)間還有7秒，此時(shí)連接響鈴電路的示波器顯示由未動作的低電平變?yōu)楦唠娖?，觸發(fā)74LS121的B口實(shí)現(xiàn)響鈴0.5秒的功能。2、電路執(zhí)行主持人按下按鍵，響鈴電路響鈴0.5秒以提醒搶答者的功能： 以上四圖為主持人按下開始按鍵時(shí)的電路狀態(tài)，此時(shí)倒計(jì)時(shí)電路預(yù)置倒計(jì)時(shí)9秒，搶答電路預(yù)置為0，按鍵space按下時(shí)，響鈴電路有原來的低電平變?yōu)楦唠娖?，?shí)現(xiàn)響鈴0.5秒提醒搶答的功能。3、電路執(zhí)行搶答時(shí)間結(jié)束，響鈴0.5秒的提醒功能 以上三圖為搶答時(shí)間結(jié)束，響鈴0.5秒提醒時(shí)間到的電路狀態(tài)，此時(shí)剩余時(shí)間為0，搶答電

15、路顯示為0，即無人搶答，當(dāng)時(shí)間為0時(shí)，連接響鈴電路的示波器顯示由原來的低電平變?yōu)楦唠娖?，?shí)現(xiàn)響鈴0.5秒的提醒功能。Protel原理圖繪制（三）PCB制板（三）、PCB 3D 效果圖四、 元器件清單Part TypeDesignatorFootprint0.01ufC4RAD0.40.1ufC5RAD0.41kR16AXIAL0.31kR15AXIAL0.31kR2AXIAL0.31kR1AXIAL0.31kR3AXIAL0.31kR4AXIAL0.31kR17AXIAL0.45.1kR19AXIAL0.310kR20AXIAL0.312kR18AXIAL0.374ALS00U25DIP-14

16、74ALS04U24DIP-1474ALS20U37DIP-1474HC09U32DIP-1474HC20U28DIP-1474HC148U13DIP-1674HC160U33DIP-1674HC175U21DIP1674HC175U20DIP-1674HC192U23DIP-1674LS20U30DIP-1474LS32U34DIP-1474LS32U27DIP-1474LS32U26DIP-1474LS47U29DIP1674LS160U35DIP-1674LS160U36DIP-16500ufC6RAD0.4555U31DIP874121U38DIP-14BUZZERU39RAD0.3C

17、OMPONENT_2U22DIP4CON2J1MKDS3_2RMIDPY_7-SEG_DPDS2IDC10SW-PBS2DIP4SW-PBS4DIP4SW-PBS3DIP4SW-PBS12DIP4spaceS1RAD0.4spaceS14RAD0.4spaceS13RAD0.4五、 參考文獻(xiàn)1、 康華光電子技術(shù)基礎(chǔ)（第五版）北京：高等教育出版社，20062、 3、 王毓銀 數(shù)字電路邏輯設(shè)計(jì). 北京：高等教育出版社. 2003六、 設(shè)計(jì)總結(jié)1、通過這次課程設(shè)計(jì)，加強(qiáng)了我收集信息、思考和解決問題的能力。 在整個(gè)設(shè)計(jì)過程中，我總共想過兩個(gè)方案，另一個(gè)方案弄了兩天，原理圖和仿真圖都實(shí)現(xiàn)結(jié)果，這個(gè)相對另

18、一個(gè)方案比較簡單，是整體電路的一部分，包括電路原理和連接，和芯片上的選擇。2、這次課程設(shè)計(jì)中讓我了解了不少的數(shù)字芯片，學(xué)會了如何面對一個(gè)新的芯片如果使用，如何讀懂它的真值表和原理圖，增加我面對新事物的接受和學(xué)習(xí)能力。3、在設(shè)計(jì)過程，經(jīng)常會遇到這樣的情況，就是心里想老著這樣的接法可以行得通，但實(shí)際接上電路，總是實(shí)現(xiàn)不了。所以一直再想如何想出更好的連接方法。不過說也奇怪，整天想著這些問題，思路和想法就不由得想出來了，經(jīng)過不斷的思考，大多數(shù)問題基本可以自己解決了。 4、我沉得做課程設(shè)計(jì)同時(shí)也是對課本知識的鞏固和加強(qiáng)，平時(shí)看課本時(shí)，有時(shí)問題老是弄不懂，做完課程設(shè)計(jì)，那些問題就迎刃而解了。而且還可以記住很多東西。比如一些芯片的功時(shí)看課本，這次看了，下次就忘了，主要是因?yàn)闆]有動手實(shí)踐過吧！認(rèn)識來源