基于AT89C51單片機(jī)的數(shù)據(jù)采集系統(tǒng)與頻譜分析電路

1、. . . . 目錄摘要1Abstract21緒論31.1設(shè)計(jì)數(shù)據(jù)采集與其頻譜分析電路的意義31.2數(shù)據(jù)采集與其頻譜分析的主要功能32.數(shù)據(jù)采集硬件電路設(shè)計(jì)42.1方案選擇與設(shè)計(jì)思想42.2設(shè)計(jì)方案的框圖52.3工作原理52.4電路中主要芯片的引腳對(duì)應(yīng)的功能62.4.1主控芯片AT89C5162.5原理圖與連接關(guān)系82.5.1數(shù)據(jù)輸入模塊82.5.2模數(shù)轉(zhuǎn)換模塊82.5.3 主控電路93數(shù)據(jù)采集軟件設(shè)計(jì)113.1系統(tǒng)模塊層次圖113.2程序流程113.3程序源代碼114.頻譜分析硬件電路設(shè)計(jì)154.1方案論證154.2頻譜分析硬件電路設(shè)計(jì)174.2.1數(shù)據(jù)采集174.2.2運(yùn)算核心設(shè)計(jì)174.

2、2.3控制核心設(shè)計(jì)184.2.4示波器顯示部分設(shè)計(jì)204.2.5供電設(shè)計(jì)215.頻譜分析軟件電路設(shè)計(jì)245.1單片機(jī)部分245.2 FPGA部分255.3 測(cè)試說(shuō)明285.3.1單頻信號(hào)的頻譜測(cè)試285.3.2調(diào)幅信號(hào)的頻譜測(cè)試285.3.3調(diào)頻信號(hào)的頻譜測(cè)試285.3.4信號(hào)識(shí)別準(zhǔn)確度測(cè)試295.3.5測(cè)試結(jié)果分析29總結(jié)30致3233 / 34摘要本畢業(yè)設(shè)計(jì)數(shù)據(jù)采集部分采用的是單片機(jī)AT89C51和模數(shù)轉(zhuǎn)換芯片ADC0808采集系統(tǒng)。用電位器模擬輸入電壓，經(jīng)過(guò)AT89C51控制ADC0808將輸入模擬電壓轉(zhuǎn)換成數(shù)字信號(hào)，頻譜分析部分是基于外差原理的數(shù)字式頻譜分析，系統(tǒng)采用XlinxVIRT

3、EX-II100萬(wàn)門的FPGA，將本振掃頻、混頻、放大、低通濾波、提取峰值等工作全部通過(guò)數(shù)字化實(shí)現(xiàn)?？刂品矫?，有凌陽(yáng)16位單片機(jī)SPCE061A作為控制核心，實(shí)現(xiàn)人機(jī)接口和最后頻譜圖的模擬示波器顯示。本論文主要描述了硬件設(shè)計(jì)部分和軟件設(shè)計(jì)部分，硬件部分更是詳細(xì)分析了本數(shù)據(jù)采集與其頻譜分析的各個(gè)部分的電路原理，以與各個(gè)模塊之間的線路連接。并列出了所有的元器件，以與實(shí)現(xiàn)數(shù)據(jù)采集和頻譜分析功能的相應(yīng)程序。該設(shè)計(jì)出了一個(gè)簡(jiǎn)單實(shí)用的數(shù)據(jù)采集與其頻譜分析電路，具有成本低，可靠性高，擴(kuò)展功能強(qiáng)等優(yōu)點(diǎn)。關(guān)鍵詞：數(shù)據(jù)采集 頻譜分析 AT89C51 AD0808 凌陽(yáng)16位單片機(jī)SPCE061AAbstractT

4、he data acquisition part of this graduation is AT89C51 microcontroller and analog to digital conversion chip the ADC0808 collection system. Potentiometer analog input votagle,AT89C51 control ADC0808 input analog voltage to convert the digital signal,spectrum analysis part is based on the digital spe

5、ctrum of the heterodyne principle, the system uses a million gates FPGA XlinxVIRTEX-II100, the vibration frequency sweep, mixing, amplification, all the digital realization of low-pass filtering, to extract peak. Control, have the Sunplus the 16 the microcontroller SPCE061A as control core, to achie

6、ve the man-machine interface and analog oscilloscope display of the final spectrogram. This paper describes the hardware design and software design, hardware part is a detailed analysis of the connections between the various parts of the circuit schematic of the data acquisition and spectrum analysi

7、s, and each module. And lists all of the components, as well as the corresponding procedures for data acquisition and spectrum analysis capabilities. The design has a simple and practical data acquisition and spectrum analysis circuit, low cost, high reliability, extended functionality, and other ad

8、vantages.Keywords: dataacquisition spectrum analysis AT89C51AD0808 Sunplus 16-bit microcontroller SPCE061A1緒論1.1設(shè)計(jì)數(shù)據(jù)采集與其頻譜分析電路的意義數(shù)據(jù)采集與其頻譜分析電路是一種具有現(xiàn)場(chǎng)實(shí)時(shí)數(shù)據(jù)采集、處理功能、頻譜分析自動(dòng)化電路。具備實(shí)時(shí)采集、自動(dòng)存儲(chǔ)、實(shí)時(shí)顯示、即時(shí)反饋、自動(dòng)處理、自動(dòng)傳輸以與頻譜分析功能。為現(xiàn)場(chǎng)數(shù)據(jù)的真實(shí)性、有效性、實(shí)時(shí)性、可用性提供了保證。數(shù)據(jù)采集與其頻譜分析電路在各個(gè)領(lǐng)域中都有廣泛的運(yùn)用，以后有可能接觸到這些設(shè)備，有必要深入地分析其工作原理、電路原理，同時(shí)設(shè)計(jì)一

9、個(gè)簡(jiǎn)單、實(shí)用的數(shù)據(jù)采集與其頻譜分析電路。完成這個(gè)畢業(yè)設(shè)計(jì)也是讓我們?cè)趯W(xué)習(xí)了模擬電路、數(shù)字電路、微機(jī)原理、單片機(jī)等相關(guān)課程理論知識(shí)有一個(gè)融會(huì)貫通的過(guò)程。加深對(duì)理論知識(shí)的理解，以與學(xué)會(huì)理論知識(shí)實(shí)際應(yīng)用的處理方法。為設(shè)計(jì)一個(gè)電子系統(tǒng)吸取經(jīng)驗(yàn)，為今后的自動(dòng)化綜合設(shè)計(jì)和工作實(shí)踐打下堅(jiān)固的基礎(chǔ)。同時(shí)也是為了培養(yǎng)動(dòng)手能力，在即將畢業(yè)的前期積累寶貴的實(shí)踐經(jīng)驗(yàn)。為以后工作培養(yǎng)良好的工作態(tài)度。1.2數(shù)據(jù)采集與其頻譜分析的主要功能數(shù)據(jù)采集與其頻譜分析電路的數(shù)據(jù)采集部分采用的主要元件是AT89C51和ADC0808模數(shù)轉(zhuǎn)換芯片。其主要功能是模擬采集信號(hào)，并對(duì)信號(hào)進(jìn)行處理，最終顯示出來(lái)采集結(jié)果。首先我們的模擬信號(hào)采用電

10、位器產(chǎn)生，供給ADC0808，ADC0808有8路數(shù)據(jù)輸入，也就是8路模擬電壓信號(hào)。在AT89C51的控制下，實(shí)現(xiàn)按鍵轉(zhuǎn)換要求通道的電壓值。頻譜分析部分主要元件是凌陽(yáng)16位單片機(jī)SPCE061A為核心控制器件，配合Xilinx Virtex-II FPGA與Xilinx公司提供的硬件DSP高級(jí)設(shè)計(jì)工具System Generator，制作完成本數(shù)字式外差頻譜分析儀。前端利用高性能A/D對(duì)被測(cè)信號(hào)進(jìn)行采集，利用FPGA高速、并行的處理特點(diǎn)，在FPGA部完成數(shù)字混頻，數(shù)字濾波等DSP算法。SPCE061A單片機(jī)是整個(gè)設(shè)計(jì)的核心控制器件，根據(jù)從鍵盤接受的數(shù)據(jù)控制整個(gè)系統(tǒng)的工作流程，包括控制FPGA工

11、作以與控制雙路D/A在模擬示波器屏幕上描繪頻譜圖。人機(jī)接口使用128×64液晶和4×4鍵盤。本系統(tǒng)運(yùn)行穩(wěn)定，功能齊全，人機(jī)界面友好。2.數(shù)據(jù)采集硬件電路設(shè)計(jì)數(shù)據(jù)采集與其頻譜分析系統(tǒng)通常使用高速數(shù)據(jù)采集到的被測(cè)信號(hào)，送入處理器處理，最后將得到的各頻率分量幅度值數(shù)據(jù)送入到顯示器顯示，其組成的框圖如圖2.1圖2.1組成框圖2.1方案選擇與設(shè)計(jì)思想在查閱資料的時(shí)候，重點(diǎn)查閱了兩個(gè)方案的資料。方案一：在AT89C51的控制下，指定某通道將電壓信號(hào)發(fā)生器產(chǎn)生的輸入電壓信號(hào)輸入ADC0808轉(zhuǎn)換器，轉(zhuǎn)換成數(shù)值信號(hào)輸入到AT89C51進(jìn)行數(shù)據(jù)處理，然后輸出并行信號(hào)，通過(guò)MAX232將并行信

12、號(hào)轉(zhuǎn)換成串行信號(hào)，再經(jīng)過(guò)串口RS232輸入到上位計(jì)算機(jī)。通過(guò)計(jì)算機(jī)顯示出采集模擬穩(wěn)定信號(hào)的數(shù)值。方案二：在AT89C51的控制下，指定某通道將電位器產(chǎn)生的輸入電壓信號(hào)輸入ADC0808轉(zhuǎn)換器，轉(zhuǎn)換成數(shù)值信號(hào)后輸入AT89C51進(jìn)行數(shù)據(jù)處理，然后輸出并行信號(hào)。使用四位數(shù)碼顯示管來(lái)做獨(dú)立的顯示設(shè)備將輸出信號(hào)顯示出來(lái)。兩套方案的比較，在模擬信號(hào)部分，兩套方案均產(chǎn)生0-5V的可調(diào)電壓，方案一采用的是電壓信號(hào)發(fā)生器，方案采用電位器產(chǎn)生可變電壓（0-5v），我個(gè)人覺(jué)得用電位器較電壓信號(hào)更加簡(jiǎn)單，具有很強(qiáng)的可操作性，可在后期工作中將電位器集成在電路板上，使模擬信號(hào)有良好的可移動(dòng)性。在控制器和模數(shù)轉(zhuǎn)換芯片上，

13、兩套方案均采用一樣的設(shè)計(jì)思想。兩套方案最大的區(qū)別在于顯示電路上，方案一采用計(jì)算機(jī)作為上位機(jī)，將單片機(jī)輸出的并行好通過(guò)通信芯片MAX232轉(zhuǎn)換成串行信號(hào)后，顯示在計(jì)算機(jī)上。方案二則采用獨(dú)立的顯示設(shè)備四位數(shù)碼顯示管?？梢圆捎貌⑿袆?dòng)態(tài)掃描的方式接入單片機(jī)直接讀取并行信號(hào)。方案一中的需要設(shè)計(jì)單獨(dú)的通信模塊，使得電路較方案二更加復(fù)雜，而且需要在計(jì)算機(jī)上編寫相應(yīng)的程序，工作量之大。不符合我們簡(jiǎn)單實(shí)用的設(shè)計(jì)思想。綜上所述，我們選擇了方案二。在本次課程設(shè)計(jì)中，根據(jù)設(shè)計(jì)要求，我們組的出發(fā)點(diǎn)是設(shè)計(jì)簡(jiǎn)單實(shí)用的數(shù)據(jù)采集器，將各個(gè)部分模塊化，以此為設(shè)計(jì)思想，盡可能的簡(jiǎn)化電路設(shè)計(jì)，使其具有很強(qiáng)的可操作性和可移動(dòng)性。方案二

14、電路簡(jiǎn)單實(shí)用，成本低，完全符合我們的設(shè)計(jì)初衷。因此我們選擇了方案二。2.2設(shè)計(jì)方案的框圖完成信號(hào)采集電路AD0809顯示電路主控電路AT89C51按鍵部分模擬信號(hào)啟動(dòng)信號(hào)圖2.2設(shè)計(jì)方案的框圖2.3工作原理模擬信號(hào)有電位器產(chǎn)生0-5V的可調(diào)電壓。上電以后，AT89C51輸出啟動(dòng)信號(hào)給ADC0808，ADC0808開(kāi)始轉(zhuǎn)換第一通道的模擬信號(hào)。轉(zhuǎn)換完成以后發(fā)出完成信號(hào)給AT89C51，轉(zhuǎn)換后的并行數(shù)據(jù)由P1口輸入單片機(jī)，單片機(jī)接收數(shù)據(jù)后由程序按溫度值 T(C)與電壓 U(V)對(duì)應(yīng)關(guān)系：T=15.4V完成換算，最后由P0口輸出顯示數(shù)據(jù)，由四位數(shù)碼顯示管顯示。ADC0808部自帶8路數(shù)據(jù)選擇器，由單片

15、機(jī)控制片選信號(hào)，完成按鍵選擇信號(hào)的功能。2.4電路中主要芯片的引腳對(duì)應(yīng)的功能2.4.1主控芯片AT89C51圖2.4主控芯片AT89C51AT89C51與AT89S52相仿，具有如下特點(diǎn)：40個(gè)引腳，8k Bytes Flash片程序存儲(chǔ)器，256 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），32個(gè)外部雙向輸入/輸出（I/O）口，5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷，2個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，看門狗（WDT）電路，片時(shí)鐘振蕩器。此外，AT89S52設(shè)計(jì)和配置了振蕩頻率可為0Hz并可通過(guò)軟件設(shè)置省電模式?？臻e模式下，CPU暫停工作，而RAM定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作

16、，掉電模式凍結(jié)振蕩器而保存RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有PDIP、TQFP和PLCC等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。VCC: 供電電壓。GND：接地。PO口：PO口為一個(gè)8位漏極開(kāi)路雙向I/O口，每腳可吸收8TTL門流。當(dāng)PI口的管腳第一次寫入1時(shí)，被定義為高祖輸入。PO能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，他可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時(shí)，PO作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，PO輸出原碼，此時(shí)PO外部必須被拉高。 P1口：P1口是一個(gè)部提供上拉電阻的八位雙向I/O口，P1口緩沖器能接受輸出4TTL門電流。P1口管教寫入1時(shí)，被

17、部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為第八位地址接受。 P2口：P2口為一個(gè)部上拉電阻的8為雙向I/O口，P2口緩沖器可接受，輸出4個(gè)TTL門電流，當(dāng)P2口被寫1時(shí)，其管腳部上拉電阻被拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，并輸出電流，這是由于部上拉的緣故，P2口作為外部程序存儲(chǔ)器或16位地址外部存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。在給出地址1時(shí)，他利用部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部8位存儲(chǔ)器進(jìn)行讀寫時(shí)，P2口輸出其特殊功能寄存器的容。P2口在FLASH編程和校驗(yàn)時(shí)接受高八位地址信號(hào)和控制信號(hào)。

18、 P3口：P3口管腳時(shí)八個(gè)帶部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門電流。當(dāng)P3口寫入1后，他們被部上拉為高電平，并用做輸入，作為輸入由于外部下拉位低電平，P3口將輸出電流這是由于上拉的緣故。P3口也可作為AT89S52的一些特殊功能口，P3口同時(shí)為閃爍編程和編程校驗(yàn)接受一些控制信號(hào)。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩頻率的1/6.因此它可用作對(duì)外部輸

19、出地脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用做外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳一個(gè)ALE脈沖。而想禁止ALE脈沖的輸出可在SFR8EH地址上置0.此時(shí)ALE只有執(zhí)行MOVX，MOVC指令是ALE才起作用。另外該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無(wú)效。 PSEN：外部程序存儲(chǔ)器的選通信號(hào)，再由外部程序存儲(chǔ)器取值期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問(wèn)外部存儲(chǔ)器時(shí)，這兩次有效地/PSEN信號(hào)將不出現(xiàn)。EA/VPP:當(dāng)EA低電平時(shí)，則在此期間外部存儲(chǔ)器（0000H-FFFFH），不管是否有部程序存儲(chǔ)器。注意加密方式1時(shí)，/EA將部鎖定為RESET；當(dāng)/EA保持高電平時(shí)，此間部程

20、序存儲(chǔ)器，在FLASH編程器件，此引腳也用于施加12v編程電源（VPP）。XTAL1：反向振蕩放大器的輸入與部時(shí)鐘工作電路的輸入。XTAL2：來(lái)自反向振蕩器輸出。2.5原理圖與連接關(guān)系2.5.1數(shù)據(jù)輸入模塊圖2.4數(shù)據(jù)輸入模塊本次采集器設(shè)計(jì)的輸入的模擬信號(hào)比較簡(jiǎn)單，采用滑動(dòng)變阻器，外接+5V電壓作為輸入模擬信號(hào)，標(biāo)示為RV1分別接入模數(shù)轉(zhuǎn)換芯片ADC0808的IN0-IN7（26,27,28，1,2,3,4，5號(hào)管腳）。完全符合輸入模擬信號(hào)0-5V的調(diào)節(jié)圍，有效可靠的模擬電壓信號(hào)。2.5.2模數(shù)轉(zhuǎn)換模塊圖2.5模數(shù)轉(zhuǎn)換模塊模擬信號(hào)通過(guò)輸入端IN0IN7：8路模擬量輸入端。ADDA,ADDB,A

21、DDC三個(gè)是數(shù)據(jù)選擇控制端輸入片選信號(hào)與P3.1,P3.2,P3.3連在一起，由A，B，C和IN0-IN7構(gòu)成3-8數(shù)據(jù)器，通過(guò)AT89C51中的按鍵程序控制片選信號(hào)。START是 AD轉(zhuǎn)換啟動(dòng)脈沖輸入端，輸入一個(gè)正脈沖（至少100ns寬）使其啟動(dòng)（脈沖上升沿使0808復(fù)位，下降沿啟動(dòng)A/D轉(zhuǎn)換）。ALE是地址鎖存允許信號(hào)，輸入，高電平有效。將ALE和START連在一起與P3.4相連，在A/D轉(zhuǎn)換完成后正脈沖的處于高電平，即可控制地址鎖存器。該脈沖依靠編寫的單片機(jī)中斷程序模擬一個(gè)正脈沖控制。OE端口是數(shù)據(jù)輸出允許信號(hào)，由單片機(jī)輸入高電平控制。當(dāng)AD轉(zhuǎn)換結(jié)束時(shí)，此端輸入一個(gè)高電平，才能打開(kāi)輸出三

22、態(tài)門，輸出數(shù)字量。OUT1-OUT8是A/D轉(zhuǎn)換的輸出數(shù)字端口，與P1口相連。連接方式是OUT1-OUT2和P1.7-P1.0。12和16號(hào)管腳是接基準(zhǔn)電壓分別接VCC和GND。另外10號(hào)端口是時(shí)鐘頻率大小不得超過(guò)640KHZ。本次設(shè)計(jì)中我們采用終端輸出脈沖來(lái)模擬這個(gè)時(shí)鐘脈沖，但是效果不好，所以采用外接500KHZ的信號(hào)。2.5.3 主控電路圖2.6主控電路這是單片機(jī)部分的復(fù)位電路和時(shí)鐘脈沖電路。復(fù)位電路采用電平復(fù)位的方式，晶振的頻率為11.0592MHZ。連接方式如圖分別連到單片機(jī)的19，18,9好腳。圖2.7復(fù)位電路連接方式圖這是AT89C51單片機(jī)主控部分的接法，其中P3.1到P3.7與

23、A/D轉(zhuǎn)換芯片相連，做控制口。在A/D部分已經(jīng)詳細(xì)介紹了連法。P2.0-P2.3是四位數(shù)碼顯示管的控制端。P2.5和P2.6是按鍵的控制端。P0.0-P0.7是顯示的數(shù)據(jù)輸出端與四位數(shù)碼管的A-G相連。 圖2.8按鍵的控制端這個(gè)是簡(jiǎn)單的按鍵部分，P2.4按鍵選通轉(zhuǎn)換那一路，執(zhí)行的方式是按一下顯示下一路，按0-7路的方式循環(huán)。3數(shù)據(jù)采集軟件設(shè)計(jì)3.1系統(tǒng)模塊層次圖模擬信號(hào)顯示模塊主控電路A/D模塊按鍵模塊圖3.1系統(tǒng)模塊層次圖開(kāi)始3.2程序流程 初始化開(kāi)始A/D轉(zhuǎn)換調(diào)用數(shù)據(jù)處理子程序調(diào)用顯示子程序If(K)！)調(diào)用顯示子程序調(diào)用顯示子程序調(diào)用顯示子程序否地址+是地址小于8結(jié)束圖3.程序流程圖3.

24、3程序源代碼#include<reg51.h>#include<intrins.h>#define uchar unsigned char#define uint unsigned int/#define input P1/#define TT P0sbit START=P34;sbit CLK=P35;sbit OE=P36;sbit EOC=P37;sbit E=P30;sbit AA=P31;sbit BB=P32;sbit CC=P33;sbit K1=P24;sbit P07=P07;uchar t1=0xc0,0xf9,0xa4,0xb0,0x99,0x92

25、,0x82,0xf8,0x80,0x90;uchar a,b;/void delay1(); void display(uint temp1);/*延時(shí)1 */void delay1(void) for(a=248;a>0;a-); for(b=248;b>0;b-);/*延時(shí)2*/void delay2() int i; for(i=5000;i>0;i-);/*A/D轉(zhuǎn)換程序*/uchar AD()uchar dat;if(!EOC) START=1; START=0; while(!EOC); START=1; START=0; dat=input; return da

26、t;/*加地址，選擇模擬通道*/void get_add(uchar add) CC=add/4; BB=add%4/2; AA=add%2; delay2();/*動(dòng)態(tài)掃描程序*/void display(uint temp1) uint aa,bb,cc,dd; aa=temp1%10; temp1/=10; bb=temp1%10; temp1/=10; cc=temp1%10; dd=temp1/10; P2=0xf1; P0=t1dd; delay1(); P2=0xf2; P0=t1cc; delay1(); P2=0xf4; P0=t1bb&0X7F; delay1();

27、 P2=0xf8; P0=t1aa; delay1();/*電壓顯示轉(zhuǎn)溫度顯示函數(shù)*/void c_u(int aa) aa=aa*15.4*5*10/255; display(aa);/*主程序*/void main(void) uchar rr,tt; TMOD=0x02; TR0=1; ET0=1; IT0=1; EX0=1; EA=1; tt=0; while(1) get_add(tt); AD(); rr=input; c_u(rr); if(!K1) while(!K1); tt+;tt=tt%8; /*中斷時(shí)鐘脈沖*/void timer() interrupt 1 CLK=C

28、LK;4.頻譜分析硬件電路設(shè)計(jì)4.1方案論證按照對(duì)信號(hào)處理方式的不同，頻譜分析可以分為以下三種。（1）基于FFT技術(shù)的數(shù)字頻譜電路這種頻譜儀利用快速傅里葉變化可以將被測(cè)信號(hào)分解成獨(dú)立的頻譜分量，達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。這種新型的頻譜分析儀采用數(shù)字方法直接由模擬/數(shù)字轉(zhuǎn)化器（ADC）對(duì)輸入信號(hào)采樣，再經(jīng)FFT處理后獲得頻譜分布圖。FFT技術(shù)的數(shù)字式頻譜分析儀在速度上明顯超過(guò)傳統(tǒng)的模擬式頻譜分析儀，能夠進(jìn)行實(shí)時(shí)分析。但由于FFT所取的是有限長(zhǎng)度，需要對(duì)信號(hào)加窗截取，因此，實(shí)現(xiàn)高掃頻寬度和高頻率分辨率需要高速A/D轉(zhuǎn)化器和高速數(shù)字器件的配合。（2） 基于數(shù)字濾波法的數(shù)字頻譜儀這種頻譜儀原理上

29、等同于模擬頻譜儀中的并行濾波器法或可調(diào)濾波器，通過(guò)設(shè)置多個(gè)窄帶帶通數(shù)字濾波器，或是中心頻率可變的帶通數(shù)字濾波器，提取信號(hào)經(jīng)過(guò)數(shù)字濾波器的幅度值，實(shí)現(xiàn)測(cè)量信號(hào)頻譜的目的，該方法受到數(shù)字器件資源的限制，無(wú)法設(shè)置足夠多的數(shù)字濾波器，從而無(wú)法實(shí)現(xiàn)高頻率分辨率和高掃頻寬度。（3） 基于外差原理的數(shù)字式頻譜儀“數(shù)字式外差”原理是把模擬外差式頻譜分析儀中的各模塊利用數(shù)字可編程器件實(shí)現(xiàn)，其原理框圖如圖所示。圖4.1“數(shù)字式外差”原理框圖信號(hào)經(jīng)高速A/D采樣送入處理器，通過(guò)硬件乘法器與本地由DDS產(chǎn)生的本振掃頻信號(hào)混頻，下變頻后信號(hào)不斷移入低通數(shù)字濾波器，然后提取通過(guò)低通濾波器的信號(hào)幅度，根據(jù)當(dāng)前頻率和提取到的

30、幅度值，繪制當(dāng)前信號(hào)頻譜圖。利用數(shù)字器件實(shí)現(xiàn)傳統(tǒng)方式上的外差式掃頻儀，不但提高了速度，同時(shí)還可以對(duì)頻率信息實(shí)現(xiàn)存儲(chǔ)和分析。理論上，只要數(shù)字濾波器的階數(shù)足夠高。頻率分辨率可以做到很小，相比FFT數(shù)字頻譜儀方案和數(shù)字濾波法，系統(tǒng)中只要使用一個(gè)固定截止頻率的低通濾波器，消耗資源少，同時(shí)可以省去大容量的存儲(chǔ)器，這就在保證系統(tǒng)精度的前提下提高了系統(tǒng)集成度，節(jié)省了寶貴的片資源。系統(tǒng)采用XILINX VIRTEX-II 100萬(wàn)門的FPGA，將本振掃頻，混頻，放大，低通濾波，提取峰值等工作全部數(shù)字化實(shí)現(xiàn)?？刂品矫?，由凌陽(yáng)單片機(jī)SPCE061A作為控制核心，實(shí)現(xiàn)人機(jī)接口和最后頻譜圖的模擬示波器顯示，系統(tǒng)構(gòu)成框

31、圖如圖4.2：圖4.2系統(tǒng)構(gòu)成框圖1.理論分析與參數(shù)設(shè)計(jì)（1） A/D采樣頻率受到現(xiàn)有器件的限制，本系統(tǒng)使用的A/D轉(zhuǎn)換器最高工作頻率僅為65MHZ，根據(jù)奈奎斯特采樣定律，被測(cè)信號(hào)的最高頻率可達(dá)30MHZ。（2） 掃頻步進(jìn)在下變頻外差式頻率儀中，與檢波后輸出的信號(hào)幅度相對(duì)相對(duì)應(yīng)的輸入信號(hào)頻率，即是本地掃頻信號(hào)源的頻率。理論上DDS的頻率步進(jìn)能夠達(dá)到無(wú)限小，在本系統(tǒng)中僅將步進(jìn)設(shè)計(jì)為10KHZ，以驗(yàn)證功能。2. FIR低通濾波器參數(shù)設(shè)計(jì)頻率分辨率不僅與掃頻源的頻率步進(jìn)有關(guān)，而且還與低通濾波器的截止頻率有關(guān)。含有多種頻率分量的信號(hào)與本地掃頻源輸出的信號(hào)混頻后，經(jīng)過(guò)低通濾波器，在零頻率附近檢出的幅度即

32、為對(duì)應(yīng)頻率下的幅度譜。但是，由其受到頻率器的通帶限制，不可避免地使零頻以外的幅度也通過(guò)檢波器輸出。為分率出間隔10KHZ的譜線，低通濾波器的通帶必須小于10KHZ。在數(shù)字濾波器設(shè)計(jì)中，當(dāng)采樣率較高時(shí)，要求的濾波器階數(shù)會(huì)變得較大。本設(shè)計(jì)使用MATLAB中的“Filter design toolbox”對(duì)數(shù)字濾波器進(jìn)行設(shè)計(jì)與參數(shù)計(jì)算。為提高頻率分辨率，采樣時(shí)鐘f=65MHZ,通帶為5HZ，阻帶為100KHZ，通帶增益-3dB,阻帶增益-20dB.階數(shù)為378階。. 示波器先顯示相關(guān)參數(shù)設(shè)計(jì)要在模擬示波器上穩(wěn)定的顯示出圖像，每一屏圖像的掃描間隔必須小于人眼的最小反應(yīng)時(shí)間。人的視覺(jué)暫留在之間。對(duì)于小于

33、次間隔的變化，人眼都無(wú)法辨別出來(lái)。本系統(tǒng)使用單片機(jī)來(lái)控制外部的雙路/實(shí)現(xiàn)頻譜圖的顯示，在程序中設(shè)定間隔為的中斷，每次中斷都將存儲(chǔ)在頻譜顯示存儲(chǔ)區(qū)的數(shù)據(jù)輸出顯示一次，實(shí)現(xiàn)了頻譜分析穩(wěn)定的顯示。. 數(shù)字檢波為實(shí)現(xiàn)數(shù)字檢波，通過(guò)設(shè)定一個(gè)寄存器，在每一個(gè)對(duì)應(yīng)頻點(diǎn)保存濾波器輸出信號(hào)的最大值。信號(hào)的一個(gè)周期之后該寄存器中的值即為濾波器后信號(hào)的峰值。4.2頻譜分析硬件電路設(shè)計(jì)4.2.1數(shù)據(jù)采集數(shù)據(jù)采集部分容已經(jīng)在第2章節(jié)和第三章節(jié)論述過(guò)，在本小節(jié)不再論述。4.2.2運(yùn)算核心設(shè)計(jì)本系統(tǒng)以萬(wàn)門作為運(yùn)算核心，它除了含大量課可配置邏輯模塊，輸入/輸出模塊邏輯資源和布線資源外，還具有以下特點(diǎn)：（1）部時(shí)鐘速度可達(dá)，且

34、具有豐富的全局時(shí)鐘資源和數(shù)字時(shí)鐘管理模塊，可以獲得較小的時(shí)鐘抖動(dòng)。（2）具有為算數(shù)運(yùn)算而特定設(shè)計(jì)的硬件結(jié)構(gòu)，如嵌入式硬件乘法器，快速進(jìn)位鏈等。（3）包含豐富的模塊化。這些特點(diǎn)簡(jiǎn)化了邏輯設(shè)計(jì)，縮短了設(shè)計(jì)時(shí)間，為實(shí)現(xiàn)高速，實(shí)時(shí)處理提供了極大的便利。4.2.3控制核心設(shè)計(jì)控制核心采用凌陽(yáng)16位單片機(jī)SPCE061A，實(shí)現(xiàn)與FPGA通信，人機(jī)交互與示波器控制。凌陽(yáng)單片機(jī)SPCE061A部結(jié)構(gòu)圖如圖4.3：圖4.3凌陽(yáng)單片機(jī)SPCE061A部結(jié)構(gòu)圖凌陽(yáng)16位單片機(jī)的部結(jié)構(gòu)主要包括六大部分：（1） 中央處理器（CPU）（2） 系統(tǒng)時(shí)鐘（System Clock）（3） 存儲(chǔ)器（4） 輸入輸出（I/O）（5

35、） 功能模塊（6） 部總線圍繞unSP所形成的16位unSP系列單片機(jī)采用的是模塊式集成結(jié)構(gòu)，以u(píng)nSP核為中心，集成不同模塊的ROM，RAM和功能豐富的各種外設(shè)接口部件。如圖所示：圖4.4部總線unSP核架構(gòu)如入4.5所示：(1)16位數(shù)據(jù)總線（2）22位地址總線（3）算數(shù)邏輯單元ALU（4）通用型寄存器R1-R4（5）專用型寄存器 （6）多路選擇開(kāi)關(guān)MUX（7）移位器SHIFTER圖4.5移位器SHIFTER4.2.4示波器顯示部分設(shè)計(jì)X-Y軸信號(hào)輸出采用速度為10MHz的TLC7528雙路D/A，由凌陽(yáng)單片機(jī)控制電路圖如下。圖4.6凌陽(yáng)單片機(jī)控制電路圖考慮到輸出的譜線較為陡峭的情況，為避

36、免因?yàn)檫\(yùn)放擺率過(guò)小，顯示時(shí)造成拖尾現(xiàn)象，選用壓擺率為12V/US的運(yùn)放LF356。4.2.5供電設(shè)計(jì)電源系統(tǒng)是影響系統(tǒng)穩(wěn)定性的重要因素。由于系統(tǒng)上的器件要求供電有1.5V，1.8V，3.3V， 5V， 12V等多種電壓，電源系統(tǒng)采用了多路獨(dú)立供電的方式，1.5V/1.8V/3.3V都由專用電源芯片TPS54613獨(dú)立供電， 5V由7805/7905提供， 12V由7812/7912提供。同時(shí)，由于整個(gè)系統(tǒng)主要有高速的數(shù)字器件組成。系統(tǒng)在工作中，數(shù)字器件會(huì)在電源和地上引入大量的脈沖干擾。對(duì)于高精度小信號(hào)的A/D轉(zhuǎn)換器，為了保證采樣精度，要求采樣A/D的電源和地的噪聲很小。解決方案是通過(guò)型濾波隔離

37、數(shù)字部分和模擬部分供電，同時(shí)對(duì)數(shù)字地與模擬地實(shí)現(xiàn)布線隔離，并且通過(guò)電感把兩部分地單點(diǎn)連接。系統(tǒng)供電電路如圖所示。圖4.7系統(tǒng)供電電路供電線路應(yīng)用部分圖4.8供電線路應(yīng)用部分5.頻譜分析軟件電路設(shè)計(jì)5.1單片機(jī)部分軟件開(kāi)發(fā)平臺(tái)： 操作系統(tǒng)Windows Xp sp2 開(kāi)發(fā)環(huán)境u'nSP IDE 1.8.4 ：圖4.9頻譜分析軟件電路流程5.2 FPGA部分軟件開(kāi)發(fā)平臺(tái)： 操作系統(tǒng)Windows Xp sp2 開(kāi)發(fā)環(huán)境 XILINX System Generator 6.3 XILINX ISE 6.3 MATLAB 6.5 綜合工具Synplify Pro 7.6 仿真環(huán)境ModleSi

38、m 6.5Se 調(diào)試工具ChipScope 6.3本系統(tǒng)FPGA軟件設(shè)計(jì)采用Xilinx 提供的DSP設(shè)計(jì)工具System Generator。首先利用System Generator對(duì)需要的操作進(jìn)行數(shù)字的描述，然后得出算法的硬件實(shí)現(xiàn)。System Generator設(shè)計(jì)的流程包括以下幾個(gè)步驟：（1） 用數(shù)學(xué)語(yǔ)言來(lái)描述算法；（2） 在設(shè)計(jì)環(huán)境中實(shí)現(xiàn)算法，開(kāi)始時(shí)用雙精度；（3） 把雙精度算法轉(zhuǎn)換成固定點(diǎn)算法；（4） 把設(shè)計(jì)翻譯成有效的硬件。用SystemGenerator進(jìn)行仿真 （1）必須包含的模塊：Gateway In、Gateway Out、SystemGenerator、以與Xilinx

39、定點(diǎn)運(yùn)算單元。 （2）對(duì)于系統(tǒng)設(shè)計(jì)中有精確時(shí)鐘限制的外部接口模塊，使用System Generator設(shè)計(jì)不是最佳方法，此時(shí)可以利用HDL等方法實(shí)現(xiàn)，然后通過(guò)System Generator工具提供的Black Box導(dǎo)入Sysgen工程中即可。SystemGenerator Blockset （1）主要包括：Xilinx Blockset、XilinxPreference Blockset 和 Xilinx XtremDSP Kit三個(gè)庫(kù)函數(shù)塊。 （2）XilinxBlockset包含了所有在Simulink中構(gòu)建數(shù)字信號(hào)處理系統(tǒng)和其他FPGA數(shù)字系統(tǒng)的模塊。 （3）XilinxPrefer

40、enceBlockset 是更高層次的模塊，都是由Xilinx Blockset中的模塊組成的，降低了開(kāi)發(fā)難度，并且具有較高的可靠性。Simulink提供了一個(gè)可以創(chuàng)建和仿真動(dòng)態(tài)系統(tǒng)的可視化的環(huán)境，System Generator以一個(gè)被稱為Xilinx blockset 塊包含在MATLAB/Simulink庫(kù)里，并且System Generator作為一個(gè)軟件把Simulink模型翻譯成一個(gè)硬件可執(zhí)行的模型。System Generator把在Simulink中定義的系統(tǒng)參數(shù)對(duì)應(yīng)成硬件實(shí)現(xiàn)時(shí)的實(shí)體、構(gòu)造體、輸入輸出口、信號(hào)和屬性。此外，System Generator自動(dòng)地為FPGA的綜合

41、，HDL仿真和實(shí)現(xiàn)工具生成命令檔。System Generator設(shè)計(jì)流程如圖所示：圖5.2System Generator設(shè)計(jì)流程掃頻源需要輸出的頻率經(jīng)過(guò)單片機(jī)計(jì)算得到相對(duì)應(yīng)得DDS相位累加值，通過(guò)Gateway In1送入DDS模塊。鎖存信號(hào)經(jīng)過(guò)Gateway In2輸入FPGA，其上升沿將Gateway In1輸入的相位累加值鎖存到DDS中的相位累加值寄存器中。此時(shí)DDS模塊將會(huì)輸出對(duì)應(yīng)頻率 的掃頻信號(hào)。經(jīng)過(guò)前級(jí)數(shù)據(jù)調(diào)理的輸入信號(hào)與掃頻信號(hào)在混頻器Mult中相乘后，頻譜被搬移到零頻和2 頻率處。將該信號(hào)經(jīng)過(guò)FIR低通濾波器濾除2 頻率處的頻率分量。檢波模塊Convert用于將零頻附近的信

42、號(hào)的最大峰值提取出來(lái)，經(jīng)過(guò)GateWay Out發(fā)送回單片機(jī)。5.3 測(cè)試說(shuō)明5.3.1單頻信號(hào)的頻譜測(cè)試輸入信號(hào)為單頻信號(hào)，有效值20mV mV，在10KHz至30MHz圍測(cè)試信號(hào)中心頻率，并觀察示波器顯示譜線位置。信號(hào)源輸出頻率10KHz500KHz1MHz5MHz10MHz30MHz實(shí)測(cè)頻率10KHz500K1000K5005K10000K30005K表5.1單頻信號(hào)的頻譜測(cè)試表5.3.2調(diào)幅信號(hào)的頻譜測(cè)試輸入信號(hào)為調(diào)幅信號(hào)，有效值20mV mV，調(diào)制度30，調(diào)制信號(hào)頻率為20kHz；在10KHz至30MHz圍測(cè)試信號(hào)中心頻率，并觀察示波器顯示頻譜圖。信號(hào)源輸出頻率10KHz500KHz

43、1MHz5MHz10MHz30MHz實(shí)測(cè)頻率10KHz510KHz1010KHz5010KHz9995KHz29995KHz表5.2調(diào)幅信號(hào)的頻譜測(cè)試表5.3.3調(diào)頻信號(hào)的頻譜測(cè)試輸入信號(hào)為調(diào)頻信號(hào)，有效值20mV mV，調(diào)頻波頻偏為20KHz，調(diào)制信號(hào)頻率為1KHz，在10KHz至30MHz圍測(cè)試信號(hào)中心頻率，并觀察示波器顯示頻譜圖。 信號(hào)源輸出頻率10KHz500KHz1MHz5MHz10MHz30MHz實(shí)測(cè)頻率5K495K995 KHz5010 KHz9990 KHz30010KHz表5.3調(diào)頻信號(hào)的頻譜測(cè)試表5.3.4信號(hào)識(shí)別準(zhǔn)確度測(cè)試輸入信號(hào)依次為等幅信號(hào)，調(diào)幅信號(hào)，調(diào)頻信號(hào)，有效值

44、20mV mV，調(diào)幅波調(diào)制度30，調(diào)頻波頻偏為20KHz，調(diào)制信號(hào)頻率為1KHz，在10KHz至30MHz圍測(cè)試信號(hào)識(shí)別準(zhǔn)確性。信號(hào)識(shí)別準(zhǔn)確度測(cè)試表信號(hào)源輸出頻率10KHz500KHz1MHz5MHz10MHz30MHz準(zhǔn)確度正確正確正確正確正確正確表5.4信號(hào)識(shí)別準(zhǔn)確度測(cè)試表5.3.5測(cè)試結(jié)果分析本系統(tǒng)在10KHz到30MHz的頻率圍，可準(zhǔn)確測(cè)定待測(cè)信號(hào)中心頻率和識(shí)別信號(hào)調(diào)制類型，示波器圖像顯示清晰，譜線位置準(zhǔn)確，達(dá)到預(yù)期設(shè)計(jì)要求?？偨Y(jié)在畢業(yè)設(shè)計(jì)的過(guò)程中，較多的時(shí)間是用來(lái)查閱資料，圖書(shū)館的資料很有限，所以一般通過(guò)網(wǎng)上查閱，在此查閱期間，我學(xué)會(huì)了怎么使用超星閱讀器和PDF閱讀器。在調(diào)試過(guò)程中，故障是不可避免的，或者正如老師所說(shuō)的沒(méi)有故障反而還是不正常。產(chǎn)生故障的原因很多，情況也很復(fù)雜，因此需要掌握故障的一般診斷方法，故障診斷過(guò)程就是以故障現(xiàn)象出現(xiàn)，通過(guò)反復(fù)測(cè)試，做出分析判斷，逐步找出故障的