數(shù)電課件：8_可編程邏輯器件牛

1、Digital Electronics Technology8.1 8.1 概概 述述輸 入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出基本基本PLD器件的原理結(jié)構(gòu)圖器件的原理結(jié)構(gòu)圖數(shù)字集成電路分類(lèi)：通用型、專(zhuān)用型專(zhuān)用集成電路ASIC：為某種專(zhuān)門(mén)用途而設(shè)計(jì)的集成電路可編程邏輯器件PLD：通用器件、邏輯功能由用戶設(shè)定。Digital Electronics Technology可編程邏輯器件可編程邏輯器件PLD的發(fā)展歷程的發(fā)展歷程70年代年代80年代年代90年代年代PROM 和和PLA 器件器件FPLA 器件器件GAL器件器件FPGA器件器件EPLD 器件器件CPLD器件器件內(nèi)嵌復(fù)雜內(nèi)嵌復(fù)雜功能模塊

2、功能模塊的的SoCDigital Electronics Technology可編程邏輯器件的分類(lèi)可編程邏輯器件的分類(lèi)按集成度按集成度(PLD)分類(lèi)分類(lèi) 可編程邏輯器件（PLD） 簡(jiǎn)單 PLD 復(fù)雜 PLD PROM PAL PLA GAL CPLD FPGA Digital Electronics Technology FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device Digital Electronics Technology常用邏輯門(mén)符號(hào)與現(xiàn)有國(guó)標(biāo)符號(hào)的對(duì)照常用邏輯門(mén)符號(hào)與現(xiàn)有國(guó)標(biāo)符

3、號(hào)的對(duì)照Digital Electronics Technology3.2.1 電路符號(hào)表示電路符號(hào)表示圖圖3-4PLD的互補(bǔ)緩沖器的互補(bǔ)緩沖器 圖圖3-5 PLD的互補(bǔ)輸入的互補(bǔ)輸入 圖圖3-6 PLD中與陣列表示中與陣列表示圖圖3-7 PLD中或陣列的表示中或陣列的表示 圖圖3-8 陣列線連接表示陣列線連接表示 Digital Electronics TechnologyPROMPROM表達(dá)的表達(dá)的PLD圖陣列圖陣列與陣列（固定）或陣列（可編程）0A1A1A1A0A0A1F0F用用PROM完成半加器邏輯陣列完成半加器邏輯陣列與 陣 列 （ 固 定 ）或 陣 列（ 可 編 程 ）0A1A1A

4、1A0A0A1F0FDigital Electronics Technology8.2 PLA可編程邏輯陣列（可編程邏輯陣列（*）PLA邏輯陣列示意圖邏輯陣列示意圖與 陣 列 （ 可 編 程 ）或 陣 列（ 可 編 程 ）0A1A1A1A0A0A1F0FDigital Electronics TechnologyPLAPLA與與 PROM的比較的比較0A1A1F0F2A2F0A1A1F0F2A2FDigital Electronics Technology8.3 PAL可編程陣列邏輯雙極型工藝制作，熔絲編程方式由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。通過(guò)對(duì)與邏輯陣列編程可以

5、獲得不同形式的組合邏輯函數(shù)。常見(jiàn)的PAL器件中，輸入變量最多的可達(dá)20個(gè)，與陣列的乘積項(xiàng)有80個(gè)，或邏輯陣列輸出端最多有10個(gè)，每個(gè)或門(mén)的輸入端最多達(dá)到16個(gè)。Digital Electronics Technology8.3.1 PAL的基本電路結(jié)構(gòu)Digital Electronics Technology21214212131443322124214314323211IIIIYIIIIYIIIIIIIIYIIIIIIIIIIIIYDigital Electronics Technology8.3.2 PAL的幾種輸出電路結(jié)構(gòu)和反饋形式的幾種輸出電路結(jié)構(gòu)和反饋形式一、專(zhuān)用輸出結(jié)構(gòu)所設(shè)置的輸

6、出端只能用作輸出使用。用來(lái)產(chǎn)生組合邏輯函數(shù)。Digital Electronics Technology二、可編程輸入二、可編程輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)具有可編程控制端的三態(tài)緩沖器，控制端由于邏輯陣列的一個(gè)乘積項(xiàng)給出。同時(shí)，輸出端又經(jīng)過(guò)一個(gè)互補(bǔ)輸出的緩沖器反饋到與邏輯陣列上。Digital Electronics Technology三、寄存器輸出結(jié)構(gòu)三、寄存器輸出結(jié)構(gòu)在輸出三態(tài)緩沖器和與或邏輯陣列之間串進(jìn)了由D觸發(fā)器組成的寄存器。同時(shí)，觸發(fā)器狀態(tài)又經(jīng)過(guò)一個(gè)互補(bǔ)輸出的緩沖器反饋到與邏輯陣列的輸入端上。作用作用：1、存儲(chǔ)與或邏輯陣列輸出狀態(tài)，2、方便的組成各種時(shí)序邏輯電路。Digital Elec

7、tronics Technology四、異或輸出結(jié)構(gòu)四、異或輸出結(jié)構(gòu)與寄存器輸出結(jié)構(gòu)類(lèi)似，只是在與或邏輯陣列的輸出端又增設(shè)了異或門(mén)。作用作用：1、存儲(chǔ)與或邏輯陣列輸出狀態(tài)，2、方便進(jìn)行與或邏輯陣列輸出的函數(shù)求反。Digital Electronics Technology五、運(yùn)算選通反饋結(jié)構(gòu)五、運(yùn)算選通反饋結(jié)構(gòu)在異或門(mén)的基礎(chǔ)上，再增加一組反饋邏輯電路。Digital Electronics Technology圖示電路產(chǎn)生圖示電路產(chǎn)生16種算術(shù)運(yùn)算和邏輯運(yùn)算結(jié)果的種算術(shù)運(yùn)算和邏輯運(yùn)算結(jié)果的PAL。Digital Electronics Technology8.3.3 PAL的應(yīng)用舉例的應(yīng)用舉例

8、例8.3.1 用PAL器件設(shè)計(jì)一個(gè)數(shù)值判別電路要求判斷4位2進(jìn)制數(shù)DCBA的大小屬于05, 610, 1115的那個(gè)區(qū)間。十進(jìn)制DCBAY0Y1Y20000010010001100151111001012YDCDBYDCBDCBDCAYDCDBADigital Electronics Technology012YDCDBYDCBDCBDCAYDCDBA選用PAL14H4，14個(gè)輸入端，4個(gè)輸出斷。Digital Electronics Technology例例8.3.2 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)4位格雷碼（循環(huán)碼）計(jì)數(shù)器，要求所設(shè)計(jì)的計(jì)位格雷碼（循環(huán)碼）計(jì)數(shù)器，要求所設(shè)計(jì)的計(jì)數(shù)器具有置零和對(duì)輸出進(jìn)行三

9、態(tài)控制的功能。數(shù)器具有置零和對(duì)輸出進(jìn)行三態(tài)控制的功能。CPY3Y2Y1Y0C00000010001020011030010040110050111060101070100081100015100011600000Digital Electronics TechnologyCPQ3Q2Q1Q0C01111111110121100131101141001151000161010171011180011115011101611111用用PAL器件設(shè)計(jì)這個(gè)計(jì)數(shù)器，所用器件中應(yīng)包括器件設(shè)計(jì)這個(gè)計(jì)數(shù)器，所用器件中應(yīng)包括4個(gè)觸發(fā)個(gè)觸發(fā)器和相應(yīng)的與或邏輯陣列。查手冊(cè)器和相應(yīng)的與或邏輯陣列。查手冊(cè)PAL64R4

10、滿足要求。滿足要求。Digital Electronics Technology用用PAL器件設(shè)計(jì)這個(gè)計(jì)數(shù)器，所用器件中應(yīng)包括器件設(shè)計(jì)這個(gè)計(jì)數(shù)器，所用器件中應(yīng)包括4個(gè)觸發(fā)個(gè)觸發(fā)器和相應(yīng)的與或邏輯陣列。查手冊(cè)器和相應(yīng)的與或邏輯陣列。查手冊(cè)PAL64R4滿足要求。滿足要求。輸出緩沖器為反相器，所以4個(gè)觸發(fā)器的Q端的狀態(tài)與真值表中的狀態(tài)相反。通過(guò)卡諾圖對(duì)觸發(fā)器的狀態(tài)進(jìn)行化簡(jiǎn)。得到每個(gè)觸發(fā)器的驅(qū)動(dòng)方程，要求中還有具有置零功能，故應(yīng)加入R端，得驅(qū)動(dòng)方程Digital Electronics Technology得到了驅(qū)動(dòng)方程和輸?shù)玫搅蓑?qū)動(dòng)方程和輸出進(jìn)位信號(hào)的方程后，出進(jìn)位信號(hào)的方程后，對(duì)對(duì)PAL進(jìn)行編程

11、。圖進(jìn)行編程。圖在課本上的在課本上的P401。以上設(shè)計(jì)工作在開(kāi)發(fā)以上設(shè)計(jì)工作在開(kāi)發(fā)系統(tǒng)上自動(dòng)進(jìn)行，只系統(tǒng)上自動(dòng)進(jìn)行，只要按照軟件規(guī)定的格要按照軟件規(guī)定的格式輸入邏輯真值表即式輸入邏輯真值表即可，其余工作由計(jì)算可，其余工作由計(jì)算機(jī)去完成。機(jī)去完成。Digital Electronics Technology8.4 GAL通用陣列邏輯通用陣列邏輯PAL器件采用的是雙極型熔絲工藝，編程不能修改，器件采用的是雙極型熔絲工藝，編程不能修改，且輸出結(jié)構(gòu)的類(lèi)型繁多，給設(shè)計(jì)帶來(lái)不便。且輸出結(jié)構(gòu)的類(lèi)型繁多，給設(shè)計(jì)帶來(lái)不便。GAL通用邏輯陣列，采用電可擦除的通用邏輯陣列，采用電可擦除的CMOS制作，輸制作，輸出端

12、設(shè)置了可編程的輸出邏輯宏單元出端設(shè)置了可編程的輸出邏輯宏單元OLMC，通過(guò)編，通過(guò)編程可設(shè)置不同的輸出狀態(tài)，增強(qiáng)器件的通用性。程可設(shè)置不同的輸出狀態(tài)，增強(qiáng)器件的通用性。Digital Electronics Technology邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V8的結(jié)構(gòu)圖的結(jié)構(gòu)圖Digital Electronics Technology與邏輯陣列的交叉點(diǎn)上設(shè)有與邏輯陣列的交叉點(diǎn)上設(shè)有E2CMOS 編程單元，其結(jié)構(gòu)為編程單元，其結(jié)構(gòu)為帶負(fù)電荷，讀出1Digital Electronics Technology地址映射圖地址映射圖對(duì)對(duì)GAL的編程是

13、在開(kāi)發(fā)系統(tǒng)的編程是在開(kāi)發(fā)系統(tǒng)的控制下完成，編程時(shí)逐行的控制下完成，編程時(shí)逐行完成的。完成的。在在GAL16V8中除了與中除了與邏輯陣列外還有一些邏輯陣列外還有一些編程單元。編程單元。Digital Electronics Technology8.4.2 GAL的輸出邏輯宏單元的輸出邏輯宏單元OLMCDigital Electronics Technology上圖為GAL16V8結(jié)構(gòu)控制字的組成，其中n是代表OLMC的編號(hào)，這個(gè)編號(hào)與每個(gè)OLMC連接的引腳號(hào)碼一致?；蜷T(mén)中有8個(gè)來(lái)自與陣列的輸入端，這樣，在或門(mén)的輸出端能產(chǎn)生不超過(guò)8項(xiàng)的與或邏輯函數(shù)。Digital Electronics Tech

14、nologyOLMC的的5種工作模式種工作模式 SYNAC0AC1 nXOR n工作模式輸出極性101X專(zhuān)用輸入1000/1專(zhuān)用組合輸出0-低有效1-高有效1110/1反饋組合輸出0-低有效1-高有效0110/1時(shí)序電路中的組合輸出0-低有效1-高有效0100/1寄存器輸出0-低有效1-高有效Digital Electronics Technology5種工作模種工作模式簡(jiǎn)化電路式簡(jiǎn)化電路P424Digital Electronics Technology8.4.3 GAL的輸入特性和輸出特性的輸入特性和輸出特性輸入緩沖電路，是一種較為理想的高輸入阻抗器件，在正常的輸入電壓范圍內(nèi)，輸入端漏電流

15、不超過(guò)10uA。輸出緩沖電路采用單一類(lèi)型的N溝道增強(qiáng)性MOS管，不會(huì)出現(xiàn)CMOS電路的鎖定效應(yīng)（3.3.6節(jié)）。輸出具有“軟開(kāi)關(guān)特性”。Digital Electronics Technology8.5 可擦除的可編程邏輯器件可擦除的可編程邏輯器件EPLD EPLD是繼PAL和GAL之后推出的可編程邏輯器件，采用CMOS和UVEPROM工藝制作，集成度比較高，屬于高密度PLD。特點(diǎn)：CMOS工藝，低功耗、高噪聲容限使用UVPROM工藝，集成度高，造價(jià)便宜輸出部分采用可編程的輸出邏輯宏單元OLMC，增加了預(yù)置數(shù)和異步置零功能。Digital Electronics Technology8.6 F

16、PGA現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列8.6.1 FPGA的基本結(jié)構(gòu)的基本結(jié)構(gòu)高密度PLD由三種可編程單元和用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器組成。輸入/輸出模塊可編程邏輯模塊互聯(lián)資源IRXC2064Digital Electronics Technology靜態(tài)存儲(chǔ)單元由兩個(gè)靜態(tài)存儲(chǔ)單元由兩個(gè)CMOS反相器和一個(gè)控制管反相器和一個(gè)控制管T組成，停電后不能數(shù)據(jù)組成，停電后不能數(shù)據(jù)保存，是一個(gè)保存，是一個(gè)CMOS工藝的靜態(tài)隨機(jī)存儲(chǔ)器工藝的靜態(tài)隨機(jī)存儲(chǔ)器SRAM結(jié)構(gòu)，具有數(shù)據(jù)的易失結(jié)構(gòu)，具有數(shù)據(jù)的易失性，須將數(shù)據(jù)存放在一片性，須將數(shù)據(jù)存放在一片E2PROM中。中。Digital Electronics

17、TechnologyFPGA的的IOB除了幾個(gè)個(gè)別的引腳外，大部分引腳都與可編程的除了幾個(gè)個(gè)別的引腳外，大部分引腳都與可編程的IOB相連，均可根據(jù)需要設(shè)置成輸入端或輸出端。相連，均可根據(jù)需要設(shè)置成輸入端或輸出端。XC2064Digital Electronics TechnologyFPGA的的CLB在在XC2064中有中有64個(gè)個(gè)CLB，排列成，排列成8x8的矩陣。的矩陣。每個(gè)每個(gè)CLB包含組合邏輯電路和存儲(chǔ)電路，可設(shè)置成規(guī)模不大的組合邏輯電路或時(shí)包含組合邏輯電路和存儲(chǔ)電路，可設(shè)置成規(guī)模不大的組合邏輯電路或時(shí)序邏輯電路，通過(guò)編程可以產(chǎn)生任何形式的四變量組合邏輯函數(shù)。序邏輯電路，通過(guò)編程可以產(chǎn)

18、生任何形式的四變量組合邏輯函數(shù)。Digital Electronics TechnologyFPGA的的IR為了能將為了能將CLB和和IOB連結(jié)成各種復(fù)雜的系統(tǒng)，在布線區(qū)布置了各種豐富的連線資連結(jié)成各種復(fù)雜的系統(tǒng)，在布線區(qū)布置了各種豐富的連線資源。包括金屬線、開(kāi)關(guān)矩陣源。包括金屬線、開(kāi)關(guān)矩陣SM和可編程連接點(diǎn)和可編程連接點(diǎn)PIP。Digital Electronics TechnologyDigital Electronics TechnologyDigital Electronics Technology8.7 PLD的編程的編程PLD的編程工作必須在開(kāi)發(fā)系統(tǒng)的支持下完成。包括軟件和硬件兩部

19、分。開(kāi)發(fā)系統(tǒng)軟件是指PLD專(zhuān)用的編程語(yǔ)言和相應(yīng)的匯編程序或編譯程序。分為匯編型、編譯型和原理圖收集型三種。目前開(kāi)發(fā)系統(tǒng)軟件向集成化發(fā)展。開(kāi)發(fā)系統(tǒng)硬件部分包括計(jì)算機(jī)和編程器。編程器是對(duì)PLD進(jìn)行寫(xiě)入和擦除的專(zhuān)用裝置。Digital Electronics Technology8.8 在系統(tǒng)可編程邏輯器件ISP-PLD(Lattice公司為例)FPGA的下載雖然可以在系統(tǒng)進(jìn)行，但給FPGA進(jìn)行配置的E2PROM在編程時(shí)仍然不能離開(kāi)編程器。ISP-PLD采用E2CMOS工藝制作，編程數(shù)據(jù)寫(xiě)入E2PROM的存儲(chǔ)單元后，掉電后數(shù)據(jù)不會(huì)丟失，克服了FPGA中數(shù)據(jù)易失的缺點(diǎn)。按集成度分為 低密度ISP-PL

20、D 高密度ISP-PLDDigital Electronics Technology低密度低密度ISP-PLD在在GAL電路的基礎(chǔ)上加進(jìn)了寫(xiě)電路的基礎(chǔ)上加進(jìn)了寫(xiě)入入/擦除控制電路形成。擦除控制電路形成。Digital Electronics Technology高密度高密度ISP-PLD電路構(gòu)成復(fù)雜，功能強(qiáng)。這種結(jié)構(gòu)形式也被稱(chēng)作CPLD。舉例：ispLSI1032 具有32個(gè)通用邏輯模塊GLB，64個(gè)輸入輸出單元IOC，可編程內(nèi)部連線和編程控制電路。Digital Electronics TechnologyispLSI1032Digital Electronics TechnologyispLSI1032Digital Electronics TechnologyISP的編程ISP功能提高設(shè)計(jì)和應(yīng)用的靈活性n 減少對(duì)器減少對(duì)器件的觸摸件的觸摸和損傷和損傷n 不計(jì)較器不計(jì)較器件的封裝件的封裝形式形式n 允許一般的允許一般的存儲(chǔ)存儲(chǔ)n 樣機(jī)制造方樣機(jī)制造方便便n 支持生產(chǎn)和支持生產(chǎn)和測(cè)試流程中測(cè)試流程中的修改的修改n 允許現(xiàn)場(chǎng)硬允許現(xiàn)場(chǎng)硬件升級(jí)件升級(jí)n 迅速方便地迅速方便地提升功能提升功能未編程前先焊未編程前先焊接安裝接安裝系統(tǒng)內(nèi)編程系統(tǒng)內(nèi)編程-ISP在系統(tǒng)現(xiàn)場(chǎng)重在系統(tǒng)現(xiàn)場(chǎng)重編