數(shù)電填空題知識(shí)點(diǎn)總結(jié)

1、數(shù)電填空題知識(shí)點(diǎn)總結(jié)作者:日期:1邏輯代數(shù)有 、 或和三種基本運(yùn)算。2、 四個(gè)邏輯相鄰的最小項(xiàng)合并，可以消去_2個(gè)因子；_2n個(gè)邏輯相鄰的最小項(xiàng)合并，可以消去 n個(gè)因子。3、 邏輯代數(shù)的三條重要規(guī)則是指反演規(guī)則、代入規(guī)則和對(duì)偶規(guī)則。4、 n個(gè)變量的全部最小項(xiàng)相或值為1。6、在真值表、表達(dá)式和邏輯圖三種表示方法中，形式唯一的是真值表。8、 真值表是一種以表格描述邏輯函數(shù)的方法。9、與最小項(xiàng)ABC相鄰的最小項(xiàng)有AB 'C',ABCA'C。10、一個(gè)邏輯函數(shù)，如果有n個(gè)變量，則有2n個(gè)最小項(xiàng)。11、n個(gè)變量的卡諾圖是由2n個(gè)小方格構(gòu)成的。13、 描述邏輯函數(shù)常有的方法是真值表

2、、邏輯函數(shù)式和衛(wèi)輯圖三種。14、 相同變量構(gòu)成的兩個(gè)不同最小項(xiàng)相與結(jié)果為0。15、 任意一個(gè)最小項(xiàng)，其相應(yīng)變量有且只有一種取值使這個(gè)最小項(xiàng)的值為 1。1在數(shù)字電路中，三極管主要工作在 和兩種穩(wěn)定狀態(tài)。飽和、截止2. 二極管電路中，電平接近于零時(shí)稱為 ，電平接近于 VCC是稱為。低電平、高電平3. TTL集成電路中，多發(fā)射極晶體管完成 邏輯功能。與運(yùn)算4. TTL與非門輸出高電平的典型值為 ，輸出低電平的典型值為 。3.6V、0.2V5. 與一般門電路相比， 三態(tài)門電路中除了數(shù)據(jù)的輸入輸出端外，還增加了一個(gè)片選信號(hào)端，這個(gè)對(duì)芯片具有控制作用的端也常稱為 。使能端6或非門電路輸入都為邏輯1時(shí)，輸出

3、為邏輯 。07.電路如圖所示，其輸出端F的邏輯狀態(tài)為 。1& 與門的多余輸出端可 ，或門的多余輸出端可 。與有用輸入端并聯(lián)或接高電平、與有用輸入端并聯(lián)或接低電平10正邏輯的或非門電路等效于負(fù)邏輯的與非門電路。與非門11三態(tài)門主要用于總線傳輸，既可用于單向傳輸，也可用于雙向傳輸單向傳送、雙向傳送12為保證TTL與非門輸出高電平，輸入電壓必須是低電平，規(guī)定其的最大值稱為 開門電平。低電平、開門電平高阻13. 三態(tài)門中，除了咼低電平兩種狀態(tài)外，還有第三種狀態(tài)，這第三種狀態(tài)稱為高阻態(tài)14. 作為邏輯取值的0和1,并不表示數(shù)值的大小， 而是表示邏輯電路電平高 與低 兩個(gè)狀態(tài)。高、低15. 數(shù)字電

4、路中的邏輯狀態(tài)是由高、低電平來表示的。 正邏輯規(guī)定用高電平表示邏輯1 ,用低電平1.消除或減弱組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)，常用的方法是發(fā)現(xiàn)并消掉互補(bǔ)變量，增加 ，并在輸出端并聯(lián) 。冗余項(xiàng)、 濾波電容2. 要擴(kuò)展得到1個(gè)16-4線編碼器，需要 片74LS148。23. 在組合邏輯電路中，當(dāng)一個(gè)輸入信號(hào)經(jīng)過多條路徑傳遞后到達(dá)某一邏輯門的輸入端時(shí)，會(huì)有時(shí)間先后，這一現(xiàn)象稱為 ，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為 。競(jìng)爭(zhēng)、冒險(xiǎn)4. 所謂組合邏輯電路是指：在任何時(shí)刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的 無關(guān)。輸入狀態(tài)、原來的狀態(tài)5. 組合邏輯電路由邏輯門電路組成，不包含任何 ，沒有能力。記憶元件

5、、記憶6. 常見的中規(guī)模組合邏輯器件有 和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個(gè)。7. 加法器是一種最基本的算術(shù)運(yùn)算電路，其中的半加器是只考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加不考慮 的加法器。低位向本位的進(jìn)位&全半加器既要考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加，還要考慮 的加法器。低位向本位的進(jìn)位9 .用全加器組成多位二進(jìn)制數(shù)加法器時(shí)，加法器的進(jìn)位方式通常有、2種。串行進(jìn)位、并行進(jìn)位10. 基本譯碼器電路除了完成譯碼功能外，還能實(shí)現(xiàn) 和功能。邏輯函數(shù)發(fā)生、多路分配11. 多路分配器可以直接用 來實(shí)現(xiàn)。譯碼器12. 與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是 。 提高運(yùn)算速度

6、13. 在分析門電路組成的組合邏輯電路時(shí)，一般需要先根據(jù) 寫出邏輯表達(dá)式。 邏輯電路圖14. 數(shù)據(jù)選擇器的功能相當(dāng)于多個(gè)輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個(gè)、唯一15. 數(shù)據(jù)分配器的功能相當(dāng)于一個(gè)多輸出的數(shù)據(jù)開關(guān)，是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個(gè)、多個(gè)16. 加法器的超前進(jìn)位級(jí)聯(lián)方式，高位的運(yùn)算不必等低位運(yùn)算的結(jié)果，故提高了,但結(jié)構(gòu)比較。運(yùn)算速度、復(fù)雜17. 加法器串行進(jìn)位的級(jí)聯(lián)方式由于結(jié)構(gòu) ，主要用在數(shù)字設(shè)備中。簡(jiǎn)單、低速來表示邏輯_0_。1, 016. 正邏輯的或門電路等效于負(fù)邏輯的

7、與門 電路。與門17實(shí)現(xiàn)基本的邏輯運(yùn)算的門電路主要有與門 、 或門 、 非門 三種。與門、或門、非門18三極管作為開關(guān)元件，主要工作在截止區(qū) 和 飽和區(qū)兩個(gè)區(qū)。截止區(qū)、飽和區(qū)19正邏輯電路中，電平接近于零時(shí)稱為低電平，用數(shù)字_0_ 表示，電平接近于 Vx稱為高電平，用數(shù)字J表示。0,120.負(fù)邏輯電路中，電平接近于零時(shí)稱為低電平，用數(shù)字J_表示，電平接近于 Vx稱為高電平，用數(shù)字_0_表示。1,021 異或門電路中，當(dāng)兩個(gè)輸入端的輸入為_01或10組合時(shí)，輸出為1。01、1022. 同或門電路中，當(dāng)兩個(gè)輸入端的輸入為 11或00組合時(shí)，輸出為1。00、1123. 數(shù)字電路中的邏輯狀態(tài)是由高、低

8、電平來表示的。負(fù)邏輯規(guī)定用高電平表示邏輯 _0_ ,用低電平來表示邏輯1。0, 11. 消除或減弱組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)，常用的方法是發(fā)現(xiàn)并消掉互補(bǔ)變量，增加,并在輸出端并聯(lián)。冗余項(xiàng)、濾波電容2. 要擴(kuò)展得到1個(gè)16-4線編碼器，需要 片74LS148。23在組合邏輯電路中，當(dāng)一個(gè)輸入信號(hào)經(jīng)過多條路徑傳遞后到達(dá)某一邏輯門的輸入端時(shí)，會(huì)有時(shí)間先后，這一現(xiàn)象稱為 ，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為 。競(jìng)爭(zhēng)、冒險(xiǎn)4. 所謂組合邏輯電路是指：在任何時(shí)刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的 無關(guān)。輸入狀態(tài)、原來的狀態(tài)5. 組合邏輯電路由邏輯門電路組成，不包含任何 ，沒有能力。記憶元件、記憶

9、6. 常見的中規(guī)模組合邏輯器件有 和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個(gè)。7. 加法器是一種最基本的算術(shù)運(yùn)算電路，其中的半加器是只考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加不考慮 的加法器。低位向本位的進(jìn)位&全半加器既要考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加，還要考慮 的加法器。低位向本位的進(jìn)位9 .用全加器組成多位二進(jìn)制數(shù)加法器時(shí)，加法器的進(jìn)位方式通常有、2種。串行進(jìn)位、并行進(jìn)位10. 基本譯碼器電路除了完成譯碼功能外，還能實(shí)現(xiàn) 和功能。邏輯函數(shù)發(fā)生、多路分配11. 多路分配器可以直接用 來實(shí)現(xiàn)。譯碼器12. 與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是 。 提高運(yùn)算速度13.

10、 在分析門電路組成的組合邏輯電路時(shí)，一般需要先根據(jù) 寫出邏輯表達(dá)式。 邏輯電路圖14. 數(shù)據(jù)選擇器的功能相當(dāng)于多個(gè)輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個(gè)、唯一15. 數(shù)據(jù)分配器的功能相當(dāng)于一個(gè)多輸出的數(shù)據(jù)開關(guān),是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個(gè)、多個(gè)16. 加法器的超前進(jìn)位級(jí)聯(lián)方式，高位的運(yùn)算不必等低位運(yùn)算的結(jié)果，故提高了，但結(jié)構(gòu)比較。運(yùn)算速度、復(fù)雜17. 加法器串行進(jìn)位的級(jí)聯(lián)方式由于結(jié)構(gòu) ，主要用在數(shù)字設(shè)備中。簡(jiǎn)單、低速1、 組合電路的基本單元是門電路，時(shí)序電路的基本單元是觸發(fā)器。/門電路

11、，觸發(fā)器2、 觸發(fā)器有上種穩(wěn)定狀態(tài)，在適當(dāng) 時(shí)鐘的作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。觸發(fā)器有兩種穩(wěn)定狀態(tài)，在適當(dāng)?shù)臅r(shí)鐘的作用下，觸發(fā)器 可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。3、 同步RS觸發(fā)器的特性方程中約束條件RS=O,所以它的輸入信號(hào)不能同時(shí)為 _0。/同步RS觸發(fā)器的特性方程中的約束條件為RS=Q所以它的輸入信號(hào)不能同時(shí)為0;4、 同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、 狀態(tài)機(jī)流程圖、 時(shí)序圖等方法描述。/同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、時(shí)序圖等方法描述5、 觸發(fā)器按邏輯功能可分為SR觸發(fā)器、JK 觸發(fā)器、 T 觸發(fā)器、 D觸發(fā)器 4 種最常用的觸發(fā)器

12、。、/觸發(fā)器按邏輯功能可分為 RS觸發(fā)器，JK觸發(fā)器，T觸發(fā)器、D觸發(fā)器四種最常用的觸發(fā)器。6、 JK觸發(fā)器的特性方程為：Q* =JQ' +K' Q。7、 D觸發(fā)器的特性方程為：Q * =D。8、 時(shí)序電路可分為： 同步時(shí)序電路禾廿 異步時(shí)序 電路。/時(shí)序電路可以分為同步時(shí)序電路，和異步時(shí)序電路9、 T觸發(fā)器的特性方程為：Q * =TQ' +T' Q。10、 時(shí)序電路的輸出不僅僅與當(dāng)前的輸入有關(guān)，還與以前的輸入有關(guān)。11、 所謂同步時(shí)序電路，是指所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)的操作下同時(shí)發(fā)生的。所謂同步時(shí)序電路，指所有的觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)

13、的操作下同時(shí)發(fā)生的。12、 RS觸發(fā)器的特性方程為：Q * =R+S' Q。13、既能進(jìn)行遞增計(jì)數(shù)又能進(jìn)行遞減計(jì)數(shù)的計(jì)數(shù)器稱為可逆計(jì)數(shù)器。14、 從總體上看，時(shí)序電路由組合電路和兩部分組成。15、若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用 二 個(gè)觸發(fā)器，它有個(gè)_J無效狀態(tài)。16、 計(jì)數(shù)器電路中，有效循環(huán)中的狀態(tài)稱為有效狀態(tài)；若無效狀態(tài)經(jīng)若干個(gè)CP脈沖后能 回至U有效循環(huán)中 , 稱其具有自啟動(dòng)能力。17、 4個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，其最大計(jì)數(shù)長(zhǎng)度為2 4。18、 所謂異步時(shí)序電路，是指觸發(fā)器。19、 寄存器可分為基本寄存器、移位寄存器。20、 時(shí)序邏輯電路有狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、 時(shí)序圖

14、四種描述方法。21、 RS JK、D和T觸發(fā)器中，只有 RS觸發(fā)器存在輸入信號(hào)的約束條件。22、 計(jì)數(shù)器按進(jìn)位體制的不同，可分為、 。23、 計(jì)數(shù)器按數(shù)字增減趨勢(shì)的不同可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器 。24、 構(gòu)成一個(gè)模6的同步計(jì)數(shù)器至少需要二個(gè)觸發(fā)器。25、具有直接置位端和復(fù)位端（Sd、Rd ）的觸發(fā)器，當(dāng)觸發(fā)器處于受 CP脈沖控制的情況F工作時(shí)，這兩端所加的信號(hào)為構(gòu)成一個(gè)模10的同步計(jì)數(shù)器至少需要4JK觸發(fā)器實(shí)現(xiàn)翻轉(zhuǎn)功能，其JK觸發(fā)器實(shí)現(xiàn)保持功能，其JK觸發(fā)器實(shí)現(xiàn)置0功能，其JK觸發(fā)器實(shí)現(xiàn)置1功能，其低電平26、27、2&29、30、JK取值應(yīng)為上。JK取值應(yīng)為 00。J

15、K取值應(yīng)為_01_。JK取值應(yīng)為10。個(gè)觸發(fā)器。1.D/A轉(zhuǎn)換器的作用是將數(shù)字信號(hào)轉(zhuǎn)變?yōu)槟M信號(hào)2.單穩(wěn)態(tài)觸發(fā)器有一個(gè)態(tài)，還有一個(gè)暫穩(wěn)態(tài)。3.A/D轉(zhuǎn)換器的作用是將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)4.輸出占空比是指 脈沖寬度與脈沖周期的比值亦即q=tw/T6.A/D轉(zhuǎn)換器一般由取樣、量化、編碼等幾個(gè)環(huán)節(jié)構(gòu)成。5.產(chǎn)生脈沖信號(hào)的電路主要由延遲電路、正反饋電路和開關(guān)元件三部分組成。7.D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)有轉(zhuǎn)換誤差，轉(zhuǎn)換速度，分辨率8.常用的A/D轉(zhuǎn)換器有 并聯(lián)比較型 A/D轉(zhuǎn)換器_，計(jì)數(shù)X A/D轉(zhuǎn)換器和逐次漸進(jìn)型A/D轉(zhuǎn)換器等。9.多諧振蕩器又稱無穩(wěn)電路，主要用于產(chǎn)生矩形脈沖信號(hào)。10.并行A/D轉(zhuǎn)換器主要由電壓比較器、寄存器和代碼轉(zhuǎn)換器組成。11.權(quán)電阻D/A轉(zhuǎn)換器主要由權(quán)電阻網(wǎng)絡(luò)、模擬開關(guān)、求和放大器組成。12.13.555 定時(shí)器由 SR 鎖存器 、兩個(gè)