異步時(shí)序邏輯電路的分析_第1頁(yè)
異步時(shí)序邏輯電路的分析_第2頁(yè)
異步時(shí)序邏輯電路的分析_第3頁(yè)
異步時(shí)序邏輯電路的分析_第4頁(yè)
異步時(shí)序邏輯電路的分析_第5頁(yè)
已閱讀5頁(yè),還剩4頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、6. 4 異步時(shí)序邏輯電路的分析異步時(shí)序邏輯電路的分析一一. . 異步時(shí)序邏輯電路的分析方法:異步時(shí)序邏輯電路的分析方法:分析步驟分析步驟: :3.3.確定電路的邏輯功能。確定電路的邏輯功能。2.2.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖;列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖; 1. 1. 寫出下列各邏輯方程式:寫出下列各邏輯方程式:b)b)觸發(fā)器的激勵(lì)方程;觸發(fā)器的激勵(lì)方程;c) c) 輸出方程輸出方程d)d)狀態(tài)方程狀態(tài)方程a)a)時(shí)鐘方程時(shí)鐘方程 CL& Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP(1)分析狀態(tài)轉(zhuǎn)換時(shí)必須考慮各觸發(fā)器的時(shí)鐘信號(hào)作用情況)

2、分析狀態(tài)轉(zhuǎn)換時(shí)必須考慮各觸發(fā)器的時(shí)鐘信號(hào)作用情況有作用,則令有作用,則令cpn=1;否則;否則cpn=0根據(jù)激勵(lì)信號(hào)確定那些根據(jù)激勵(lì)信號(hào)確定那些cpn=1的觸發(fā)器的次態(tài),的觸發(fā)器的次態(tài),cpn=0的觸發(fā)的觸發(fā)器則保持原有狀態(tài)不變。器則保持原有狀態(tài)不變。(2)每一次狀態(tài)轉(zhuǎn)換必須從輸入信號(hào)所能觸發(fā)的第一個(gè)觸發(fā)器)每一次狀態(tài)轉(zhuǎn)換必須從輸入信號(hào)所能觸發(fā)的第一個(gè)觸發(fā)器開始逐級(jí)確定開始逐級(jí)確定(3)每一次狀態(tài)轉(zhuǎn)換都有一定的時(shí)間延遲)每一次狀態(tài)轉(zhuǎn)換都有一定的時(shí)間延遲同步時(shí)序電路的所有觸發(fā)器是同時(shí)轉(zhuǎn)換狀態(tài)的,與之不同,異同步時(shí)序電路的所有觸發(fā)器是同時(shí)轉(zhuǎn)換狀態(tài)的,與之不同,異步時(shí)序電路各個(gè)觸發(fā)器之間的狀態(tài)轉(zhuǎn)換存

3、在一定的延遲,也就步時(shí)序電路各個(gè)觸發(fā)器之間的狀態(tài)轉(zhuǎn)換存在一定的延遲,也就是說(shuō),從現(xiàn)態(tài)是說(shuō),從現(xiàn)態(tài)Sn到次態(tài)到次態(tài)Sn+1的轉(zhuǎn)換過(guò)程中有一段的轉(zhuǎn)換過(guò)程中有一段“不穩(wěn)定不穩(wěn)定”的的時(shí)間。在此期間,電路的狀態(tài)是不確定的。只有當(dāng)全部觸發(fā)器時(shí)間。在此期間,電路的狀態(tài)是不確定的。只有當(dāng)全部觸發(fā)器狀態(tài)轉(zhuǎn)換完畢,電路才進(jìn)入新的狀態(tài)轉(zhuǎn)換完畢,電路才進(jìn)入新的“穩(wěn)定穩(wěn)定”狀態(tài),即次態(tài)狀態(tài),即次態(tài)Sn+1。 注意注意:例例1 1 分析如圖所示異步電路分析如圖所示異步電路1. 1. 寫出電路方程式寫出電路方程式 時(shí)鐘方程時(shí)鐘方程輸出方程輸出方程激勵(lì)方程激勵(lì)方程 CP0=CLK求電路狀態(tài)方程求電路狀態(tài)方程 觸發(fā)器如有時(shí)鐘

4、脈沖的上升沿作用時(shí),其狀態(tài)變化;觸發(fā)器如有時(shí)鐘脈沖的上升沿作用時(shí),其狀態(tài)變化; 如無(wú)時(shí)鐘脈沖上升沿作用時(shí),其狀態(tài)不變。如無(wú)時(shí)鐘脈沖上升沿作用時(shí),其狀態(tài)不變。n0n1QQZ CP1=Q0二二. . 異步時(shí)序邏輯電路的分析舉例異步時(shí)序邏輯電路的分析舉例 CLK & Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP00QD 11QD 000000001+0cpQcpQcpQcpDQnnnn 111111111+1cpQcpQcpQcpDQnnnn 00 CP0CP1Q0Q1CP11Q n10Q n 1 11 1 0 x11 0 1 00 1 0 x00 0 1 1

5、(X-無(wú)觸發(fā)沿?zé)o觸發(fā)沿 , -有有觸發(fā)沿觸發(fā)沿) ) 00/0 Q1Q0/Z 11/1 10/0 01/0 CP Q0 Q1 Z 1TCP 狀態(tài)不確定狀態(tài)不確定 根據(jù)狀態(tài)圖和具體觸發(fā)器的傳輸延遲時(shí)間根據(jù)狀態(tài)圖和具體觸發(fā)器的傳輸延遲時(shí)間tpLH和和tpHL,可以畫出時(shí)序圖可以畫出時(shí)序圖 4. 邏輯功能分析邏輯功能分析該電路是一個(gè)異步二進(jìn)制減計(jì)數(shù)器,該電路是一個(gè)異步二進(jìn)制減計(jì)數(shù)器,Z信號(hào)的上升沿可觸發(fā)借位信號(hào)的上升沿可觸發(fā)借位操作。也可把它看作為一個(gè)序列信號(hào)發(fā)生器。操作。也可把它看作為一個(gè)序列信號(hào)發(fā)生器。例例2 2 分析如圖所示異步時(shí)序邏輯電路分析如圖所示異步時(shí)序邏輯電路. . CLK Q0 FF

6、0 Q1 FF1 Q2 & Q0 Q1 CP0 CP1 FF2 Q2 CP2 C C C CLK Q0 FF0 Q1 FF1 Q2 & Q0 Q1 CP0 CP1 FF2 Q2 CP2 C C C 狀態(tài)方程狀態(tài)方程 00001+0cpQcpQQnnn 11111+1cpQcpQQnnn 02021+2cpQcpQQnnn 時(shí)鐘方程時(shí)鐘方程 CLKQCLKQCP220 01QCP CLK)QQQ(CLKQQQCP2102102 解解 (1) 1) 列出各邏輯方程組列出各邏輯方程組 (2) 列出列出 狀態(tài)表狀態(tài)表nQ2nQ1nQ012nQ11nQ10nQ110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110(CP=0表示無(wú)時(shí)鐘下降沿,表示無(wú)時(shí)鐘下降沿,CP=1表示有時(shí)鐘下降沿表示有時(shí)鐘下降沿)電路

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論