基于FPGA的DDS設(shè)計

1、實(shí)驗(yàn)名稱：基于 FPGA的 DDS信號源設(shè)計二、技術(shù)規(guī)范:1 .實(shí)驗(yàn)?zāi)繕?biāo)：設(shè)計一個直接數(shù)字頻率合成（DDS, DirectDigitalSynthesis）, DDS是一種 新型的頻率合成技術(shù)。DD豉術(shù)是一種把一系列數(shù)字形式的信號通過 DAG專 換成模擬信號的合成技術(shù)。DDS技術(shù)具有頻率切換時間短，頻率分辨率高，頻率穩(wěn)定度高，輸出 信號的頻率和相位可以快速切換，輸出相位可連續(xù)，并且在改變時能夠保持 相位的連續(xù)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)字控制。它在相對帶寬、頻 率轉(zhuǎn)換時間、相位連續(xù)性、高分辨率以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn) 超過了傳統(tǒng)頻率合成技術(shù)。因此在現(xiàn)代電子系統(tǒng)及設(shè)備的頻率源設(shè)計中

2、，尤 其在通信領(lǐng)域，直接數(shù)字頻率合成器的應(yīng)用越來越廣泛。2 .實(shí)現(xiàn)功能：本實(shí)驗(yàn)最后將設(shè)計出一個具有頻率控制和相位移控制功能的DDS。3 .引腳：本實(shí)驗(yàn)有三個輸入端口， 8位的頻率控制字端口，分別接8個開關(guān)按鍵，8位的相位控制字端口，分別接另外的 8個開關(guān)按鍵，系統(tǒng)時鐘輸入端口； 一個8位輸出端口，接D/A的輸入端口。FPGA板上的時鐘頻率為50MHz, 本實(shí)驗(yàn)將其10分頻后得到5MHz再使用。三.總體設(shè)計方案；-二I1 .DDS原理：實(shí)驗(yàn)采用目前使用最廣泛的一種 DD斯式是利用高速存儲器作查找表， 然后通過高速DAC俞出已經(jīng)用數(shù)字形式存儲的波形。圖1 : DDS系統(tǒng)的基本原理圖圖1中虛方框部分

3、是DDS的核心單元，它可以采用CPLD/FPGA來實(shí)現(xiàn)。 圖中的相位累加器由N位全加器和N位累加寄存器級聯(lián)而成， 可對頻率控制 字的二進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路。頻率控制字M和相位控制字分別控制DDS輸出正（余）弦波的頻率和相 位。每來一個時鐘脈沖，相位寄存器以步長 M遞增。相位寄存器的輸出與 相位控制字相加，其結(jié)果作為正（余）弦查找表的地址。正（余）弦查找表的數(shù)據(jù) 存放在ROM中，內(nèi)部存有一個周期的正弦波信號的數(shù)字幅度信息，每個查 找表的地址對應(yīng)于正弦波中0°360°范圍內(nèi)的一個相位點(diǎn)。查找表把輸入 的址信息映射成正（余）弦波的數(shù)字幅度信號，同時輸出到數(shù)模轉(zhuǎn)換器

4、DAC的 輸入端，DAC輸出的模擬信號經(jīng)過低通濾波器（LPF）,可得到一個頻譜純凈 的正（余）弦波。DDS具體工作過程如下：每來一個時鐘脈沖 clk, N位全加器將頻率控 制數(shù)據(jù)M與累加寄存器輸出的累加相位數(shù)據(jù) N相加，把相加后的結(jié)果送至 累加寄存器的輸入端。累加寄存器一方面將上一時鐘周期作用后所產(chǎn)生的新 的數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一時鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)M相加；另一方面將這個值作為取樣地址值送入幅度 /相位轉(zhuǎn)換電 路，此電路根據(jù)取樣地址輸出相應(yīng)的波形數(shù)據(jù)。 最后經(jīng)D/A轉(zhuǎn)換器和低通濾 波器將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。DDS輸出信號的頻率由下式?jīng)Q定：q=(2M /

5、2N ) Xlk( 2M代表取樣點(diǎn)數(shù)，M為頻率控制字、2N代表存儲器中存儲數(shù)據(jù)的多少，N代表累加器的位數(shù)， clk代表基準(zhǔn)時鐘頻率)。調(diào)節(jié)M可以改變?nèi)拥狞c(diǎn)數(shù)，從而改變頻率。假定基準(zhǔn)時鐘為70MHz,累力口器為16位，則clk=70MHz ,Y= 216=65536(N= 16),設(shè) M = 12WJX=212 =4096,所以 q=(4096/65536) 70=4.375MHz?？?見，通過設(shè)定相位累加器位數(shù) N、頻率控制字M和基準(zhǔn)時鐘的值，就可以 產(chǎn)生任一頻率的輸出。DDS的頻率分辨率定義為：q=clk/2N由于基準(zhǔn)時鐘一 股是固定的，因此相位累加器的位數(shù)就決定了頻率的分辨率。1 I &

6、quot;/ /2 .功能實(shí)現(xiàn)：如果利用AT29C010芯片實(shí)驗(yàn)接線圖如下：圖2: DDS試驗(yàn)連線圖 r-I頂層模塊圖：I I- I- I圖3: DDS頂層設(shè)計電路圖3 .系統(tǒng)總體框圖：圖4:總體框圖4 .模塊描述及功能實(shí)現(xiàn)（這里采用的是自己編的 rom,沒有用falsh芯片）：頂層模塊：頂層模塊主要用于分頻，定義系統(tǒng)的輸入和輸出端口。由于實(shí)驗(yàn) 箱采用系統(tǒng)時鐘位50MHz,本實(shí)驗(yàn)才有時鐘頻率為 5MHz,所以本模塊主要負(fù) 責(zé)將時鐘進(jìn)行10分頻。模塊將調(diào)用相位累加模塊和rom模塊。模塊端口有：系 統(tǒng)時鐘輸入端口（接系統(tǒng)時鐘），8位頻率控制字輸入端口和8位相位控制輸入 端口（接16個開關(guān)按鍵），8

7、位數(shù)據(jù)輸出端口（接D/A的8位輸入端口），復(fù) 位輸入端（接一個按鍵），分頻后的時鐘輸出（接 D/A的時鐘輸入）。名稱方向電平ms功能clkinput3.3V1系統(tǒng)時鐘信號，（50MHZFinput3.3V8頻率控制字resetinput3.3V1復(fù)位信號Pinput3.3V8相位控制字sin_outoutput3.3V8正弦波數(shù)據(jù)clk_5MHzoutput3.3v1分頻后的時鐘相位累加模塊：相位累加主要是利用頻率控制字和相位控制字來累加出尋址地址，N=N+M ; address=N+P其中N位累加寄存器，初期為 0; M位頻率控 來源：網(wǎng)絡(luò)轉(zhuǎn)載制字；address為尋址地址。模塊端口有：時鐘

8、輸入端口（接頂層模塊 5MHz時 鐘），復(fù)位輸入端口（接頂層模塊復(fù)位端），8位頻率控制字輸入端口和8位相 位控制輸入端口 （分別接頂層模塊的8位頻率控制字輸入端口和8位相位控制輸 入端口），地址輸出端口（將地址通過頂層模塊傳送給 rom模塊，8位）。名稱方向電平ms功能clk_5MHInput3.3V1分頻后時鐘（5MHZMInput3.3V8頻率控制字resetInput3.3V1復(fù)位信號data_PMInput3.3V8相位控制字data_outOutput3.3V13rom的地址rom模塊：首先利用MATLAB生成一個.HEX文件，.HEX文件存儲的是 一個深度為8192,寬度為8的正弦

9、波形數(shù)字信號（數(shù)據(jù)不能超過255）。代碼為:depth=8192;%存儲單元數(shù)；widths=8;%數(shù)據(jù)寬度為 8位；N=0:1:8192;s=sin(pi*N/125);% 計算 0pi/2 的 Sin 值;fidc=fopen('dds.hex','wt');% 以"wt"的形式打開，n 為換行%寫入 sinrom.hex%fprintf(fidc,'depth=%d;n',depth);fprintf(fidc,'width=%d;n',widths);fprintf(fidc,'address_

10、radix=uns;n');fprintf(fidc,'data_radix=uns;n');fprintf(fidc,'ContentBeginn');for(x=1:depth)fprintf(fidc,'%dn',round(125*sin(pi*(x-1)/4096)+125);endfprintf(fidc,'end;');fclose(fidc);然后在quartus下利用MATLAB生成的數(shù)據(jù)編寫一個單口 rom,并且生成對 應(yīng)的.V文件，即rom模塊。本模塊的功能是通過傳送過來的地址，查找地址所 對應(yīng)的數(shù)據(jù)

11、，并將數(shù)據(jù)輸出。生成的模塊端口:地址輸入端口(接相位累加模塊 傳送過來的地址，13位)，時鐘輸入端口(接分頻后的 5MHz時鐘)，數(shù)據(jù)輸 出端口( 8位)。名稱方向電平ms功能clkinput3.3V1分頻后時鐘(5MHzaddressinput3.3V13尋址地址qoutput3.3V8sin波形數(shù)據(jù)實(shí)驗(yàn)結(jié)果及分析:板子下載：將數(shù)字輸出接到DA轉(zhuǎn)換芯片的8個輸入腳，用示波器檢測DA的模擬輸出 信號。改變頻率控制字和相位控制字(由于濾波器原因，改變相位控制字沒有實(shí) 際效果)，觀察波形的改變。頻率控制字為0頻率控制字為128理論彳1: q=(128/16384) X500k=3.90625kHz (500k 為分頻后的時鐘)頻率控制字為64理論彳1: q=(64/16384) X 500k=1.953kHz頻率控制字為32理論彳1: q=(32/16384) X 500k=0.977kHz頻率控制字為16理論彳1: q=(16/16384) X 500k=0.488kHz頻率控制字為8理論彳1: q=(8/16384) X 500k=0.244kHz頻率控制字為4理論彳1: q=(4/16384) X 500k=0.122kHz頻率控制字為1理論彳1: q=(