微電子工藝技術-復習要點答案(完整版)

1、第四章晶圓制造1. CZ法提單晶的工藝流程。說明CZ法和FZ法。比較單晶硅錠 CZ、MCZ和FZ三種生長方法的優(yōu)缺點。答：1、溶硅2、引晶3、收頸4、放肩5、等徑生長6、收晶。CZ法：使用射頻或電阻加熱線圈，置于慢速轉(zhuǎn)動的石英坩 堝內(nèi)的高純度電子級硅在 1415度融化需要注意的是熔硅的時間不宜過長 。將一個慢速轉(zhuǎn)動的夾具的單晶硅籽晶棒逐漸降 低到熔融的硅中，籽晶外表得就浸在熔融的硅中并開始融化，籽晶的溫度略低于硅的熔點。 當系統(tǒng)穩(wěn)定后，將籽晶緩慢拉岀，同時熔融的硅也被拉岀。使其沿著籽晶晶體的方向凝固。籽晶晶體的旋轉(zhuǎn)和熔化可以改善整個硅錠摻雜物的均勻性。FZ法：即懸浮區(qū)融法。將一條長度50-10

2、0cm的多晶硅棒垂直放在高溫爐反應室。加熱將多晶硅棒的低端熔化，然后把籽晶溶入已經(jīng)熔化的區(qū)域。熔體將通過熔融硅的外表張力懸浮在籽晶和多晶硅棒之間，然后加熱線圈緩慢升高溫度將熔融硅的上方部分多晶硅棒開始熔化。此時靠近籽晶晶體一端的熔融的硅開始凝固，形成與籽晶相同的晶體結(jié)構(gòu)。當加熱線圈掃描整個多晶硅棒后，便將整個多晶硅棒轉(zhuǎn)變成單晶硅棒。CZ法優(yōu)點：所生長的單晶的直徑較大，成本相對較低；通過熱場調(diào)整及晶轉(zhuǎn)，坩堝等工藝參數(shù)的優(yōu)化，可以較好的控制電阻率徑向均勻性。 缺點：石英坩堝內(nèi)壁被熔融的硅侵蝕及石墨保溫加熱元件的影響，易引入氧、碳雜質(zhì)，不易生長高電阻率單晶。FZ法優(yōu)點：可重復生長,提純單晶，單晶純度

3、較CZ法高。無需坩堝、石墨托，污染少高純度、高電阻率、低氧、 低碳懸浮區(qū)熔法主要用于制造別離式功率元器件所需要的晶圓。缺點：直徑不如CZ法，熔體與晶體界面復雜，很難得到無位錯晶體，需要高純度多晶硅棒作為原料，成本高。MCZ :改良直拉法 優(yōu)點：較少溫度波動，減輕溶硅與坩堝作用，降低了缺陷密度，氧含量，提高了電阻分布的均勻性2晶圓的制造步驟【填空】答: 1、整形處理：去掉兩端，檢查電阻確定單晶硅到達合適的摻雜均勻度。2、切片3、磨片和倒角4、刻蝕5、化學機械拋光3. 列出單晶硅最常使用的兩種晶向?！咎羁铡看穑?11 和 100.4. 說明外延工藝的目的。說明外延硅淀積的工藝流程。答：在單晶硅的襯

4、底上生長一層薄的單晶層。5. 氫離子注入鍵合 SOI晶圓的方法答: 1、對晶圓A清洗并生成一定厚度的 SO2層。2、注入一定的H形成富含H的薄膜。3、晶圓A翻轉(zhuǎn)并和晶圓B鍵合, 在熱反應中晶圓 A的H脫離A和B鍵合。4、經(jīng)過CMP和晶圓清洗就形成鍵合 SOI晶圓6. 列出三種外延硅的原材料，三種外延硅摻雜物【填空】7、名詞解釋：CZ法提拉工藝、FZ法工藝、SOI、HOT（混合晶向）、應變硅答: CZ法：直拉單晶制造法。FZ法：懸浮區(qū)融法。SOI :在絕緣層襯底上異質(zhì)外延硅獲得的外延材料。HOT :使用選擇性外延技術，可以在晶圓上實現(xiàn)110和100混合晶向材料。應變硅：通過向單晶硅施加應力，硅的

5、晶格原子將會被拉長或者壓縮不同與其通常原子的距離。第五章熱處理工藝1. 列舉IC芯片制造過程中熱氧化 SiO2的用途? 答：1、原生氧化層2、屏蔽氧化層3、遮蔽氧化層4、場區(qū)和局部氧化層 5、襯墊氧化層6、犧牲氧化層7、柵極氧化層 8阻擋氧化層2. 柵氧化層生長的典型干法氧化工藝流程答: 1、850度閑置狀態(tài)通入吹除凈化氮氣。2、通入工藝氮氣充滿爐管。 3、將石英或碳化硅晶圓載舟緩慢推入爐管中4、以大約10度每分鐘升溫。5、工藝氮氣氣流下穩(wěn)定溫度。6、關閉氮氣，通入氧氣和氯化氫，在晶圓外表生成SO2薄膜。7、當氧化層到達厚度時，關掉氧氣和氯化氫，通入氮氣，進行氧化物退火。8工藝氮氣氣流下降溫。

6、9、工藝氮氣氣流下將晶舟拉岀，閑置狀態(tài)下吹除凈化氮氣。3. 影響擴散工藝中雜質(zhì)分布的因素答：1、時間與溫度，恒定外表源主要是時間。2、硅晶體中存在其他類型的點缺陷p75-p774. 氮化硅在IC芯片上的用途答: 1、硅局部氧化形成過程中，作為阻擋氧氣擴散的遮蔽層。2、作為化學拋光的遮擋層。3、用于形成側(cè)壁空間層、氧化物側(cè)壁空間層的刻蝕停止層或空間層。 4、在金屬淀積之前，作為摻雜物的擴散阻止層。 5、作為自對準工藝的刻蝕停止層。5. 離子注入后的 RTA流程答：1、晶圓進入2、溫度急升3、溫度趨穩(wěn)4、退火5、晶圓冷卻6、晶圓退出6. 為什么晶體晶格離子注入工藝后需要高溫退火？使用RTA退火有什

7、么優(yōu)點【填空】答：消除晶格損傷，恢復載流子壽命以及遷移率，激活一定比列的摻雜原子。P112降低了退火溫度或者說減少了退火時間， 減少了退火時的外表污染，硅片不會產(chǎn)生變形，不會產(chǎn)生二次缺陷，對于高劑量注入時的電激活率較高。7. SiO2-Si界面中存在幾種電荷？對器件性能有哪些影響？工藝上如何降低它們的密度【綜合】答：有5種。Li RB+ Cs+ K+幾乎沒有影響Na+會引起mos晶體管閾值電壓的不穩(wěn)定。P57 1、使用含氯的氧化工藝2、用氯周期性的清洗管道、爐管和相關的容器。3、使用超純潔的化學物質(zhì)4、保證氣體及氣體傳輸過程的清潔，保證柵電極材料不受污染。8. 擴散摻雜工藝的三個步驟【填空】答

8、: 1、晶圓清洗。2、生長遮蔽氧化層3、光刻4、刻蝕5、去光刻膠6、清洗7、摻雜氧化物淀積8、覆蓋氧化反應9、摻 雜物驅(qū)入9. 名詞解釋：結(jié)深、退火、 RTP、RTA、RTO、合金化熱處理答:結(jié)深：如果擴散雜質(zhì)與硅襯底原有雜質(zhì)的導電類型不同，在兩種雜質(zhì)濃度的相等處會形成PN結(jié)，此深度為結(jié)深。退火：將注有離子的硅片在一定溫度下，經(jīng)過適當時間的熱處理， 則硅片中的損傷就可能部分或大部分得到消除，載流子壽命以及遷移率也會不同程度的恢復，摻雜原子得到一定比例的電激活。這樣的過程叫熱退火。RTP:快速加熱工藝。是一種升溫速度非?？斓?，保溫時間很短的熱處理方式。RTA :快速加熱退火系統(tǒng)。高溫退火消除損傷

9、恢復單晶結(jié)構(gòu)并激活摻雜原子RTO :快速加熱氧化。合金化熱處理：利用熱能使不同原子彼此結(jié)合成化學鍵而形成金屬合金的一種加熱工藝。第六章光刻工藝1. 列出光刻膠的四種成分【填空】答:聚合物、感光劑、溶劑和添加劑2. 光刻工藝3個主要過程【填空】答:光刻膠涂敷、曝光和顯影3. 顯影工藝的3個過程【填空】答：顯影、硬烘烤和圖形檢測4. 列出4種曝光技術，并說明那種分辨率最高，說明各種曝光技術的優(yōu)缺點。答：1、接觸式曝光：分辨率較高，可在亞微米范圍內(nèi)。接觸時的微粒會在晶圓上產(chǎn)生缺陷，光刻版的壽命也會減短。2、接近式曝光： 光刻板壽命長，分辨率在 2UM。3、投影式曝光：解決了微粒污染，可以整片曝光，但

10、是分辨率較低。4、步進式曝光：分辨率高,nm級，無微粒污染。但是不能整片曝光，價格昂貴。步進式曝光的分辨率最高。5. 光刻工藝的8道工序答:八道工序為：晶圓清洗、預烘培和底漆涂敷、光刻膠自旋涂敷、軟烘烤、對準和曝光、曝光后烘烤，以及顯影、硬烘 烤和圖形檢測6. 軟烘烤的目的是什么？列出烘烤過度和不足會產(chǎn)生什么后果？答：目的：將光刻膠從液態(tài)轉(zhuǎn)變?yōu)楣虘B(tài)，增強光刻膠在晶體外表的附著力。使光刻膠含有5%-20%的殘余溶劑。不足后果：1、光刻膠在后續(xù)工藝中因為附著力不足脫落2、過多的溶劑造成曝光不靈敏 3、硬化不足，光刻膠會在晶圓外表產(chǎn)生微小震動，會在光刻膠上面產(chǎn)生模糊不清的圖像。過度后果：光刻膠過早聚

11、合和曝光不靈敏 解釋曝光后烘烤的目的。PEB曝光后烘烤烘烤過度和不足會產(chǎn)生什么問題？答：目的：降低駐波效應不足:無法消除駐波效應，影響分辨率。過度：造成光刻膠的聚合作用，影響顯影過程，導致圖形轉(zhuǎn)移失敗。 解釋硬烘烤的目的。光刻膠硬烘烤過度和不足會產(chǎn)生什么問題？答：目的：除去光刻膠內(nèi)的殘余溶劑、 增加光刻膠的強度，并通過進一步的聚合作用改良光刻膠的刻蝕與離子注入的抵抗力。 增強了光刻膠的附著力。過度:影響光刻技術的分辨率。不足：光刻膠強度不夠7什么是駐波效應？如何減小駐波效應答：駐波效應：當曝光的光纖從光刻膠與襯底的界面反射時，會與入射的曝光光線產(chǎn)生干預，會使曝光過度和不足的區(qū)域 形成條紋狀結(jié)構(gòu)

12、。減小駐波效應的方法：1、光刻膠內(nèi)加染料可以減小反射強度。2、經(jīng)驗外表淀積金屬薄膜與電介質(zhì)層作為抗反射鍍膜減少晶圓外表的反射。3、采用有機抗反射鍍膜層。 4、通過曝光后烘烤降低。8.名詞解釋：光刻技術、正光刻膠、負光刻膠、PSM移相掩膜、OPC光學臨界校正、離軸照明、浸入式光刻答:光刻技術：圖形化工藝中將設計好的圖形從光刻板或背縮光刻板轉(zhuǎn)印到晶圓外表的的光刻膠上使用的技術。正光刻膠：曝光區(qū)域變軟并最后被溶解。負膠則相反。PSM移相掩膜：相移掩膜上的電介質(zhì)層在光刻版上開口部分以間隔的方式形成相移圖形,通過沒有相移涂敷開口部分的光線，會與通過有相移涂敷開口的光線產(chǎn)生破壞性干預，相反的相移會在高密度

13、排列區(qū)形成非常清晰的圖像。Opc光學臨界校正：補償當圖形尺寸和曝光光線尺寸臨近時所產(chǎn)牛的衍射效應。離軸照明：通過使用光圈將入射光以一定角度入射到光學系統(tǒng)的透鏡上,收集光刻板上光柵的一級衍射，提高分辨率。浸入式光刻：通過在物鏡和晶圓外表空隙之間填充離子水以提高光刻分辨率第七章等離子體工藝1. 等離子體工藝在半導體制造中的應用答: (1) IC制造中所有圖形化刻蝕均為等離子體刻蝕或干法刻蝕。2應用于電介質(zhì)積淀。3離子注入使用等離子體源制造晶圓摻雜所需的離子， 并提供電子中和晶圓外表上的正電荷。4物理氣相淀積用離子轟擊金屬靶外表，使金屬濺鍍淀積于晶圓外表。5遙控等離子體廣泛應用于清潔機臺的反應室、薄

14、膜去除、薄膜淀積工藝中2. 半導體工藝中等離子體最重要的三種碰撞【填空】答：離子化碰撞、激發(fā)-松弛碰撞、分解碰撞3. 名詞解釋：離子化碰撞、激發(fā)-松弛碰撞、分解碰撞、平均自由程、答:離子化碰撞：當電子和原子或者分子碰撞時，會將部分能量傳遞到受原子核或分子核束縛的軌道上。激發(fā)-松弛碰撞：當電子和原子或者分子碰撞時，電子沒有脫離核的束縛，而是躍遷到更高的能級叫激發(fā)。處于激發(fā)狀 態(tài)的電子落回到基態(tài)或者最低能級叫松弛。分解碰撞：當電子和分子碰撞時，碰撞的能量比分子的化學鍵能量高，打破了化學鍵的自由基。叫分解碰撞。 平均自由程：粒子和粒子碰撞前能夠移動的平均距離。第八章離子注入工藝1. 離子注入工藝和擴

15、散工藝相比的優(yōu)點答:溫度低，使用PR遮蔽層擴散硬遮蔽層，非等向性摻雜輪廓，可獨立控制摻雜濃度和結(jié)深，批量及單晶圓工藝擴 散為單晶圓工藝2. 離子注入的兩種阻滯機制【填空】答:原子核阻滯和電子阻滯。3. 離子注入的通道效應和減小通道效應的方法答：通道效應：如果一個電子以正確的角度進入通道，它只需要很少的能量就可以行進很長的距離。方法：1對大的離子，沿溝道軸向110偏離7-10度。2外表用二氧化硅掩膜。3用Si, Ge,F,Ar等離子使外 表預非晶化，形成非晶層。4增加注入劑量晶格損失增加，非晶層形成，溝道離子減少。4. 離子注入后為什么要進行熱退火答:離子注入的過程中，離子與晶格原子碰撞會使原子

16、從晶格的束縛能中釋放岀來。熱退火可以修復單晶結(jié)構(gòu)并激活摻雜 物。5. 離子注入工藝在元器件中的應用（8+）答：1阱區(qū)注入。2對重度阱區(qū)注入，抑制結(jié)擊穿效應。3調(diào)整閾值電壓。4多晶硅摻雜降低電阻系數(shù)。5擴散阻擋層的離子注入。6LDD注入抑制熱電子效應。7源漏極注入使源 漏極與多晶硅柵正下方的溝道分開以抑制熱電 子效應。8溝道終止注入形成 P型摻雜隔離區(qū)。6. 集成電路制造中常用的3種摻雜物三氟化硼B(yǎng)10H14 硼烷C2B10H127. 離子注入設備的主要組成部分（7部分）【填空】答:氣體系統(tǒng)、電機系統(tǒng)、真空系統(tǒng)、控制系統(tǒng)、射線系統(tǒng)、電荷中性化系統(tǒng)、晶圓處理系統(tǒng)8. 名詞解釋：通道效應答：通道效應

17、：如果一個電子以正確的角度進入通道，它只需要很少的能量就可以行進很長的距離。第九章刻蝕工藝1. IC芯片工藝過程中包括的刻蝕工藝過程（8）答: 1圖形化和整面全區(qū)刻蝕。2單晶硅刻蝕用于淺槽隔離。3多晶硅刻蝕用于界定柵和局部互連線。4氧化物刻蝕界定接觸窗和金屬層間接觸孔。5金屬刻蝕形成金屬互連線。6氧化層CMP停止在氮化硅層后的氮化硅剝除工藝。7電介質(zhì)的非等向性回刻蝕形成側(cè)壁空間層。8鈦金屬硅化物形成合金之后的鈦剝離。2什么是刻蝕的選擇性【填空】答：圖形化刻蝕中對于光刻膠、被刻蝕薄膜和襯底三種材料的刻蝕速率不同。3. 濕法刻蝕氧化硅、硅、氮化硅、金屬的化學試劑【填空】答：4. 等離子刻蝕中非等性

18、刻蝕的原理：損傷機制和阻絕機制5. 名詞解釋：負載效應過刻蝕主刻蝕答:負載效應：等離子體圖形化刻蝕過程中，刻蝕圖形將影響刻蝕速率和刻蝕輪廓。過刻蝕：刻蝕薄膜時，晶圓內(nèi)的刻蝕速率和薄膜厚度并不完全均勻，主刻蝕后，會有少部分的薄膜留下，移除剩余薄 膜的過程稱為過刻蝕。移除大部分薄膜的過程稱為主刻蝕。第十章化學氣相淀積與電介質(zhì)薄膜1. 半導體工藝中常用的三種CVD反應器類型【填空】答: APCVD :常壓化學氣相淀積LPCVD:低壓化學氣相淀積PECVD :等離子增強型化學氣相淀積2. 熱生長氧化物和 CVD氧化物的本質(zhì)區(qū)別是什么？答：生長的薄膜與消耗的硅襯底，淀積的薄膜不消耗硅襯底。熱生長的二氧化

19、硅來自氣相氧，硅來自襯底，當薄膜生長進 入襯底時，這個過程會消耗襯底的硅。CVD氧化物的硅與氧都來自氣相狀態(tài)，并沒有消耗硅襯底3. 電介質(zhì)CVD工藝最常使用的硅來源氣體、氮化硅淀積中的三種源材料氣體、CVD氧化物的氧來源氣體答：電介質(zhì)CVD中生長的硅最常用的氣體是硅烷 （SiH4）與TEOS（四乙氧基硅烷，Si（OC2H5）4）。對于低k介質(zhì)層：3MS（三甲基硅烷或（CH 3）3SiH ）是最常使用的源材料；對于超低k介質(zhì)材料：常采用DEMS（C5H14Si）和CHO（氧化環(huán)乙烯或C4H10O）作為源材料。4. PSG用于ILD0的2種原因；BPSG用于ILD0的原因是什么？答: 1可捕捉移動

20、的鈉離子2減小硅玻璃的加熱回流溫度5. CVD工藝的的工藝流程答: 1氣體或氣相源材料進入反應器2源材料擴散穿過邊界層并接觸襯底 3源材料吸附在襯底外表4吸附的源 材料在襯底外表移動5源材料在襯底外表開始化學反應6固體產(chǎn)物在晶體外表形成晶核7晶核生長形成島狀物8島狀物結(jié)合形成連續(xù)的薄膜9其他氣體副產(chǎn)品從襯底外表上放岀10氣體副產(chǎn)品擴散過邊界層11氣體副產(chǎn)品流岀 反應器6. 源材料擴散穿過邊界外表時的兩種外表吸附【填空】答:化學吸附：襯底外表的原子與吸附的源材料的分子內(nèi)的原子形成化學鍵;物理吸附：吸附在源材料的外表;7. 半導體工藝中電介質(zhì)薄膜的應用（5種）答：1作為鈍化保護層2ILD0的摻雜物

21、阻擋層3紫外線可以穿透的保護層4作為ILD材料8. 名詞解釋：APCVD、LPCVD、PECVD、黏附系數(shù)、化學吸附、物理吸附、USG、PSG、BPSG答: APCVD :常壓化學氣相淀積； LPCVD:低壓化學氣相淀積； PECVD :等離子增強型化學氣相淀積； 黏附系數(shù)： 當原子或分子與襯底外表發(fā)生一次碰撞時，與外表形成化學鍵并被化學吸附的概率；USG :未摻雜的硅玻璃； PSG:磷摻 雜硅玻璃； BPSG :磷硼摻雜的氧化硅。第十一章金屬化工藝1.90年代以前，哪些因素影響銅用于IC工藝答:器件尺寸；器件密度；化學機械研磨工藝；多重金屬連線；鋁金屬的電導率在金屬中排第四，僅次于銀、銅、金

22、。鋁是這四種金屬中唯一容易進行干法刻蝕形成很細金屬連線的材料。 然而銅和二氧化硅的附著能力很差。銅在硅和二氧化硅中的擴散速率很高，銅的擴散將引起嚴重的金屬污染使元器件失效。2什么叫“結(jié)尖刺效應”，集成電路工藝中如何防止鋁的結(jié)尖刺效應？答:硅可以溶解在鋁中。在源/漏區(qū)，鋁金屬會與硅直接接觸，硅會溶入鋁中，而鋁會擴散進入硅內(nèi)形成鋁尖凸物。鋁的尖 凸物可以穿透摻雜界面使源漏區(qū)，鋁金屬會與硅直接接觸，鋁的尖凸物可以穿透摻雜界面使源/漏與襯底形成短路，這將增加器件的漏電并引起可靠性問題，該效應稱為結(jié)尖刺現(xiàn)象。硅在鋁中的飽和溶解度為 1%，所以增加大約1%的硅到鋁中可以使硅在鋁中到達飽和而有效防止硅進一步

23、溶解在鋁中 防止形成結(jié)尖刺。400 C的熱退火也會在鋁硅界面形成合金，這樣也可以預制鋁硅相互擴散形成結(jié)尖刺現(xiàn)象。3什么叫“電遷移現(xiàn)象”，集成電路工藝中如何減小電遷移現(xiàn)象。答：鋁金屬是一種多晶態(tài)材料，包含了許多小的單晶態(tài)晶粒。當電流通過鋁線時，電流會持續(xù)不斷碰撞晶粒。一些較小的 晶粒就開始移動，如在一條溪流底部的小石頭一樣，它們會在洪水的沖刷下被沖刷下來，該效應稱為電遷移。當少量百分比的銅與鋁形成合金時，鋁的電遷移率將顯著增強，因為銅起了鋁晶粒之間的黏著劑作用，并防止晶粒因 為電子轟擊而遷移，Al-Si-Cu合金就是利用了這個原理。4. 雙重鑲嵌銅互連技術的幾個挑戰(zhàn)及雙鑲嵌銅互連工藝流程答:挑戰(zhàn)

24、：高深寬比的金屬層間接觸孔需要點擊一層銅阻擋層以防止銅擴散，這個阻擋層需要良好的側(cè)壁和底層階梯覆 蓋、優(yōu)良的電介質(zhì)附著層和低的接觸電阻。高質(zhì)量的銅薄膜淀積、低電阻率及無空洞高深寬比溝槽和金屬層間接觸窗孔填充。無缺陷的銅研磨和后 CMP清洗技術。工藝流程：預淀積、清洗；PVD Ta阻擋層、Cu籽晶層；ECD或CVD銅，銅熱退火；Cu和Ta CMP密封氧化物CVD ；5. 鉭在銅互連工藝中的作用【填空】答:鉭作為銅淀積前的阻擋層，可以防止銅擴散穿過氧化硅進入硅襯底損壞元器件。鉭與鈦、氮化鈦阻擋層材料相比，是一種很好的阻擋層材料，一般利用濺鍍工藝淀積6. 鋁銅多層互連技術，最常用的四種金屬：Al,

25、W, Ti, TiN;銅互連技術最常用的金屬：Cu, Ta或TaN【填空】7. 金屬硅化物可以用于減小局部互連線電阻和接觸孔電阻【填空】8. IC工藝中氮化鈦的 3種應用【填空】答: IC工藝中氮化鈦廣泛應用于阻擋層、附著層以及抗反射涂層膜。第十二章化學機械研磨工藝（CMP）1. IC工藝中有哪些技術可以用于介質(zhì)平坦化（5）答:加熱流動技術；濺射回刻蝕技術；光刻膠回刻蝕技術；自旋涂敷氧化硅回刻蝕技術；電介質(zhì)CMP技術;電介質(zhì)CMP工藝是20世紀80年代由IBM公司發(fā)展并作為電介質(zhì)平坦化的一種技術。2. CMP技術的優(yōu)點答：優(yōu)點：1CMP可以將晶圓外表平坦化，可以允許高解析度的光刻技術。被平坦化

26、的外表可以消除側(cè)壁變薄引起金屬 導線高電阻和高遷移率問題，這種側(cè)壁變薄與金屬PVD工藝的階梯覆蓋有關。2CMP平坦化不存在金屬導線薄化問題。3被平坦化的外表也可以減小為了消除由于電介質(zhì)階梯形成的厚光刻膠引起的過度曝光和顯影的需求。4平坦化的外表允許更均勻的薄膜淀積，減小過刻蝕所需的時間，并可以減小刻蝕技術中長時間過刻蝕有關的底切形成襯底損失。5只需很少的過刻蝕。3對于鋁銅互連，CMP工藝在IC制造中的兩個主要運用：（STI、鎢塞工藝中晶圓外表大量薄膜移除電介質(zhì)層平坦化）【填空】第十三章半導體工藝整合1. 集成電路制造中的四種隔離技術【填空】答：整面全區(qū)覆蓋氧化層、局部硅氧化（LOCOS）、淺槽

27、隔離（STI）、P型摻雜結(jié)也可以用于形成相鄰晶體管的電氣隔離。2. 集成電路制造中使用哪兩種方法來防止MOS管的源漏穿通效應：（中等能量低電流的抗穿通離子注入工藝45°大傾角注入工藝）【填空】3. CMOS IC 工藝中的三種阱區(qū)形成工藝【填空】答:高能量、低電流的離子注入；加熱退火/擴散工藝；自對準雙阱工藝。4. 解釋說明自對準柵工藝流程，為什么當圖形化尺寸小到0.18um時，使用鈷硅化物取代鈦硅化物？為什么當圖形化尺寸小到 65nm時，使用鎳硅化物取代鈷硅化物？答1 :這種工藝用一個有源區(qū)光刻在場氧化層上開出刻蝕窗口定義晶體管區(qū)域。流程：晶圓清洗、柵極氧化層生長和多晶硅淀積后，柵

28、極光刻定義岀柵極和連線。離子注入和加熱退火后，晶體管就制造完成了。對于閃存器件，廣泛使用鉆硅化物；對于CMOS邏輯器件，用于局部互連的硅化物通常為硅化鈦 （大于180nm）、鉆硅化物（250nm-90nm）和鎳硅化物（65nm及更 小）。答2 :低電阻的晶粒C-54相鈦硅化物的尺寸約 0.2um。當柵的寬度小于這種晶粒尺寸時，鈦硅化物就不能應用。因此，開 始在局部互連中使用鉆硅化物。鉆硅化物具有低的電阻率，而且也可以通過自對準硅化物工藝形成。Ti Si2和CoSi2形成大約需要形成大約需要 750 'C的退火，這個溫度對于特征尺寸為 65nm或更小的器件來說太高， 因此開始發(fā)展鎳硅化物

29、工藝并 應用于CMOS集成電路制造中。NiSi的退火溫度約為450 C。5. 什么是LOCOS ?簡介LOCOS工藝的工藝流程并說明LOCOS的主要缺點。答:局部硅氧化技術（LOCOS）從20世紀70年代起就一直應用于IC芯片生產(chǎn)中，其中的一個優(yōu)點是二氧化硅是在溝道隔離 注入后才生長的。流程：晶圓清洗t生長墊底氧化層（a）tCVD氮化硅t光刻t氮化硅t光刻1: LOCOS宀刻蝕氮化硅t去光刻膠t清洗t隔離注入，硼 （b） t濕法氧化，形成LOCOS（c） t去氮化層和墊底氧化層（d） t清洗。LOCOS工藝主要的缺點之一就是所謂的鳥嘴效應。因為二氧化硅是等向性生長，從而使得在氮化硅層下形成側(cè)面

30、侵蝕。 加熱氧化期間，鳥嘴由二氧化硅內(nèi)部的等向性擴散形成。6. 什么是STI ?簡介先進STI工藝流程（使用CMP工藝的那種）答：淺槽隔離（STI）品網(wǎng)活洗去光刻膠生氐墊底軌化層消洗淀枳氮化辟刻蝕硅晶圓清洗晶圓清洗預處周匸光抑砂自燕涂敵r軟烘烤生長阻攔楓化層STI）tS>J版對準及曜 先HDP-CVD USG肆光后烘烤/皚崟迸拱烤CMP USG陽形檢測USG退火刻域氮化硅康輒化層濕沫九除個化<1和蟄底楓化忌7. 列出銅互連工藝流程，列出鋁硅合金多層互連工藝流程，解釋之間的區(qū)別？答：銅互連的技術是在介質(zhì)外表刻蝕溝槽，然后銅淀積在溝槽中，隨后通過銅CMP工藝去除晶圓外表大量的銅，只將銅

31、線埋在介質(zhì)層內(nèi)。通過使用這種鑲嵌工藝，并不需要金屬的刻蝕過程。鋁合金多層互連工藝步驟包括:電介質(zhì)CVD、電介質(zhì)平坦化、電介質(zhì)刻蝕、鎢化學氣相淀積、去除大量的鎢、金屬疊 層、電介質(zhì)平坦化、電介質(zhì)刻蝕、鎢化學氣相淀積、去除大量的鎢、金屬疊層PVD以及金屬刻蝕。PECVDt 物CVD FSG(時晶圜清洗氮MNM光刻IIBMJSPVD刻h>TSG和氮代物fbc)銅軒晶層去光刻膠ECP(d)晶國淸洗CMP樹和噩銅互連的技術CVD氨化物親蓋層咼CVD USG CMPUSG(a) 晶岡清洗 通孔光刻 iinuso 去個帥) 品期*洗訊議射摘洗PVD Ti和TiNCVD TIN和尊爲子處理CVDCMPW, TI和TIN(c)晶圓清洗PVD TiPVD AI<CuPVD DN|d) 金屬互連光刻 刻愉金図 去光刻膠(礎第十四章1. 20世紀90年代集成電路工藝中使用的18道光刻工