AD9851中文手冊(cè)

1、AD9851中文手冊(cè)AD9851 目錄特征3應(yīng)用3概述3功能方框圖4AD9851詳細(xì)說明4引腳功能描述6引腳圖7操作和應(yīng)用7特征 l 180 MHz時(shí)鐘速率參考時(shí)鐘具有6倍倍乘器。l 芯片具有高性能10位DAC和高速滯后比較器 l 無雜散動(dòng)態(tài)范圍SFDR43 dB 70 MHz的模擬輸出。 l 32位頻率控制字 l 簡(jiǎn)化控制接口：并行或串行 l 異步加載格式 l 5位相位調(diào)制和補(bǔ)償能力 l 比較器紋波抖動(dòng)<80 ps p-p 20 MHz l +2.7 V至+5.25 V單電源工作 l 低功耗： 555毫瓦 180兆赫 l 省電功能， 4毫瓦 2.7 V l 超小28引線SSOP封裝 l

2、 頻帶寬 正常輸出工作頻率范圍為 072MHz ; 應(yīng)用 l 頻率/相敏正弦波合成 l 為進(jìn)行數(shù)字通信設(shè)定時(shí)鐘恢復(fù)和鎖定電路 l 通信 l 數(shù)字控制的ADC編碼發(fā)生器 l 敏捷L.O應(yīng)用在正交振蕩器 l 連續(xù)波，調(diào)幅，調(diào)頻， FSK信號(hào)，發(fā)射機(jī)的MSK模式。 概述 該AD9851是一種高度集成的設(shè)備，采用先進(jìn)的DDS技術(shù)，再加上內(nèi)部高速度、高性能D / A轉(zhuǎn)換器，和比較器，使一個(gè)數(shù)字可編程頻率合成器和時(shí)鐘發(fā)生器功能化。當(dāng)參照準(zhǔn)確的時(shí)鐘源， AD9851可以產(chǎn)生一個(gè)穩(wěn)定的頻率和相位且可數(shù)字化編程的模擬正弦波輸出。此正弦波可直接用作時(shí)鐘源，在其內(nèi)部轉(zhuǎn)化為方波成為靈活的時(shí)鐘發(fā)生器。AD9851采用的

3、最新的高速DDS內(nèi)核可接受32位的頻率控制字，180 MHz系統(tǒng)時(shí)鐘，分辨率為0.04赫茲。該AD9851包含一個(gè)特有的6 × REFCLK倍乘器電路，因此無需高速外部晶振。 6 × REFCLK倍乘器使其有最小的無雜散動(dòng)態(tài)范圍SFDR和相位噪聲特性。AD9851提供了5位可編程相位調(diào)制，使移相輸出的增量為11.25°。 功能方框圖該AD9851包含一個(gè)內(nèi)部的高速比較器?？梢暂敵鲆粋€(gè)低抖動(dòng)輸出脈沖?？蛇M(jìn)行頻率調(diào)整，控制能將相位調(diào)諧字異步加載到AD9851并通過并行或串行方式載入。并行負(fù)載格式由五個(gè)迭代的8位控制字（字節(jié)） 。第一個(gè)8位字節(jié)控制輸出相位， 6 

4、15; REFCLK倍乘器，電源關(guān)閉啟用和裝載模式;其余字節(jié)組成32位頻率控制字。串行加載完成是通過一個(gè)40位串行數(shù)據(jù)流進(jìn)入通過其中一根并行輸入總線。該AD9851采用先進(jìn)的具有突破性功能的CMOS技術(shù)。供電電源僅555毫瓦功率耗散（ +5 V電源供電） ，最大時(shí)鐘速率為180兆赫。該AD9851封裝采用28引腳SSOP ，主流AD9850 為125 MHz的頻率。AD9851詳細(xì)說明l 時(shí)鐘輸入特性（6倍倍乘器未啟動(dòng)）：+5V供電時(shí)最小輸出頻率1MHZ，最高輸出頻率為160MHZ。 +3.3V供電時(shí)最小輸出頻率1MHZ，最高輸出頻率為120MHZ。 +2.7V供電時(shí)最小輸出頻率1MHZ，最高

5、輸出頻率為100MHZ。 l 時(shí)鐘輸入特性（6倍倍乘器啟動(dòng)）： +5V供電時(shí)最小輸出頻率5MHZ，最高輸出頻率為30MHZ。 +3.3V供電時(shí)最小輸出頻率5MHZ，最高輸出頻率為20.83MHZ。 +2.7V供電時(shí)最小輸出頻率5MHZ，最高輸出頻率為16.66MHZ。 輸入阻抗：1M 輸出阻抗：120k l 寬帶無雜散動(dòng)態(tài)范圍1.1 MHz 模擬輸出 (DC to 72 MHz) +25°C IV 60 64 dBc 20.1 MHz 模擬輸出 (DC to 72 MHz) +25°C IV 51 53 dBc 40.1 MHz 模擬輸出(DC to 72 MHz) +25

6、°C IV 51 55 dBc 50.1 MHz 模擬輸出 (DC to 72 MHz) +25°C IV 46 53 dBc 70.1 MHz模擬輸出 (DC to 72 MHz) +25°C IV 42 43 dBcl 窄帶無雜散動(dòng)態(tài)范圍 1.1 MHz (±50 kHz) +25°C V 85 dBc 1.1 MHz (±200 kHz) +25°C V 80 dBc 40.1 MHz (± 50 kHz) +25°C V 85 dBc 40.1 MHz (± 200 kHz) +25&#

7、176;C V 80 dBc 70.1 MHz (± 50 kHz) +25°C V 85 dBc 70.1 MHz (± 200 kHz) +25°C V 73 dBcl 器件輸出特性 輸入電容 +25°C V 3 pF 輸出阻抗 +25°C IV 500 k輸入偏差電流 +25°C I 12 A 輸入電壓范圍+25°C IV 0 5 V l 器件輸出特性 Logic “1” +5 V Supply +25°C VI +4.8 V Logic “1” +3.3 V Supply +25°C V

8、I +3.1 V Logic “1” +2.7 V Supply +25°C VI +2.3 V Logic “0” Voltage +25°C VI +0.4 V 連續(xù)的輸出電流 +25°CIV 20mA 滯后現(xiàn)象 +25°CIV10 mV 傳輸延時(shí) +25°CIV 7 ns 轉(zhuǎn)換頻率 (1 V p-p Input Sine Wave) +25°C IV 200 MHz 上升/下降 時(shí)間, 15 pF Output Load +25°CIV 7 ns 輸出抖動(dòng) (p-p)3 +25°C IV 80 ps (p-p

9、)l 時(shí)鐘輸出特性 輸出抖動(dòng) (時(shí)鐘發(fā)生器配置, 40 MHz 1 V 峰峰值輸入正弦波) +25°C V 250 ps (p-p) 時(shí)鐘輸出占空比 FULL IV 50 ± 10 %l 最大絕對(duì)額定值 最大節(jié)點(diǎn)溫度 . . . . . . . . . . . . . . . .+150°C 存儲(chǔ)溫度 . . . . . . . . . . . . . . . . . 65°C to +150°C VS . . . . . . . . . . . . . . . . . . . . +6 V 工作溫度 . . . . . . . . . . .

10、 . . . . . . 40°C to +85°C 數(shù)字輸入 . . . . . . . . . . . . . . . . . 0.7 V to +VS + 0.7 V 焊接溫度 (10 sec) . . . . . . . . . . . . .+300°C 數(shù)字輸出電流 . . . . . . . . . . . . . . . . 30 mA SSOP 熱阻抗 . . . . . . . . . . . . . . . . . 82°C/W DAC 輸出電流 . . . . . . . . . . . . . . . .30 mA引腳功能描述引

11、腳標(biāo)號(hào) /助記符 功能l 41, 2825 /D0D7 8位數(shù)據(jù)輸入. 數(shù)據(jù)端口，用于裝載32位的頻率控制字和8位相位控制字。 D7為最高位，D0=最低位 D7, 25引腳, 也作為40位控制字串行輸入引腳l 5/PGND 6× REFCLK倍乘器接口l 6/PVCC6× REFCLK 倍乘器正向供電電壓引腳l 7/W_CLK 數(shù)據(jù)加載時(shí)鐘. 上升沿加載并行或串行頻率/相位控制字異步輸入到40-bit 輸入寄存器 l 8 /FQ_UD 頻率更新 上升沿異步加載40位數(shù)據(jù)到內(nèi)部數(shù)據(jù)寄存器對(duì)DDS核心起作用. FQ_UD 作用當(dāng)輸入寄存器只能容納一位有效的數(shù)據(jù)。 l 9 /RE

12、FCLOCK 參考時(shí)鐘輸入. CMOS/TTL-電平脈沖, 直接或通過 6× REFCLK倍乘器. 直接模式, 也是系統(tǒng)時(shí)鐘. 如果 6× REFCLK 倍乘器采用, 倍乘器輸出也是系統(tǒng)時(shí)鐘。系統(tǒng)時(shí)鐘上升沿開始工作。l 10, 19/AGND 模擬地 (DAC and Comparator). l 11, 18 /AVDD 模擬電路的正向供電電壓 (DAC和比較器, Pin 18) 和帶隙電壓參考Pin 11. l 12/ RSET DAC外部復(fù)位連接3.92 k電阻接地10 mA 電流輸出. 這使得 DAC 的 IOUT and IOUTB滿量程輸出成為可能. RSET

13、= 39.93/IOUT l 13 /VOUTN 內(nèi)部比較器負(fù)向輸出端 l 14 /VOUTP 內(nèi)部比較器正向輸出端 l 15 /VINN 內(nèi)部比較器的負(fù)向輸入端。 l 16 /VINP 內(nèi)部比較器的正向輸入端。l 17 /DACBP DAC 旁路連接. 這是DAC 旁路連接端 連接通常為 NC (無連接) 以便有很好的無雜散性能。 l 20 /IOUTB 互補(bǔ)DAC 輸出 具有和 IOUT 有相同的參數(shù)，除去 IOUTB = (滿量程輸出-IOUT). 輸出負(fù)載應(yīng)該等于 IOUT最好的 無雜散性能 l 21/ IOUT DAC輸出端轉(zhuǎn)換通常是一電阻或一變壓器接到地. IOUT = (滿量程輸

14、出IOUTB) l 22 /RESET主復(fù)位引腳; 高電平有效; 高電平清除 DDS 累加器和相位延遲器為 0Hz 和 0 相位，同時(shí)置數(shù)據(jù)輸入為并行模式以及禁止 6 倍參考時(shí)鐘倍乘器工作。 未清除40-bit 輸入寄存器. RESET優(yōu)先權(quán)最高l 23 /DVDD 數(shù)字電源引腳(+5)。 l 24 /DGND 數(shù)字地. 引腳圖操作和應(yīng)用IOUT 和IOUTB 都有100 負(fù)載. 兩個(gè)100 k電阻器“樣品”都有輸出，輸出值是這兩個(gè)輸出電壓的平均值。帶有470 pF電容 的濾波器和和施加到比較器的輸入作為數(shù)字開關(guān)門限。在一個(gè)reset命令發(fā)出后，W_CLK允許獨(dú)立的編程每個(gè)AD9851 40位

15、輸入寄存器，通過8位數(shù)據(jù)總線或串行輸入引腳。FQ_UD脈沖發(fā)出后結(jié)果是完成這兩個(gè)振蕩器輸出程序指定的頻率和相位。AD9851 RSET投入啟動(dòng)是由外部的DAC（圖10 ）提供調(diào)幅，數(shù)字振幅控制DAC的輸出電流。AD9851為直接數(shù)字頻率合成器（ DDS ）技術(shù)形式的數(shù)控振蕩器 ，用以產(chǎn)生頻率/相敏正弦波。數(shù)字正弦波轉(zhuǎn)換為模擬形式，通過內(nèi)部10位高速數(shù)/模轉(zhuǎn)換器。一個(gè)片上高速比較器提供模擬正弦波和低抖動(dòng)TTL/CMOS-兼容的方波。 DDS技術(shù)是一種創(chuàng)新性電路架構(gòu)，能夠快速和精確的操縱其輸出控制字，為全數(shù)字控制模式。 DDS還可以啟動(dòng)高分辨率，能夠選擇輸出頻率。該AD9851允許輸出頻率分辨率約

16、0.04赫茲?？芍苯舆x用180M時(shí)鐘頻率或直接使用參考時(shí)鐘的6 × REFCLK倍乘器。AD9851的輸出波形的相位可連續(xù)從一個(gè)輸出頻率變化到另一個(gè)?；竟δ芊娇驁D和信號(hào)流圖 AD9851配置的時(shí)鐘發(fā)生器如圖11 。電路是一種數(shù)字分頻器功能，其增量分辨率由系統(tǒng)時(shí)鐘和N（位數(shù)調(diào)整字）決定，相位累加器是一個(gè)可變模計(jì)數(shù)器，其數(shù)值遞增并儲(chǔ)存是在每次收到一個(gè)時(shí)鐘脈沖后。當(dāng)計(jì)數(shù)器達(dá)到滿量程開始出現(xiàn)“環(huán)繞”使相位累加器輸出相持續(xù)。頻率調(diào)諧字控制設(shè)置計(jì)數(shù)器模式，這有效地確定了在下一時(shí)刻的模增量。其值越大的遞增的越快，越能加快累加器環(huán)繞，導(dǎo)致更高的輸出頻率。 AD9851采用了一種特有的“角度輪換“的

17、數(shù)學(xué)算法，值轉(zhuǎn)換為14位截?cái)嘀怠?2位相位累加器由DAC量化使其振幅為10位。降低了AD9851功耗。AD9851系統(tǒng)時(shí)鐘和調(diào)諧字輸出頻率之間的關(guān)系表示：Phase =十進(jìn)制值的32位頻率調(diào)諧字。 系統(tǒng)時(shí)鐘=直接輸入?yún)⒖紩r(shí)鐘或6倍頻的輸入時(shí)鐘（如果6 × REFCLK乘法器啟動(dòng)）。 fout = 輸出信號(hào)的頻率 in MHz. 數(shù)字正弦波輸出的DDS的核心驅(qū)動(dòng)器為內(nèi)部高速10位D / A轉(zhuǎn)換器，輸出為正弦波模擬形式。這種DAC優(yōu)化了動(dòng)態(tài)性能，從而使AD9851具有低雜散和低抖動(dòng)性能 。DAC可以工作在任一單端，圖2和8 ，輸出不同的波形，圖9和圖10 。 DAC輸出電流和RSET值由

18、下式?jīng)Q定： IOUT = 39.93/RSET RSET = 39.93/IOUT 由于AD9851產(chǎn)生的是一個(gè)取樣信號(hào)，其輸出頻譜遵循奈奎斯特采樣定理。具體來說，其輸出頻譜中包含的基本波和鋸齒信號(hào)（圖像）。該圖反映了發(fā)生在整數(shù)倍數(shù)的系統(tǒng)時(shí)鐘頻率±選定的輸出頻率。圖形代表抽樣頻譜，與鋸齒圖像顯示在圖12 。正常使用的帶寬被視為延長(zhǎng)的DC為1 / 2系統(tǒng)時(shí)鐘。 例如在圖12所示，該系統(tǒng)是100兆赫的時(shí)鐘輸出頻率設(shè)定值為20兆赫輸出。可以看出，鋸齒波是非常突出的，并有相對(duì)較高的能量。功能控制字在表1和表3 更新輸出頻率和相位或復(fù)位電路，倍乘器以及電源方式的時(shí)序圖為圖表 1320。編程實(shí)例： 1.相位設(shè)置為11.25度 2.6倍時(shí)鐘倍乘器啟動(dòng) 3.供電模式選擇。 4.輸出= 10兆赫（ 180 MHz系統(tǒng)時(shí)鐘）。 在并行模式下，用戶將程序的40位控制字（分5個(gè)8位加載）做如下處理： W0 = 00001001 W1 = 00001110