allegro新手操作手冊spb165版pcb畫板速成

1、Allegro SPB 16.5版 PCB畫板速成主章節(jié)可以使用點擊跳轉(zhuǎn)(出現(xiàn)手指才可使用)子章節(jié)跳轉(zhuǎn)請使用左側(cè)的書簽實現(xiàn)目錄點擊跳轉(zhuǎn)第 1 章 焊盤制作11.1 用Pad Designer 制作焊盤11.2 制作圓形熱風焊盤6點擊跳轉(zhuǎn)第 2 章建立封裝102.1 新建封裝文件102.2 設(shè)置庫路徑112.3畫封裝12點擊跳轉(zhuǎn)第 3 章 元器件布局建立電路板(PCB)23導入網(wǎng)絡(luò)表24擺放元器件264第章 PCB 布線314.1 PCB 層疊結(jié)構(gòu)31點擊跳轉(zhuǎn)4.2 布線規(guī)則設(shè)置33點擊跳轉(zhuǎn)4.2.1對象(object).354.2.2 建立差分對364.2.3差分對規(guī)則設(shè)

2、置37與DDR 內(nèi)存走線約束規(guī)則394.2.4 CPU.64.2.7設(shè)置物理線寬和過孔45設(shè)置間距約束規(guī)則52設(shè)置相同網(wǎng)絡(luò)間距規(guī)則55點擊跳轉(zhuǎn)4.3 布線564.3.1 手工拉線564.3.2 應(yīng)用區(qū)域規(guī)則594.3.3 扇出布線604.3.4 差分布線624.3.5 等長繞線644.3.6 分割平面65點擊跳轉(zhuǎn)第 5 章 輸出底片件705.1 Artwork 參數(shù)設(shè)置705.2 生成鉆孔文件755.3 輸出底片文件79第 1 頁，共 89頁第1章焊盤制作1.1 用Pad Designer 制作焊盤Allegro 中制作焊盤的工作叫Pad Designer ，所有SMD 焊盤、

3、通孔焊盤以及過孔工具來制作。打開程序->Cadence SPB 16.5->PCB Editor utilities->Pad Designer，彈出焊盤制作的該界面，如圖1.1所示。圖 1.1 Pad Designer 工具界面在Units 下拉框中選擇選擇。，常用的有Mils(毫英寸)，Millimeter( 毫米)。根據(jù)實際情況在Hole type 下拉框中選擇鉆孔的類型。有如下三種選擇：Circle Drill ：圓形鉆孔； Oval Slot ：橢圓形孔； Rectangle Slot ：矩形孔。在Plating 下拉框中選擇孔的金屬化類型，常用的有如下兩種：Pla

4、ted：金屬化的；Non-Plated ：非金屬化的。的通孔的管腳焊盤要選擇金屬化的，而安裝者定位選擇非金屬化的。在Drill diameter 編輯框中輸入鉆孔的直徑。如果選擇的是橢圓或者矩形是Slot size X，Slot size Y 兩個參數(shù)，分別對應(yīng)橢圓的X，Y 軸半徑和矩形的長寬。情況下只要設(shè)置上述幾個參數(shù)就行了，其它參數(shù)默認就可以。設(shè)置好以后單擊Layers，進入如圖1.2所示界面。圖 1.2 Pad Designer Layers 界面如果制作的是表貼的焊盤將Single layer mode 復選框勾上。需要填寫的參數(shù)有：BEGINLAYER 層的Regular Pad；S

5、OLDEMASK_TOP 層的Regular Pad；PASTEMASK_TOPPad 。如圖 1.3 所示。層的Regular圖 1.3 表貼焊盤設(shè)置如果是通孔焊盤，需要填寫的參數(shù)有：BEGINLAYER 層的Regular Pad，Thermal Relief，Pad；DEFAULTINTERNAL 層的Regular Pad，Thermal Relief，Pad；ENDLAYER 層的Regular Pad，Thermal Relief， SOLDEMASK_TOP 層的Regular Pad；PASTEMASK_TOP 層的Regular Pad 。Pad；如圖 1.4 所示。在BEG

6、INLAYER 、DEFAULTINTERNAL 、ENDLAYER 三個層面中的Thermal Relief可以選擇系統(tǒng)提供的默認連接方式，即Circle、Square 、Oblong 、Rectangle 、Octagon 五種，在PCB 中這幾種連接方式為簡單的+形,或者X形。也可以選用畫的熱風焊盤連接方式，即選擇Flash。這需要事先做好一個Flash 文件(見第二節(jié))。這些參數(shù)的設(shè)置,見下面的介紹。圖 1.4 通孔焊盤參數(shù)設(shè)置下面一個焊盤中的幾個知識。一個物理焊盤包含三個pad，即：Regular Pad ：正規(guī)焊盤，在正片中看到的焊盤，也是通孔焊盤的基本焊盤。Thermal Rel

7、ief ：熱風焊盤，也叫花焊盤，在負片中有效。用于在負片中焊盤與敷銅的接連方式。Pad ：焊盤，也是在負片中有效，用于在負片中焊盤與敷銅的。SOLDEMASK：阻焊層，使銅皮 露出來，需要焊接的地方。PASTEMASK ：鋼網(wǎng)開窗大小。表貼1 BEGINLAYERRegular Pad ：根據(jù)器件的定。封裝的焊盤名層面的選?。禾峁┑暮副P大小或者自測得的器件引腳來Thermal Relief ：通常比Regular Pad 大20mil ，如果Regular Pad 的40mil ，根據(jù)需要適當減小。小于Pad ：通常比Regular Pad 大20mil ，如果Regular Pad 的根據(jù)需

8、要適當減小。2. SOLDEMASK ：通常比Regular Pad 大4mil(0.1mm)。3. PASTEMASK ：與SOLDEMASK 一樣。小于40mil ，直插封裝焊盤各層面的選?。? BEGINLAYERRegular Pad ：根據(jù)器件的Relief ：通常比Regular Pad來定。Thermal提供的焊盤大小或者自測得的器件引腳大20mil 。Pad ：與Thermal Relief 設(shè)置一樣。2 ENDLAYER與BEGINLAYER 設(shè)置一樣。3 DEFAULTINTERNAL該層各個參數(shù)設(shè)置如下：DRILL_SIZE >= 實際管腳+ 10MILRegula

9、r Pad >= DRILL_SIZE + 16MIL（0.4mm）(DRILL_SIZE<50) Regular Pad >= DRILL_SIZE + 30MIL（0.76mm）(DRILL_SIZE>=50)Regular Pad >= DRILL_SIZE + 40MIL（1mm）(鉆孔為矩形或橢圓形時) Thermal Pad = TRaXbXc-d 其中TRaXbXc-d 為Flash 的名稱（后面有Pad = DRILL_SIZE + 30MIL（0.76mm）SOLDERMASK = Regular_Pad + 6MIL（0.15mm） Flash

10、 Name: TRaXbXc-d其中：a. Inner Diameter: Drill Size + 16MILb. Outer Diameter: Drill Size + 30MILc. Wed Open:12 ( 當DRILL_SIZE = 10MIL 以下）15 (當DRILL_SIZE = 1140MIL）20 (當DRILL_SIZE = 4170MIL）30 (當DRILL_SIZE = 71170 MIL）40 (當DRILL_SIZE = 171 MIL 以上）保證連接處的寬度不小于10mil 。d.Angle:45）圖 1.5 通孔焊盤示例制作焊盤的時候一定要注意Pad 的

11、一定要大于Regular Pad ，否則在有敷銅的層就會引起短路。由于allegro 的文件管理有點混，每個焊盤會使用一個文件保存，所以在給焊盤命名的時候盡量將焊盤的形狀利用。等表現(xiàn)出來，以便以后可以方便的管理和重復1.2 制作圓形熱風焊盤打開程序->Cadence SPB 16.5->PCB Editor ，選擇File->New，如圖 1.6 所示。圖 1.6 制作熱風焊盤彈出New Drawing框，如圖 1.7 所示。圖 1.7 New Drawing框在Drawing Name 編輯框輸入文件名稱f55cir40_15Type 列表框選擇Flash symbol ，

12、點擊OK。，后綴名是自動產(chǎn)生的。在Drawing點擊Setup->Design Parameters所示?？?，點擊Design，如圖 1.8打開設(shè)計參數(shù)設(shè)置圖 1.8 Design Parameter Editor框在User Units處選擇Mils，Accuracy 那里是設(shè)置小數(shù)點位數(shù)，默認兩位就可。在Width 那里輸入200，Height 那里輸入200 ，設(shè)置畫圖區(qū)域的大小，可以根據(jù)做的焊盤適當?shù)恼{(diào)整大小，然后Left X 那里輸入-100，Lower Y 那里輸入-100，設(shè)置畫圖區(qū)域的左下角坐標，這樣原點坐標(0，0)就在畫圖區(qū)域的中心，否則會有錯誤。其它參數(shù)默認值就可，

13、然后點擊OK。點擊Add->Flash框，如圖 1.9菜單，彈出熱風焊盤設(shè)置所示。圖 1.9 熱風焊盤參數(shù)設(shè)置框在Inner diameter 編輯框輸入內(nèi)徑40，Outer diameter 編輯框輸入外徑50，Spoke width 編輯框輸入連接口的寬度15，最好不要小于板子的最小線寬。在Number of spokes 選擇開口的數(shù)量，默認4 就可，Spoke angel 輸入開口的角度使用默認的45 度就可。其它默認，點擊OK 后就會自動生成一個花焊盤形狀，如圖 1.10 所示。圖 1.10 花焊盤至此一個圓形熱風焊盤就制作完成了，如果要生成其它形狀的焊盤，如橢圓形，方 形等，

14、就不能用Add->Flash 來生成，需要用Shape 菜單下面的畫矩形畫圓等工具來畫。先畫一個草圖，并將每個點的坐標計算出來，然后使用畫矩形畫圓等命令并通過在命令狀態(tài)欄那里輸入坐標來畫。需要注意的是由于熱風焊盤是在負片中使用的，你畫出的形狀看得到 的地方(圖 1.10 綠線圍起的區(qū)域)實際上做出PCB 來后是被腐蝕掉的，黑色(底色)的正有銅的地方。第2章建立封裝2.1 新建封裝文件用Allegro 來演示做一個K4X51163 內(nèi)存的封裝。打開程序->Cadence SPB 16.5->PCB Editor ，選擇File->New，彈出新建設(shè)計圖 2.1 所示?？?，

15、如圖 2.1 新建封裝在Drawing Type 列表框中選擇Package symbol ，然后點擊Browse 按鈕，選擇保存的路徑并輸入文件名，如圖 2.2 所示圖 2.2 選擇保存封裝的路徑點擊打開回到New Drawing點擊保存文件。2.2 設(shè)置庫路徑框，點擊OK。就會自動生成一個bga63.dra 的封裝文件。在畫封裝之前需要在Allegro 設(shè)置正確的庫路徑，以便能正確調(diào)出做焊盤或者其它符號。打開之前建立的封裝文件bga63.dra ，選擇Setup->User Preferences，如圖2.3所示。圖 2.3 設(shè)置路徑彈出User Preferences Editor

16、框，如圖 2.4 所示。圖 2.4 User Preferences Editors框點擊Paths 前面的+號展開來，再點擊Library，現(xiàn)在只需要設(shè)置兩個地方就可以了，padpath( 焊盤路徑)和psm path( 封裝路徑)。點擊padpath 右邊Value列的按鈕。彈出padpathItems框，如圖2.5所示。圖 2.5padpath框點擊圖標按鈕，在padpath Items框的列表框中新增了一個空項，點擊右邊的按鈕彈出一個路徑選擇框，選擇你存放焊盤的文件夾加入其中，點擊OK。如果想要加入多個路徑，重復上述過程就即可。還可以點擊padpath Items框右上角的下個上移下移

17、箭頭來移動列表框中的項目，越靠上的優(yōu)先權(quán)越高，如果不同路徑中的焊盤或封裝出現(xiàn)相同名字的時候allegro 會優(yōu)先選用最上面的路徑中的焊盤和封裝。封裝路徑的設(shè)置過程和焊盤路徑的設(shè)置過一樣的，這里就不重復了。2.3 畫封裝首先要設(shè)置一下工作參數(shù)，點擊Setup->Design Parameters 打開設(shè)計設(shè)置框，點擊Design，如圖 2.6 所示。先選擇合適的，根據(jù)的提供的參數(shù)，這里選擇Millimeter 比較合適，下的參數(shù)就可以了。在Width 和在User Units 處選擇Millimeter 。然后只要設(shè)置ExtentsHeight 編輯框中分別輸入20，20。將工作區(qū)域的寬和

18、高都設(shè)置為20mm 。在Left X 和Lower Y輯框中分別輸入-10，-10。設(shè)置左下角的坐標為(-10，-10)這樣工作區(qū)域的原點(0，0)就在區(qū)編域的中心。也可以調(diào)整通過調(diào)整左下角的坐標來間接調(diào)整原點的位置。點擊OK關(guān)閉DesignParameter Editor框。圖 2.6 Design Parameter Editor框為了手工放置更精確，還可以把網(wǎng)格設(shè)置得小一樣，點擊Setup->Grids，彈出Define Grid框，如圖 2.7 所示。圖 2.7 Define Grid框在Non-Etch 和All Etch 層的Spacing X Y 編輯框內(nèi)都填入0.1 。點

19、擊OK 關(guān)閉框。下面開始放置焊盤，點擊Layout->Pins 如圖 2.8所示，或者直接點擊工具欄右上角處的圖標按鈕。圖 2.8 放置焊盤命令然后點擊右邊的Options 按鈕，彈出Options 面板，如圖 2.9 所示。圖 2.9 Pin Options 窗口選擇事先制作焊盤，點擊Padstack 右邊的按鈕，彈出Select a padstack框。如圖 2.10 所示。將Database，Library 兩個復選框勾上。左邊的列表框中將把庫路徑的所有焊盤都列出來，如果沒有你要的焊盤則檢查一下路徑設(shè)置是否正確。在列表框中單擊需要放置的焊盤，也可以在左上角的編輯框中直接輸入需要放置

20、的焊盤名稱，選擇好以后點擊OK。這時候在Options窗口中的Padstack右邊的編輯框內(nèi)就會出現(xiàn)剛才選的焊盤的名稱。圖 2.10 焊盤選擇框還可以的放幾行幾列焊盤，而不必要一個一個的放置，這在制作管腳很多而排列有上提供的參數(shù)，將Options 窗口中的其序的封裝的時候非常方便，根據(jù)它參數(shù)填入為圖2.11 所示的數(shù)值。圖 2.11 焊盤放置參數(shù)這里X，Y 的Qty，Spacing，Order 的參數(shù)表示，共放置9 列10 行焊盤，即(9X10=90)，焊盤的X 方向間距為0.8mm，Y 方向間距為0.8mm，X 軸的生長方向為向右生長，Y 軸的生長方向為向下生長。Pin#處指的是焊盤編號以A

21、1 開始，按1 增加，即(A1，A2，A3) 。Text block 設(shè)置的是焊盤編號字體的大小。Offset X,Y 設(shè)置的是焊盤編號字體與焊盤的偏移。設(shè)置好以后在d 窗口輸入x -3.2 3.6(-3.2，3.6 是最左上角那個焊盤的坐標，需要事先計算好)如圖 2.12 所示。圖 2.12 輸入坐標值在工作區(qū)域右鍵選擇Done 。則焊盤全部放置出來了，如圖 2.13 所示。圖 2.13 放置焊盤圖標按鈕，或者點擊Edit->Delete 。還需要將中間多余的三列刪除，點擊工具欄的然后按住鼠標左鍵將要刪除的焊盤全部框中，或者單個的點，右鍵選擇Done。如圖2.14所示。圖 2.14 刪

22、除多余的焊盤自動生成的焊盤編號和我們要的焊盤編號不符，為此還需將焊盤編號改過來。單擊左上角的圖標按鈕，將編輯模式切換到General edit 模式。點擊右邊的Find 窗口然后點擊AllOff 按鈕，再將Text復選框勾上，如圖2.15 所示。圖 2.15 選中Text 元素然后將鼠標移到需要修改的編號上面(字體會變成的編輯框內(nèi)修改為我們需要的編號。如圖 2.16 所示。)，點擊右鍵選擇Text edit在彈出圖 2.16 修改Text全部修改后的焊盤如圖 2.17 所示。圖 2.17 修改后的焊盤編號修改好就添加絲印和其它層。點擊工具欄的圖標，或者選擇Shape->Rectangul

23、ar 。Options 窗口中選擇如圖 2.18 所示添加裝配層。圖 2.18 添加裝配層在命令狀態(tài)欄中輸入：x -4 5，再輸入：x 4 -5。右鍵選擇Done 。圖標，或者選擇Shape->Rectangular 。Options添加元器件實體寬度層。點擊工具欄的窗口中選擇如圖 2.19 所示。在命令狀態(tài)欄中輸入：x -4 5右鍵選擇Done 。，再輸入：x 4 -5。圖 2.19 添加實體層添加絲印層。點擊左邊工具欄的圖標，或者選擇菜單項Add->Line 。Options 窗口設(shè)置如圖 2.20 所示。Line width( 線寬)那里選擇0.1mm ，根據(jù)需要調(diào)整。在命令

24、狀態(tài)欄中輸入：x -4 -5；輸入：x 4 -5；輸入：x 4 5；輸入：x -4 5這；輸入：x 4 -5。右鍵選擇Done 。圖 2.20 添加絲印層然后手工在左上角畫個貼片的方向標志，點擊左邊工具欄的圖標，或者選擇菜單項Add->Line 。Options 窗口設(shè)置與圖 2.20一樣。點擊鼠標在左上角畫一個角形作為貼片方向的標志。畫好后如圖2.21所示。圖2.21 添加好裝配、實體與絲印后的封裝為封裝添加其它必要的元素。 添加絲印上，供焊接位號，位號是在原理圖的編號，在PCB的圖標，或者選擇菜單Add->Text ，或者直接用菜單參考。點擊左邊工具欄Layout->La

25、bels->RefDes。Options 窗口如圖 2.22 所示?？梢栽赥ext block 選擇其它的字體大小，小寫無所謂)默認就行。在旁邊單擊鼠標左鍵，然后在命令狀態(tài)欄中輸入：ref(大，右鍵選擇Done 。圖 2.22 添加位號添加參數(shù)值，參數(shù)值在絲印層，在PCB 上不一定印出來。供調(diào)試參考。點擊左邊工具欄圖標，或者選擇菜單Add->Text 。Options 窗口如圖2.23 所，右鍵旁邊單擊鼠標左鍵，然后在命令狀態(tài)欄中輸入：val(大小寫無所謂)。示。在選擇Done圖 2.23 添加值添加類型，擊左邊工具欄圖標，或者選擇菜單Add->Text ，或者直接執(zhí)行菜單L

26、ayout->Labels->Device 。Options 窗口如圖 2.24 所示。在旁邊單擊鼠標左鍵，然后在命令狀態(tài)欄中輸入：dev(大小寫無所謂)，右鍵選擇Done 。圖 2.24 添加類型添加裝配層位號，該層不是必需的，可以根據(jù)貼片工藝選擇。點擊左邊工具欄圖標，或者選擇菜單Add->Text，或者直接用菜單Layout->Labels->RefDes。Options窗口如圖 2.25 所示。在謂)，右鍵選擇Done 。旁邊單擊鼠標左鍵，然后在命令狀態(tài)欄中輸入：dev(大小寫無所圖 2.25 添加裝配層位號至此一個封裝就制作完畢了，點擊保存文件后即可，al

27、legro 自動生成一個dra 和一個psm 的文件，把這兩個文件一起放在你的封裝庫文件夾中，用2.2 小節(jié)的把你的封裝庫文件夾路徑加入allegro 中。畫封裝如圖 2.26 所示。圖 2.26 制作封裝第3章元器件布局3.1 建立電路板(PCB)打開程序->Cadence SPB 16.5->PCB Editor ，選擇File->New，彈出新建設(shè)計如圖 3.1 所示?？颍瑘D 3.1 新建設(shè)計框點擊Browse 按鈕，彈出文件框，在圖標列表內(nèi)選擇保存的路徑，輸入文件名，最好單獨保一個文件夾里，如圖 3.2 所示圖 3.2 選擇文件保存路徑單擊打開關(guān)閉文件框?；氐絅ew

28、Drawing框，單擊OK。如果想使用向?qū)斫㈦娐钒澹瑒t在New Drawing框中選擇Board(wizard) ，如圖 3.3 所示。圖 3.3 使用向?qū)Х绞缴呻娐钒暹x擇Board(wizard) 點擊OK 后就會出來一個向?qū)С杉纯?。框，按照提示一步一步設(shè)置好直到完3.2 導入網(wǎng)絡(luò)表打開程序->Cadence SPB 16.5->PCB Editor ，打開3.1 節(jié)用手工建立test.brd 。選擇菜單File->Import->Logic ，如圖 3.4 所示。電路板圖 3.4 導入網(wǎng)絡(luò)表彈出Import Logic框。如圖 3.5 所示。在Import l

29、ogic type 組合框內(nèi)選擇網(wǎng)絡(luò)表輸出的類型，因為原理圖是用Orcad Capture 設(shè)計的，所以選擇Design entryCIS(Capture) 。Place changed component 組合框用來選擇導入新的網(wǎng)絡(luò)表后是否更新PCB中的封裝。Always：總是更新； Never ：從不更新；If same symbol ：一樣的時候不更新。Allow etch removal during ECO ：新導入網(wǎng)絡(luò)表后， allegro 將網(wǎng)絡(luò)了的管腳上的多余走線刪除。Ignore FIXED property ：當滿足替換條件或者其它更改刪除時是否忽略有FIXED 屬性的、走

30、線、網(wǎng)絡(luò)等等。改變Create user-defined properties ：根據(jù)網(wǎng)絡(luò)表中用戶定義的屬性在電路板內(nèi)建立相同的屬性。Create PCB XML from input data：生成XML 格式文件。圖 3.5 Import Logic框由于是新導入網(wǎng)絡(luò)表，上面只需要選擇Import logic type 就可以，其它默認。Importdirectory 編輯框輸入的是網(wǎng)絡(luò)表的路徑。點擊右邊的按鈕彈出一個文件選擇3.6 所示?？?，如圖圖 3.6 文件框選擇存放網(wǎng)絡(luò)表的目錄(共三個文件)點擊OK 關(guān)閉框。也可直接在Importdirectory 編輯框輸入路徑。然后點擊Impo

31、rt Cadence 按鈕，完成后可以點擊Viewlog 按查看是否有錯誤，如果有錯誤都是路徑不對，或者原理圖封裝名稱不對應(yīng)，原理圖中符號管腳與封裝管腳不對應(yīng)造成的，將這些錯誤一一排隊后再重新導入網(wǎng)絡(luò)表，直到?jīng)]有錯誤和警告。3.3 擺放元器件為了擺放出Define Grid和畫線更精確，需要將網(wǎng)格設(shè)置成合適的大小。點擊Setup->Grids ，彈框，將Non-Etch 與All Etch 的大小都設(shè)置為5mil(或者更小)，如圖3.7所示。所有的Offset 都不需要設(shè)置。點擊OK 關(guān)閉框。圖 3.7 設(shè)置PCB 網(wǎng)格大小擺放之前先畫一個outline 區(qū)域，否則不能用Quickpla

32、ce命令來快速擺放。如果PCB 板的大小形狀已經(jīng)確定確定的來畫，如果未確定的，可以先畫一個大概的形狀，所有元器件的布局確定后再重新修改。點擊左邊工具欄的圖標，或者選擇菜單項Add->Line。Options 窗口設(shè)置如圖示，Line width( 線寬)選擇10mil 。圖 3.8 畫板框然后點在工作區(qū)域內(nèi)點鼠標左鍵畫出一個封裝的區(qū)域，現(xiàn)在還沒必要很精確的確定板框，待所有都擺放好后再調(diào)整。擺放有手工和快速自動擺放兩種方式?？焖贁[放可以很快的將滿足條件的擺放出來，并按照類型和編號順序擺放。點擊Place->Quickplace 菜單，彈出Quickplace 對話框，如圖 3.9 所

33、示。圖 3.9 Quickplace框(1)Placement FilterPlace by property/value ：按照Place by room ：按原理圖中Place by part number ：按在原理圖定義的屬性或定義的room 屬性放置；值來擺放；名擺放；Place by net name ：按網(wǎng)絡(luò)名擺放；Play by schematic page number ：用于Design Entry HDL 原理圖按頁擺放。Place all components ：擺放所有；Place by refdes ：按(2)Placement Position的位號擺放。Plac

34、e by partition ：用于Design Entry HDL 原理圖按原理圖分割擺放；By user pick：擺放于用戶單擊的位置；Around package kee：擺放于擺放區(qū)域周圍。(3)EdgeTop ： Bottom ： Left： Right：(4)Board SideTop ：Bottom ：擺放在板框頂部； 擺放在板框底部；擺放在板框左邊；擺放在板框右邊。擺放在頂部。擺放在底部。選擇好合適的擺放方式后，點擊Place 按鈕后，自動的擺式是手工擺放元放出來，單擊OK 按鈕就可以關(guān)閉框。另件，點擊Place->Manually示。，彈出Placement框，如圖3

35、.10所圖 3.10 Placement框(1)Placement ListComponents by refdes ：網(wǎng)絡(luò)表中沒有錯誤的都列出，可以選擇一個或多個，只需要將位號前面的復選框選中即可；Package Symbols：顯示庫中封裝。點擊Advanced Settings面，將Library復雜框勾上就可以看到庫中有的封裝；Mechanical Symbols ：可擺放的機械符號。(2)Selection FiltersMatch ：選擇與輸入的名字匹配的如“U*”選擇一組IC；Property：按照定義的屬性擺放Room：按照Room 來擺放；，可以使用通配符“*”選擇一組，；P

36、art #：按照名來擺放；Net：按照網(wǎng)絡(luò)來擺放；Place by refdes ：按照位號來擺放。如果在原理圖中按照的功能定義了不同的Room 屬性，在擺放的時候就可以按照Room 屬性來擺放，將不同功能的放在一塊，布局的時候好拾取。在擺放的時候可以與OrCAD Capture 交互來完成。在OrCAD Capture中打圖，選擇菜單Options->Preferences，如圖 3.11 所示。圖 3.11OrCAD Capture 交互彈出Preferences框，如圖 3.12所示。圖 3.12 Preferences框點擊Miscellaneous，將Enable Intert

37、ool Communication 復選框選中。點擊確定關(guān)閉框。之后在allegro 中打開Placement框的狀態(tài)下，首先在原理圖中點擊需要放置的使之處于選中狀態(tài)下，然后切換到allegro 中，把鼠標移到作圖區(qū)域內(nèi)，就會發(fā)現(xiàn)該跟隨著鼠標一起移動了，在想要放置的位置單擊鼠標左鍵即可將該放置在PCB 中，cadence 的這個交互功能非常的好用，不僅在布局的時候可以這樣，在布線能使用該功能來提高效率。的時候都PCB 布局是一個很重要很細心的工作，直接影響到電路信號的質(zhì)量。布局也是一個反復調(diào)整的過程。高速PCB 布局可以考慮以下幾點：CPU 或者關(guān)鍵的IC 應(yīng)盡量放在PCB 的中間，以便有足夠

38、的空間從CPU 引線出來。CPU 與內(nèi)存之間的走線的放置要考慮走線都要做等長匹配，所以內(nèi)存長度也要考慮間隔是否夠繞線。CPU 的時鐘應(yīng)盡量靠近CPU，并且要遠離其它敏感的信號。CPU 的復位電路應(yīng)盡量遠離時鐘信號以及其它的高速信號。去耦電容應(yīng)盡量靠近CPU 電源的引腳，并且放置在CPU的。電源部分應(yīng)放在板子的四周，并且要遠離一些高速敏感的信號。接插件應(yīng)放置在板子的邊上，發(fā)熱大的元器件應(yīng)放在置在通風條件位置， 如機箱風扇的方向。一些測試點以及用來選擇的應(yīng)放在頂層，方便調(diào)試。同能模塊的應(yīng)盡量放在同一區(qū)域內(nèi)。的位置暫時固定了，可以將其鎖住，防止不在布局的過程中，如果某一以移動提高效率。Allegro

39、 提供了這個功能。點擊工具欄的右圖標按鈕，然后點擊一下，鍵選擇Done ，然后該就再也無法選中了，如果要對已經(jīng)鎖定的解鎖，可以點擊工工具欄的圖標按鈕，然后點擊右鍵Done 。也可以點擊該按鈕后在PCB 畫圖區(qū)域點擊右鍵，選擇Unfix All 選項來解鎖所有的。擺放的時候，如果需要將放置在對面，可以選中后單擊右鍵選擇菜單Mirror 這時候該就被放置到相反的。布線層與在完成的布局后，還要重新畫板框及畫板框的來完成這些工作，這里就不重復了。擺放層。可以參考上面的第4章PCB 布線4.1 PCB 層疊結(jié)構(gòu)層疊結(jié)構(gòu)是一個非常重要的問題，不可忽視，選擇層疊結(jié)構(gòu)考慮以下原則：面下面（第二層）為地平面，提

40、供器件面；層以及為頂層布線提供參考平所有信號層盡可能與地平面相鄰；盡量避免兩信號層直接相鄰；主電源盡可能與其對應(yīng)地相鄰；兼顧層壓結(jié)構(gòu)對稱。對于母板的層排布，現(xiàn)有母板很難距離布線，對于工作頻率在50MHZ以上的（50MHZ 以下的情況可參照，適當放寬），建議排布原則：面、焊接面為完整的地平面（）；無相鄰平行布線層；所有信號層盡可能與地平面相鄰；關(guān)鍵信號與地層相鄰，不跨分割區(qū)?；谝陨显瓌t，對于一個四層板，優(yōu)先考慮的層疊結(jié)構(gòu)應(yīng)該是：S G PS信號地平面電源層信號對于一個六層板，最優(yōu)的層疊結(jié)構(gòu)是：S1 G1 S2G2P信號地平面信號地平面電源層S4S1信號對于一個八層板，有兩種方案：方案1：方案2

41、：信號S1信號G1地平面G1地平面S2S2信號信號G2P1地平面電源層PG2電源層地平面S3S3信號信號G3P2地平面電源層S4S4信號信號方案2 主要是比方案1 多了一個電源層，在電源比較多的情況下可以選擇方案2。對于層的結(jié)構(gòu)也是按照上面的原則來定，可以參考其它的資料。下面以SMDK6410板(設(shè)計為八層板)來設(shè)置層疊結(jié)構(gòu)，規(guī)則設(shè)置，PCB 布線等。打開程序->Cadence SPB 16.5->PCB Editor ，然后打開在第3 章布局PCB 文件。點點擊工具欄的圖標按鈕，或者選擇Setup->Cross-section 菜單，如圖4.1所示。圖 4.1 層疊結(jié)構(gòu)設(shè)置

42、彈出Layout Cross Section4.2框，如圖所示。圖 4.2 Layout Cross Section框由于電路板是用手工建立的，所以在Cross Section 中只有Top 層和BOTTOM 層，需要手工來增加6個層，并調(diào)整層疊結(jié)構(gòu)。在Subclass Name 一欄前面的序號上點擊鼠標右鍵，彈出一個菜單，如圖 4.3 所示。圖 4.3 增加層可以選擇Add Layer Above 在該層上方增加一層，可以選擇Add Layer Below 在該層下方增加一層，還可以選擇Remove Layer 刪除該層。在走線層之間還需要有一層層。最后設(shè)置八層板的層疊結(jié)構(gòu)如圖4.4 所示，

43、采用的是方案2的層疊結(jié)構(gòu)。圖 4.4 八層板層疊結(jié)構(gòu)Subclass Name 一列是該層的名稱，可以按照的需要來填寫。Type 列選擇該層的類型，有三種：CONDUCTOR ：走線層；PLANE：平面層，如GND 平面；DIELECTRIC：介質(zhì)層，即層。Material 列設(shè)置的是該層的材料，根據(jù)實際PCB 板廠提供的資料來設(shè)置。Thickness 設(shè)置的是該層的厚度，如果是走線層或平面層則是銅皮的厚度。Conductivity 設(shè)置的是銅皮的電阻率。Dielectric Constant 列設(shè)置介質(zhì)層的介電常數(shù)，與Thickness 列的參數(shù)一起都是計算阻抗的必要參數(shù)。Loss Tang

44、ent 列設(shè)置介質(zhì)層的正切損耗。NegativeArtwork 設(shè)置的是該層是否以負片形式輸出底片，表示輸出負片，表示輸出正片。在這個板中，POWER1 與GND2 采用負片形式。設(shè)置好后點擊OK 關(guān)閉框。4.2 布線規(guī)則設(shè)置布線約束規(guī)則是PCB 布線中很重要的一步工作，規(guī)則設(shè)置和好壞直接影響到PCB 信號的好壞和工作效率。布線規(guī)則主要設(shè)置的是差分線，線寬線距，等長匹配，過孔等等。下面一 步一步設(shè)置這些規(guī)則。約束規(guī)則在約束管理器中設(shè)置。選擇菜單Setup->Constraints->Constraint Manager?；蛘咧苯狱c擊工具欄上的圖標按鈕打開約束管理器，如圖4.5所示。

45、圖4.5 打開約束管理器4.6 所示。打開約束管理器后的界面如圖圖 4.6 約束管理器可以看到界面包含了兩個工作區(qū)，左邊是工作簿/工作表選擇區(qū)，用來選擇進行約束的 類型；右邊是工作表區(qū)，是對應(yīng)左邊類型的具體約束設(shè)置值。在左邊共有6個工作表，而一 般只需要設(shè)置前面四個工作表的約束就可以了，分別是Electrical 、Physical 、Spacing、Same Net Spacing 。分別對應(yīng)的是電氣規(guī)則的約束、物理規(guī)則的約束，如線寬、間距規(guī)則的約束(不同網(wǎng)絡(luò))、同一個網(wǎng)絡(luò)之間的間距規(guī)則。為了能更使用約束管理器，先做一點基本概念的解釋。4.2.1 對象(object)對象是約束所要設(shè)置的目標

46、，是具有優(yōu)先級的，頂層指定的約束會被底層的對象繼承，底層對象指定的同樣約束優(yōu)先級高于從頂層繼承下來的約束，盡量在頂層指定約束。最頂層的對象是系統(tǒng)system，底層的對象是管腳對pinpair 。對象的層次系統(tǒng)(system)-> 設(shè)計(Design)-> 總線(bus)->網(wǎng)絡(luò)類(net class)-> 總線(bus)-> 差分對(differential pair)-> 擴展網(wǎng)絡(luò)/網(wǎng)絡(luò)(Xnet)-> 相對或匹配群組(Match group)-> 管腳對(Pin pair)(1) 系統(tǒng)(system)依次為：系統(tǒng)是最高等級的對象，除了擴展網(wǎng)絡(luò)

47、、互連電纜和連接器。(2) 設(shè)計(Design)設(shè)計（比如單板）之外，還連接器這些設(shè)計的設(shè)計代表一個單板或者系統(tǒng)中的一塊單板，在多層板結(jié)構(gòu)中，每塊單板都是系統(tǒng)的一 個單獨的設(shè)計。(3) 網(wǎng)絡(luò)類集合(net class) 網(wǎng)絡(luò)類集合可以是總線、網(wǎng)絡(luò)擴展網(wǎng)絡(luò)、差分對及群組匹配的集合。(4) 總線(bus) 總線是管腳對、網(wǎng)絡(luò)或者擴展網(wǎng)絡(luò)的集合。在總線上獲取的約束被所有總線的成員繼承。在與原理圖相關(guān)聯(lián)時，約束管理器不能創(chuàng)建總線，而且總 線是設(shè)計層次的，并不屬于系統(tǒng)層次。(5) 差分對(differential pair) 用戶可以對具有差分性質(zhì)的兩對網(wǎng)絡(luò)建立差分對。(6) 擴展網(wǎng)絡(luò)/網(wǎng)絡(luò)(Xnet)

48、網(wǎng)絡(luò)就是從一個管腳到其他管腳的連接。如果網(wǎng)絡(luò)的中間串接了的、分立的：:器件比如電阻、電容或者電感，那么跨接在這些器件的兩個網(wǎng)絡(luò)可以看成一個擴展網(wǎng)絡(luò)。如圖4.7所示，網(wǎng)絡(luò)net1 、net2 和net3 組成一個擴展網(wǎng)絡(luò)。圖 4.7 Xnet(7) 相對或匹配群組(Match group) 匹配群組也是網(wǎng)絡(luò)、擴展網(wǎng)絡(luò)和管腳對的集合，但集合內(nèi)的每個成員都要匹配或者相對于匹配于 組內(nèi)的一個明確目標，且只能在【relative propagation delay 】工作表定義匹配群組，共涉及了三個參數(shù)，目標，相對值和偏差。 如果相對值沒有定義，匹配群組內(nèi)的所有成員將是絕對的

49、，并一定的偏差。如果定義了相對值，那么組內(nèi)的所有成員將相對于明 確的目標網(wǎng)絡(luò)。目標：組內(nèi)其他管腳對都要參考的管腳對就是目標，目標可以是默認的也可以是明確指定的管教對，其他的管腳對都要與 這個目標比較。相對值：每個成員與目標的相對差值，如果沒有指定差值，那么所有成員就需要匹配，如果此值不為0，群組就是一個相對 匹配的群組。偏差：匹配的偏差值。(8) 管腳對(Pin pair)管腳對代表一對邏輯連接的管腳，是驅(qū)動和接收。Pin pair 可能不是直接連接的，但是肯定一個網(wǎng)絡(luò)或者擴展網(wǎng)絡(luò)中4.2.2 建立差分對本設(shè)計有三對差分信號，分別是DDR 內(nèi)存時鐘信號、USB OTG 數(shù)據(jù)信號、USB HOS

50、T數(shù)據(jù)信號。在約束管理器中選擇Objects->Create->Differential Pair ，如圖 4.8 所示。圖 4.8 建議差分對彈出Create Differential Pair，如圖 4.9 所示。圖 4.9 Create Differential Pair框在左上角的下拉框中選擇Net，然后在下面的列表框中找到DDR 內(nèi)存的兩個時鐘信號網(wǎng)絡(luò)分別是XM1SCLK 、XM1SCLKN 在列表框中雙擊這兩個網(wǎng)絡(luò)或者單擊選中后點按鈕加到右邊的Selections 編輯框中。在Diff Pair Name 編輯框中輸入差分對的名字：DDRCLK，然后點擊Create 按

51、鈕。點擊關(guān)閉框。其它的兩個差分對用同樣的建立，這里就不重復了。最后點擊左邊Electrical 工作表下的Net->Routing ，在右邊的工三個差分對。如圖 4.10 所示。作表中就可以看到設(shè)置圖 4.10 設(shè)置差分對4.2.3 差分對規(guī)則設(shè)置建立好差分對后，還需要建立一個專門于差分對的電氣規(guī)則。首先點擊左邊工作表選擇區(qū) 中 的 Electrical 工 作 表 下 的 Electrical Constraint Set->Routing->DifferentialPair，然后選擇菜單Objects->Create->Electrical CSet，如圖 4

52、.11所示。圖 4.11 差分對規(guī)則設(shè)置彈出Create Electrical CSet框，如圖 4.12 所示。在Electrical CSet 編輯框中輸入該約束規(guī)則的名稱：DIFF_FAIR ，點擊OK 關(guān)閉框。圖 4.12 Create Electrical CSet框這時候在右邊的工作表內(nèi)我看看到多了一個DIFF_PAIR約束規(guī)則，如圖4.13所示。圖 4.13 增加的DIFF_PAIR 規(guī)則下面給這個差分對約束規(guī)則設(shè)置參數(shù)。差分對約束規(guī)則參數(shù)主要有以下幾個：Uncoupled Length ：差分對網(wǎng)絡(luò)中的不匹配的長度。即不能按差分對走線的總長度。Min Line Spacing

53、：最小的線間距。Primary Gap ：差分對最優(yōu)先選擇的線間距(邊到邊間距)。Primary Width ：差分對最優(yōu)先選擇的線寬。Neck Gap：差分對在Neck 模式下的線間距(邊到邊間距)， 用于在布線密集區(qū)域內(nèi)切換到Neck 模式，這時差分對走線的線間距由Primary Gap 設(shè)定的值切換到該值。Neck Width：差分對在Neck 模式下的線寬，用于在布線密集區(qū)域內(nèi)切換到Neck 模式，這時差分對走線的線寬由Primary Width 設(shè)定的值切換到該值。最后設(shè)置的差分線規(guī)則約束參數(shù)如圖 4.14 所示。圖 4.14 設(shè)置差分對約束參數(shù)由于布線密度大走線空間有線，所以差分對的間距采用1W 原則(線邊到線邊)，如果空，可采用3W 原則。分別設(shè)置了Primary 模式和Neck 模式下的線寬和線間距為間(5mil,5mil)，(3.15mil,3.15mil) 。Neck 模式主要用于從CPU扇出時候的線寬線間距。設(shè)置好差分對約束規(guī)則后，將該約束規(guī)則應(yīng)用到剛才建立的兩個差分信號上，點擊左邊工作表選擇區(qū)中的Electrical 工作表下的Net->Routing 在右邊的工作表中找到剛才建立的三個