第四章 存儲器

1、本章主要內(nèi)容本章主要內(nèi)容半導(dǎo)體存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器接口的基本技術(shù)半導(dǎo)體存儲器接口的基本技術(shù)16位和位和32位系統(tǒng)中的內(nèi)存儲器位系統(tǒng)中的內(nèi)存儲器接口接口1、概述、概述 微機系統(tǒng)中，整個存儲器體系采用層次化結(jié)構(gòu)。微機系統(tǒng)中，整個存儲器體系采用層次化結(jié)構(gòu)。l CPUl寄存器組寄存器組l Cachel內(nèi)部存儲器內(nèi)部存儲器(DRAM SRAM)(DRAM SRAM)l輔助存儲器輔助存儲器( (軟盤、硬盤、光盤）軟盤、硬盤、光盤）片內(nèi)片內(nèi)片外片外CPU芯片中芯片中主機系統(tǒng)中主機系統(tǒng)中外部設(shè)備外部設(shè)備一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器（1）、三個主要參數(shù)）、三個主要參數(shù)容量容量： l一定容量的存儲器

2、由多塊芯片構(gòu)成一定容量的存儲器由多塊芯片構(gòu)成 l為適應(yīng)不同字長計算機的需要，存儲芯片的單元寬為適應(yīng)不同字長計算機的需要，存儲芯片的單元寬度可能不同，通常表示為：度可能不同，通常表示為： 芯片容量芯片容量=單元數(shù)單元數(shù)單元寬度單元寬度 l盡管微機字長已達盡管微機字長已達64位，但所有存儲器仍以位，但所有存儲器仍以字節(jié)字節(jié)為為組織單位組織單位 例如：例如：Intel 2114容量為容量為1k 4位位/片片一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器速度速度： 從從CPUCPU給出有效的存儲器地址到存儲器給給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間出有效數(shù)據(jù)所需要的時間 芯片的存取速度最好與芯片的存取

3、速度最好與CPUCPU時序相匹配。時序相匹配?？煽啃钥煽啃杂闷骄收祥g隔時間用平均故障間隔時間MTBFMTBF來衡量來衡量1 1、概述、概述（1 1）、三個主要參數(shù)）、三個主要參數(shù)一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器（2 2）. .存儲芯片的內(nèi)部結(jié)構(gòu)存儲芯片的內(nèi)部結(jié)構(gòu)地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路ABAB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBDBOEOE WEWE CSCS 存儲體存儲體l存儲器芯片的主要部分，用來存儲信息存儲器芯片的主要部分，用來存儲信息 地址譯碼電路地址譯碼電路l根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元

4、存儲單元 片選和讀寫控制邏輯片選和讀寫控制邏輯l選中存儲芯片，控制讀寫操作選中存儲芯片，控制讀寫操作一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器 存儲體存儲體每個存儲單元具有一個唯一的地址，可存每個存儲單元具有一個唯一的地址，可存儲儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進制數(shù)據(jù)進制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量芯片的存儲容量2MN存儲單元數(shù)存儲單元數(shù)存儲單元的位數(shù)存儲單元的位數(shù) M：芯片的：芯片的地址線根數(shù)地址線根數(shù) N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 一、概述一、概述 地址譯碼電路地址譯碼電路譯譯碼碼器器A A5

5、5A A4 4A A3 3A A2 2A A1 1A A0 063630 01 1存儲單元存儲單元6464個單元個單元行行譯譯碼碼A A2 2A A1 1A A0 07 71 10 0列譯碼列譯碼A A3 3A A4 4A A5 50 01 17 76464個單元個單元單譯碼單譯碼雙譯碼雙譯碼單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)l雙譯碼可簡化芯片設(shè)計雙譯碼可簡化芯片設(shè)計l主要采用的譯碼結(jié)構(gòu)主要采用的譯碼結(jié)構(gòu)一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器 片選和讀寫控制邏輯片選和讀寫控制邏輯片選端片選端CSCS* *或或CECE* *l有效時，可以對該芯片進行讀寫操作有效時，可以對該芯片進行讀寫操作輸出輸

6、出OEOE* *l控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出l該控制端對應(yīng)系統(tǒng)的讀控制線該控制端對應(yīng)系統(tǒng)的讀控制線寫寫WEWE* *l控制寫操作。有效時，數(shù)據(jù)進入芯片中控制寫操作。有效時，數(shù)據(jù)進入芯片中l(wèi)該控制端對應(yīng)系統(tǒng)的寫控制線該控制端對應(yīng)系統(tǒng)的寫控制線一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器3 3、存儲器基本分類、存儲器基本分類 按使用方式按使用方式：內(nèi)存內(nèi)存：由：由CPUCPU通過通過ABAB直接尋址直接尋址 容量小、速度快容量小、速度快 常用于存儲工作程序及數(shù)據(jù)常用于存儲工作程序及數(shù)據(jù) 一般所講的存儲器即指內(nèi)存一般所講的存儲器即指內(nèi)存 l外存外存：由：由CPUCPU當

7、作當作外設(shè)外設(shè)處理處理 容量大、速度慢容量大、速度慢 常用于存儲備用程序及數(shù)據(jù)，如硬、光盤等常用于存儲備用程序及數(shù)據(jù)，如硬、光盤等 l高速緩存高速緩存：CACHE CACHE 容量很小、速度很快容量很小、速度很快 常用于存儲頻繁使用的程序或數(shù)據(jù)常用于存儲頻繁使用的程序或數(shù)據(jù) 一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器按使用功能按使用功能：lRAM：Random Access Memory 可讀寫、易失性可讀寫、易失性 用于存放經(jīng)常變化的數(shù)據(jù)及動態(tài)加載的程序，如用于存放經(jīng)常變化的數(shù)據(jù)及動態(tài)加載的程序，如PC機的內(nèi)存機的內(nèi)存條條 又分靜態(tài)又分靜態(tài)SRAM、動態(tài)、動態(tài)DRAM二類二類 lROM：Read On

8、ly Memory 只讀、非易失性只讀、非易失性 用于存放固定不變的信息，如用于存放固定不變的信息，如BIOS、監(jiān)控程序等、監(jiān)控程序等 又分掩膜又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等等多種類型多種類型 一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器按構(gòu)成存儲器的器件和存儲介質(zhì)分按構(gòu)成存儲器的器件和存儲介質(zhì)分：磁芯存儲器磁芯存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器光電存儲器光電存儲器磁表面存儲器磁表面存儲器光盤存儲器光盤存儲器雙極型雙極型：由：由TTL電路制成的存儲電路制成的存儲器器單極型單極型：用：用MOS電路制成的存儲器電路制成的存儲器一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器2 2、隨機存取存儲器

9、、隨機存取存儲器靜態(tài)靜態(tài)RAMSRAM 2114SRAM 6264動態(tài)動態(tài)RAMDRAM 4116DRAM 2164一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器1、靜態(tài)、靜態(tài)RAMSRAM的基本存儲單元是觸發(fā)器電路的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進制數(shù)一位每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣SRAM一般采用一般采用“字結(jié)構(gòu)字結(jié)構(gòu)”存儲矩陣：存儲矩陣：l每個存儲單元存放多位（每個存儲單元存放多位（4、8、16等）等）l每個存儲單元具有一個地址每個存儲單元具有一個地址一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器靜態(tài)基本存儲電路靜態(tài)基本存儲電路

10、：以以觸發(fā)器觸發(fā)器為基礎(chǔ)為基礎(chǔ) l狀態(tài)穩(wěn)定，只要不掉電，就能保持信息狀態(tài)穩(wěn)定，只要不掉電，就能保持信息 l由由6個半導(dǎo)體管構(gòu)成，個半導(dǎo)體管構(gòu)成，1. 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器2. 寫數(shù)據(jù)寫數(shù)據(jù)T5、T6：控制管控制管(1)選擇線高電平選擇線高電平(2)I/O=1，I/O=0則則A= B=10則則T5、T6： 導(dǎo)通導(dǎo)通六管靜態(tài)六管靜態(tài)RAM存儲電路存儲電路2 2、隨機存取存儲器、隨機存取存儲器靜態(tài)基本存儲電路靜態(tài)基本存儲電路：以以觸發(fā)器觸發(fā)器為基礎(chǔ)為基礎(chǔ) l狀態(tài)穩(wěn)定，只要不掉電，就能保持信息狀態(tài)穩(wěn)定，只要不掉電，就能保持信息 l由由6個半導(dǎo)體管構(gòu)成，個半導(dǎo)體管構(gòu)成，六管靜態(tài)六管靜態(tài)RAM存儲電路

11、存儲電路1. 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器2. 寫數(shù)據(jù)寫數(shù)據(jù)3. 讀數(shù)據(jù)讀數(shù)據(jù)(1)選擇線高電平選擇線高電平則則T5、T6： 導(dǎo)通導(dǎo)通(2)I/O A，I/O B2 2、隨機存取存儲器、隨機存取存儲器SRAM芯片2114存儲容量為存儲容量為1024418個引腳：個引腳：l10根地址線根地址線A9A0l4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1l片選片選CS*l讀寫讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDRAM典型產(chǎn)品介紹典型產(chǎn)品介紹2 2、隨機存取存儲器、隨機存取存儲器SRAM 2114

12、的讀周期的讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時間讀取時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期讀取周期兩次讀取存儲器所允許的最小時間間隔兩次讀取存儲器所允許的最小時間間隔有效地址維持的時間有效地址維持的時間2 2、隨機存取存儲器、隨機存取存儲器SRAM 2114的寫周期的寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECSTW寫入時間寫入時間從寫入命令發(fā)出到數(shù)據(jù)進入存儲單元的時從寫入命令發(fā)出到數(shù)據(jù)進入存儲單

13、元的時間間寫信號有效時間寫信號有效時間TWC寫入周期寫入周期兩次寫入存儲器所允許的最小時間間隔兩次寫入存儲器所允許的最小時間間隔有效地址維持的時間有效地址維持的時間2 2、隨機存取存儲器、隨機存取存儲器SRAM芯片芯片6264存儲容量為存儲容量為8K828個引腳：個引腳：l13根地址線根地址線A12A0l8根數(shù)據(jù)線根數(shù)據(jù)線D7D0l片選片選CS1*、CS2l讀寫讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191817

14、16152 2、隨機存取存儲器、隨機存取存儲器2、動態(tài)、動態(tài)RAMDRAM的基本存儲單元是單個場效應(yīng)管及其極間的基本存儲單元是單個場效應(yīng)管及其極間電容電容必須配備必須配備“讀出再生放大電路讀出再生放大電路”進行刷新進行刷新每次同時對一行的存儲單元進行刷新每次同時對一行的存儲單元進行刷新每個基本存儲單元存儲二進制數(shù)一位每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣DRAM一般采用一般采用“位結(jié)構(gòu)位結(jié)構(gòu)”存儲體：存儲體：l每個存儲單元存放一位每個存儲單元存放一位l需要需要8個存儲芯片構(gòu)成一個字節(jié)單元個存儲芯片構(gòu)成一個字節(jié)單元l每個字節(jié)存儲單元具

15、有一個地址每個字節(jié)存儲單元具有一個地址2 2、隨機存取存儲器、隨機存取存儲器動態(tài)基本存儲電路動態(tài)基本存儲電路：以：以電容電容為基礎(chǔ)為基礎(chǔ) l因電容漏電因電容漏電,為保持信息不變，需為保持信息不變，需定時刷新定時刷新 l可由可由1個半導(dǎo)體管構(gòu)成個半導(dǎo)體管構(gòu)成單管動態(tài)存儲電路單管動態(tài)存儲電路2.電容漏電現(xiàn)象：電容漏電現(xiàn)象：刷新刷新3. 寫數(shù)據(jù)寫數(shù)據(jù)(1)行、列選擇線高電平行、列選擇線高電平(2)數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出線高電平輸出線高電平電容電容C充電，為高電平。充電，為高電平。(3)數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出線低電平輸出線低電平電容電容C放電，為低電平。放電，為低電平。1.信息存放：電容信息存放：電容

16、C2 2、隨機存取存儲器、隨機存取存儲器動態(tài)基本存儲電路動態(tài)基本存儲電路：以：以電容電容為基礎(chǔ)為基礎(chǔ) l因電容漏電因電容漏電, ,為保持信息不變，需為保持信息不變，需定時刷新定時刷新 l可由可由1 1個半導(dǎo)體管構(gòu)成個半導(dǎo)體管構(gòu)成單管動態(tài)存儲電路單管動態(tài)存儲電路1.1.信息存放：電容信息存放：電容C C2.2.電容漏電現(xiàn)象：電容漏電現(xiàn)象：刷新刷新3. 3. 寫數(shù)據(jù)寫數(shù)據(jù)4. 4. 讀數(shù)據(jù)讀數(shù)據(jù)(1)(1)行、列選擇線高電平行、列選擇線高電平(2)(2)電容電容C C上的信息輸出至上的信息輸出至數(shù)據(jù)輸入數(shù)據(jù)輸入/ /輸出線。輸出線。2 2、隨機存取存儲器、隨機存取存儲器DRAM芯片芯片4116存儲

17、容量為存儲容量為16K116個引腳：個引腳：l7根地址線根地址線A6A0l1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINl1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTl行地址選通行地址選通RAS*l列地址選通列地址選通CAS*l讀寫控制讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC123456781615141312111092 2、隨機存取存儲器、隨機存取存儲器DRAM 4116的讀周期的讀周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存儲地址需要分兩批傳送存儲地址需要

18、分兩批傳送l行地址選通信號行地址選通信號RAS*有效，開始有效，開始傳送行地址傳送行地址l隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址，傳送列地址，CAS*相當于片選信相當于片選信號號l讀寫信號讀寫信號WE*讀有效讀有效l數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出2 2、隨機存取存儲器、隨機存取存儲器DRAM 4116的寫周期的寫周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送存儲地址需要分兩批傳送l行地址選通信號行地址選通信號RAS*有效，開始有效，開

19、始傳送行地址傳送行地址l隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址傳送列地址l讀寫信號讀寫信號WE*寫有效寫有效l數(shù)據(jù)從數(shù)據(jù)從DIN引腳進入存儲單元引腳進入存儲單元2 2、隨機存取存儲器、隨機存取存儲器DRAM 4116的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新l行地址選通行地址選通RAS*有效，傳送行地址有效，傳送行地址l列地址選通列地址選通CAS*無效，沒有列地址無效，沒有列地址l芯片內(nèi)部實現(xiàn)一行存儲單元的刷新芯片內(nèi)部實現(xiàn)一行存儲單元的刷新l沒有數(shù)據(jù)輸入輸出

20、沒有數(shù)據(jù)輸入輸出l存儲系統(tǒng)中所有芯片同時進行刷新存儲系統(tǒng)中所有芯片同時進行刷新lDRAM必須每隔固定時間就刷新必須每隔固定時間就刷新2 2、隨機存取存儲器、隨機存取存儲器DRAM芯片芯片2164存儲容量為存儲容量為64K116個引腳：個引腳：l8根地址線根地址線A7A0l1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINl1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTl行地址選通行地址選通RAS*l列地址選通列地址選通CAS*l讀寫控制讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111092 2、隨機存取存儲器、隨機存取存儲器nSRA

21、M與與DRAM的比較的比較： l容量、速度：容量、速度： l成本、功耗：成本、功耗： l用途：用途： SRAM常用作常用作緩存緩存 DRAM則用作則用作主存主存 l使用：使用： SRAM較簡單較簡單 DRAM較復(fù)雜：必須處理刷新的問題較復(fù)雜：必須處理刷新的問題 2 2、隨機存取存儲器、隨機存取存儲器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A3 3、只讀存儲器、只讀存儲器一、半導(dǎo)體存儲器一、半導(dǎo)體存儲器1、EPROM頂部開有一個圓形的石英窗口，用于頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息紫外線透過擦除原有信息一般使

22、用專門的編程器（燒寫器）進一般使用專門的編程器（燒寫器）進行編程行編程編程后，應(yīng)該貼上不透光封條編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都出廠未編程前，每個基本存儲單元都是信息是信息1編程就是將某些單元寫入信息編程就是將某些單元寫入信息03 3、只讀存儲器、只讀存儲器EPROM芯片芯片2716存儲容量為存儲容量為2K2K8 82424個引腳：個引腳：l1111根地址線根地址線A A1010A A0 0l8 8根數(shù)據(jù)線根數(shù)據(jù)線DODO7 7DODO0 0l片選片選/ /編程編程CECE* */PGM/PGMl讀寫讀寫OEOE* *l編程電壓編程電壓V VPPPPV VDDDDA

23、A8 8A A9 9V VPPPPOEOE* *A A1010CECE* */PGM/PGMDODO7 7DODO6 6DODO5 5DODO4 4DODO3 31 12 23 34 45 56 67 78 89 9101011111212242423232222212120201919181817171616151514141313A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0DODO0 0DODO1 1DODO2 2VssVss3 3、只讀存儲器、只讀存儲器EPROM芯片芯片2764存儲容量為存儲容量為8K8K8 82828個引腳：個引腳：

24、l1313根地址線根地址線A A1212A A0 0l8 8根數(shù)據(jù)線根數(shù)據(jù)線D D7 7D D0 0l片選片選CECE* *l編程編程PGMPGM* *l讀寫讀寫OEOE* *l編程電壓編程電壓V VPPPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716153 3、只讀存儲器、只讀存儲器EPROM芯片芯片272561 12 23 34 45 56 67 78 89 9101011111212131314141515161

25、6171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D

26、0D02725627256邏輯圖邏輯圖3 3、只讀存儲器、只讀存儲器2、 EEPROM用加電方法，進行在線（無需拔下，直接用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法并行并行EEPROM：多位同時進行：多位同時進行串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線3 3、只讀存儲器、只讀存儲器EEPROM芯片2817A存儲容量為2K828個引腳：l11根地址線A10A0l8根數(shù)據(jù)線I/O7I/O0l片選CE*l讀寫OE*、WE*l狀態(tài)輸出RDY/BUSY*NCA12

27、A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112131428272625242322212019181716153 3、只讀存儲器、只讀存儲器EEPROM芯片芯片2864A存儲容量為存儲容量為8K828個引腳：個引腳：l13根地址線根地址線A12A0l8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0l片選片選CE*l讀寫讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O

28、1I/O2GND123456789101112131428272625242322212019181716153 3、只讀存儲器、只讀存儲器二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)這是本章的重點內(nèi)容這是本章的重點內(nèi)容SRAMSRAM、EPROMEPROM與與CPUCPU的連接的連接譯碼方法同樣適合譯碼方法同樣適合I/OI/O端口端口（一）、存儲芯片與（一）、存儲芯片與CPU的連接的連接存儲芯片的數(shù)據(jù)線存儲芯片的數(shù)據(jù)線 存儲芯片的地址線存儲芯片的地址線 存儲芯片的片選端存儲芯片的片選端 存儲芯片的讀寫控制線存儲芯片的讀寫控制線二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口

29、的基本技術(shù)1、存儲芯片數(shù)據(jù)線的處理、存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8根：根：l一次可從芯片中訪問到一次可從芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)l全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8根：根：l一次不能從一個芯片中訪問到一次不能從一個芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)l利用多個芯片擴充數(shù)據(jù)位利用多個芯片擴充數(shù)據(jù)位l這個擴充方式簡稱這個擴充方式簡稱“位擴充位擴充”二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)位擴充位擴充2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0

30、I/O4I/O1CECE多個位擴充的存儲芯片的數(shù)據(jù)線連接多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣其它連接都一樣這些芯片應(yīng)被看作是一個整體這些芯片應(yīng)被看作是一個整體常被稱為常被稱為“芯片組芯片組”進行位擴展時，模塊中所有芯片的進行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個形成整個模塊的地址線和控制線，而各芯片的模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴展）數(shù)據(jù)線并列（位線擴展）形形成整個模塊的數(shù)據(jù)線（成整個模塊的數(shù)據(jù)線（8bit寬度）。寬度）。 二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)2

31、 2、存儲芯片地址線的連接、存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連位地址總線相連尋址時，這部分地址的譯碼是在存儲尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼片內(nèi)譯碼”二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)片內(nèi)譯碼片內(nèi)譯碼A9A0存儲芯片存儲芯片000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范圍（16進制）A9A0二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)3、存儲芯片片選端的譯碼、存儲芯片片選端的譯

32、碼存儲系統(tǒng)常需利用多個存儲芯片擴充容量存儲系統(tǒng)常需利用多個存儲芯片擴充容量也就是擴充了存儲器地址范圍也就是擴充了存儲器地址范圍進行進行“地址擴充地址擴充”，需要利用存儲芯片的片選，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)這種擴充簡稱為這種擴充簡稱為“地址擴充地址擴充”或或“字擴充字擴充”二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)地址擴充（字擴充）地址擴充（字擴充）片選端片選端D7D0A19A10A

33、9A0（2）A9A0D7D0CE（1）A9A0D7D0CE譯碼器譯碼器00000000010000000000 進行字擴展時，模塊中所有芯片的進行字擴展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互地址線、控制線和數(shù)據(jù)線互連連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線形成整個模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的高位的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線線 片選線片選線 。 二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)片選端常有效片選端常有效A19A15A14A0 全全0全全1D7D027256EPR

34、OMA14A0CEn令芯片（組）的片選端常有效令芯片（組）的片選端常有效n不與系統(tǒng)的高位地址線發(fā)生聯(lián)系不與系統(tǒng)的高位地址線發(fā)生聯(lián)系n芯片（組）總處在被選中的狀態(tài)芯片（組）總處在被選中的狀態(tài)n雖簡單易行、但無法再進行地址擴雖簡單易行、但無法再進行地址擴充，會出現(xiàn)充，會出現(xiàn)“地址重復(fù)地址重復(fù)”二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)地址重復(fù)地址重復(fù)一個存儲單元具有多個存儲地址的現(xiàn)象一個存儲單元具有多個存儲地址的現(xiàn)象原因：有些高位地址線沒有用、可任意原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時，常選取其中既使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個好

35、用、又不沖突的一個“可用地址可用地址”例如：例如：00000H07FFFH選取的原則：高位地址全為選取的原則：高位地址全為0的地址的地址高位地址譯碼才更好高位地址譯碼才更好二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù) 譯碼和譯碼器譯碼和譯碼器譯碼：將某個特定的譯碼：將某個特定的“編碼輸入編碼輸入”翻翻譯為唯一譯為唯一“有效輸出有效輸出”的過程的過程譯碼電路可以使用譯碼電路可以使用門電路組合邏輯門電路組合邏輯譯碼電路更多的是采用集成譯碼電路更多的是采用集成譯碼器譯碼器l常用的常用的2:4譯碼器：譯碼器：74LS139l常用的常用的3:8譯碼器：譯碼器：74LS138l常用的常用的

36、4:16譯碼器：譯碼器：74LS154二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù) 全譯碼全譯碼所有的系統(tǒng)地址線均參與對存儲單元的所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，采用全譯碼，每個存儲單元的地址都是每個存儲單元的地址都是唯一的，唯一的，不存在地址重復(fù)不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多譯碼電路可能比較復(fù)雜、連線也較多二、半導(dǎo)體存儲器接口的基本技術(shù)二

37、、半導(dǎo)體存儲器接口的基本技術(shù)全譯碼示例全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍A12A0A19A18A17A16A15A14 A13 部分譯碼部分譯碼只有部分（高位）地址線參與對存儲只有部分（高位）地址線參與對存儲芯片的譯碼芯片的譯碼每個存儲單元將對應(yīng)多個地址每個存儲單元將對應(yīng)多個地址（地址（地址重復(fù)），需要選取一個可用地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費但系統(tǒng)的部分

38、地址空間將被浪費二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)部分譯碼示例部分譯碼示例138138A A1717 A A1616A A1111A A0 0A A1414 A A1313A A1212(4)(4)(3)(3)(2)(2)(1)(1)27322732273227322732273227322732CCB BA AE3E3E2E2E1E1IO/MIO/MCECECECECECECECEY0Y0Y1Y1Y2Y2Y3Y3二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù) 線選譯碼線選譯碼只用少數(shù)幾根高位地址線進行芯片的譯只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根

39、負責選中一個芯片（組）碼，且每根負責選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴重浪費雖構(gòu)成簡單，但地址空間嚴重浪費必然會出現(xiàn)地址重復(fù)必然會出現(xiàn)地址重復(fù)一個存儲地址會對應(yīng)多個存儲單元一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用多個存儲單元共用的存儲地址不應(yīng)使用二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)線選譯碼示例線選譯碼示例A A1414A A1212A A0 0A A1313(1)(1)27642764(2)(2)27642764 CECECECE切記：切記： A A14 14 A A13130000的情況不能出現(xiàn)的情況不能出現(xiàn)00000H00000H01

40、FFFH01FFFH的地址不可使用的地址不可使用二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)u片選端譯碼小結(jié)片選端譯碼小結(jié)存儲芯片的片選控制端可以被看作是一根最存儲芯片的片選控制端可以被看作是一根最高位地址線高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址地址空間的選擇空間的選擇（接系統(tǒng)的（接系統(tǒng)的IO/M*信號）和信號）和高位高位地址的譯碼選擇地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)（與系統(tǒng)的高位地址線相關(guān)聯(lián)）聯(lián)）對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機制，起到降低功耗的作用輸出驅(qū)動機制，起到降低功

41、耗的作用二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)4 4、存儲芯片的讀寫控制、存儲芯片的讀寫控制芯片芯片OEOE* *與系統(tǒng)的讀命令線相連與系統(tǒng)的讀命令線相連l當芯片被選中、且讀命令有效時，存儲芯當芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線片將開放并驅(qū)動數(shù)據(jù)到總線芯片芯片WEWE* *與系統(tǒng)的寫命令線相連與系統(tǒng)的寫命令線相連l當芯片被選中、且寫命令有效時，允許總當芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片線數(shù)據(jù)寫入存儲芯片二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)（二）、存儲芯片與（二）、存儲芯片與CPU的配合的配合存儲芯片與存儲芯

42、片與CPU總線的連接，還有總線的連接，還有兩個很重要的問題：兩個很重要的問題：CPU的總線負載能力的總線負載能力lCPU能否帶動總線上包括存儲器在內(nèi)能否帶動總線上包括存儲器在內(nèi)的連接器件的連接器件存儲芯片與存儲芯片與CPU總線時序的配合總線時序的配合lCPU能否與存儲器的存取速度相配合能否與存儲器的存取速度相配合二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)1.總線驅(qū)動總線驅(qū)動CPU的總線驅(qū)動能力有限的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動以鎖存和驅(qū)動雙向傳送的數(shù)

43、據(jù)總線，可以采用三態(tài)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動雙向驅(qū)動器來加以驅(qū)動二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)2.2.時序配合時序配合分析存儲器的存取速度是否滿分析存儲器的存取速度是否滿足足CPUCPU總線時序的要求總線時序的要求如果不能滿足：如果不能滿足：l考慮更換芯片考慮更換芯片l總線周期中插入等待狀態(tài)總線周期中插入等待狀態(tài)T TWW切記：時序配合是連接中的難點二、半導(dǎo)體存儲器接口的基本技術(shù)二、半導(dǎo)體存儲器接口的基本技術(shù)1、8086的的16位存儲器接口位存儲器接口兩種譯碼方法兩種譯碼方法l獨立的存儲體譯碼器獨立的存儲體譯碼器每個存儲體用一個譯碼器；

44、每個存儲體用一個譯碼器；缺點：電路復(fù)雜，使用器件多。缺點：電路復(fù)雜，使用器件多。l獨立的存儲體寫選通獨立的存儲體寫選通譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號-但無需為每個存儲體產(chǎn)生獨立的讀信號，因為但無需為每個存儲體產(chǎn)生獨立的讀信號，因為8086每次僅讀每次僅讀1個字節(jié)。個字節(jié)。對于字，對于字，8086會連續(xù)讀會連續(xù)讀2次。次。電路簡單，節(jié)省器件。電路簡單，節(jié)省器件。三、三、16位和位和32位系統(tǒng)中的內(nèi)存儲器接口位系統(tǒng)中的內(nèi)存儲器接口 （1 1）獨立的存儲體譯碼器）獨立的存儲體譯碼器D15-D8D7-D0高位存儲體(奇數(shù)地址)低位存儲體(偶

45、數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意這這些些信信號號線線的的連連接接方方法法MEMW#信號同時有效，但只有一個存儲體被選中信號同時有效，但只有一個存儲體被選中三、三、16位和位和32位系統(tǒng)中的內(nèi)存儲器接口位系統(tǒng)中的內(nèi)存儲器接口 （2 2）獨立的存儲體寫選通）獨立的存儲體寫選通D15-D8D7-D0D7-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地

46、址)A16-A1A15-A0A15-A0A15-A0D7-D0D7-D0D7-D064KB8片64KB8片片CS#CS#Y0#Y0#Y7#Y7#C CB BA AA19A19A18A18A17A17CS#CS#G1G1G2A#G2A#G2B#G2B#OE#OE#WE#WE#OE#OE#WE#WE#MEMR#MEMR#BHE#BHE#A0A0VccVccGNDGNDMEMW#MEMW#1111每個存儲體用不同的寫控制信號每個存儲體用不同的寫控制信號三、三、16位和位和32位系統(tǒng)中的內(nèi)存儲器接口位系統(tǒng)中的內(nèi)存儲器接口 80868086讀寫讀寫1616位數(shù)據(jù)的特點：位數(shù)據(jù)的特點：l讀讀1616位數(shù)據(jù)時會讀兩次，每次位數(shù)據(jù)時會讀兩次，每次8 8位。位。讀高字節(jié)時讀高字節(jié)時BHE=0BHE=0，A0=1A0=1；讀低字節(jié)時讀低字節(jié)時BHE=1BHE=1，A0=0A0=0每次只使用數(shù)據(jù)線的一半：每次只使用數(shù)據(jù)線的一半：D15-D8 D15-D8 或或 D7-D0 D7-D0l寫寫1616位數(shù)據(jù)時一次寫入。位數(shù)據(jù)時一次寫入。BHEBHE和和A0A0同時為同時為0 0同時使用全部數(shù)據(jù)線同時使用全部數(shù)據(jù)線D15D15D0D080486CPU有有32位數(shù)據(jù)線位數(shù)據(jù)線4個個8位的存體位的存體 48