版圖設(shè)計(jì)課件

1、ICCAD版圖版圖.1集成電路計(jì)算機(jī)輔助設(shè)計(jì)集成電路計(jì)算機(jī)輔助設(shè)計(jì) 集成電路制造與版圖基礎(chǔ)集成電路制造與版圖基礎(chǔ)微電子學(xué)院微電子學(xué)院 高海霞高海霞Email: ICCAD版圖版圖.2集成電路設(shè)計(jì)與制造的主要流程框架集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)設(shè)計(jì)芯片檢測芯片檢測單晶、外單晶、外延材料延材料掩膜版掩膜版芯片制造芯片制造過程過程封裝封裝測試測試系統(tǒng)需求系統(tǒng)需求ICCAD版圖版圖.3 設(shè)計(jì)創(chuàng)意設(shè)計(jì)創(chuàng)意 + + 仿真驗(yàn)證仿真驗(yàn)證功能要求功能要求行為設(shè)計(jì)（行為設(shè)計(jì)（VHDL）版圖數(shù)據(jù)輸出版圖數(shù)據(jù)輸出是是行為仿真行為仿真綜合、優(yōu)化綜合、優(yōu)化網(wǎng)表網(wǎng)表時(shí)序仿真時(shí)序仿真版圖設(shè)計(jì)版圖設(shè)計(jì)后仿真后仿真否否是

2、是否否否否是是集成電路的設(shè)計(jì)過程集成電路的設(shè)計(jì)過程集成電路設(shè)集成電路設(shè)計(jì)的最終輸出計(jì)的最終輸出是掩膜版圖，是掩膜版圖，通過制版和工通過制版和工藝流片可以得藝流片可以得到所需的集成到所需的集成電路。電路。ICCAD版圖版圖.4集成電路設(shè)計(jì)制版流水加工劃片封裝封裝后的芯片裸片die硅圓片Wafer掩膜版MASK版圖layout集成電路的制造過程集成電路的制造過程ICCAD版圖版圖.5芯片加工：從版圖到裸片芯片加工：從版圖到裸片制版制版加工加工是一種多層平面是一種多層平面“印刷印刷”和疊加過程。和疊加過程。集成電路版圖的作用集成電路版圖的作用ICCAD版圖版圖.6所設(shè)計(jì)的版圖所設(shè)計(jì)的版圖集成電路版圖

3、的作用集成電路版圖的作用ICCAD版圖版圖.7加工后得到的實(shí)際芯片版圖加工后得到的實(shí)際芯片版圖集成電路版圖的作用集成電路版圖的作用ICCAD版圖版圖.8內(nèi)容提要內(nèi)容提要q雙極集成電路工藝的基本流程雙極集成電路工藝的基本流程q雙極雙極ICIC中的基本元器件中的基本元器件qCMOSCMOS集成電路工藝的基本流程集成電路工藝的基本流程q集成電路版圖設(shè)計(jì)規(guī)則集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.9一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程集成電路技術(shù)的核心集成電路技術(shù)的核心PNPN結(jié)：集成電路和半導(dǎo)體器件的各類特性都是結(jié)：集成電路和半導(dǎo)體器件的各類特性都是PNPN結(jié)相互結(jié)相互作用的

4、結(jié)果；如果通過某種方法使得半導(dǎo)體中一部分區(qū)作用的結(jié)果；如果通過某種方法使得半導(dǎo)體中一部分區(qū)域?yàn)橛驗(yàn)閜 p型，另一部分區(qū)域?yàn)樾停硪徊糠謪^(qū)域?yàn)閚 n型，即將型，即將p p型半導(dǎo)體與型半導(dǎo)體與n n型半型半導(dǎo)體制作在同一硅片上，則在其交界面就形成導(dǎo)體制作在同一硅片上，則在其交界面就形成PNPN結(jié)。結(jié)。由于半導(dǎo)體器件和集成電路是由不同的由于半導(dǎo)體器件和集成電路是由不同的n n型和型和p p型區(qū)域組型區(qū)域組合構(gòu)成的，因此，以摻雜為手段，通過補(bǔ)償作用形成不合構(gòu)成的，因此，以摻雜為手段，通過補(bǔ)償作用形成不同類型半導(dǎo)體區(qū)域是制造半導(dǎo)體器件的基礎(chǔ)。同類型半導(dǎo)體區(qū)域是制造半導(dǎo)體器件的基礎(chǔ)。選擇性摻雜選擇性摻雜是

5、集成電路制造技術(shù)的核心。是集成電路制造技術(shù)的核心。ICCAD版圖版圖.10實(shí)現(xiàn)選擇性摻雜的三道基本工序?qū)崿F(xiàn)選擇性摻雜的三道基本工序(1)(1)氧化：在溫度為氧化：在溫度為80080012001200度的氧氣中使半導(dǎo)體表面形成度的氧氣中使半導(dǎo)體表面形成SiOSiO2 2薄層。作為阻擋層，在硅片表面沒有薄層。作為阻擋層，在硅片表面沒有SiOSiO2 2層的區(qū)域才允層的區(qū)域才允許摻雜原子進(jìn)入硅片，從而改變硅的性質(zhì)，而硅上覆蓋有許摻雜原子進(jìn)入硅片，從而改變硅的性質(zhì)，而硅上覆蓋有SiOSiO2 2層的區(qū)域就起阻擋層作用，阻擋雜質(zhì)原子進(jìn)入硅片。層的區(qū)域就起阻擋層作用，阻擋雜質(zhì)原子進(jìn)入硅片。SiOSiO2

6、2薄膜在集成電路中的作用：作為對雜質(zhì)選擇擴(kuò)散的掩膜；作為薄膜在集成電路中的作用：作為對雜質(zhì)選擇擴(kuò)散的掩膜；作為MOSMOS器件的絕緣柵材料；作為器件表面的保護(hù)（鈍化）膜；作為絕緣介質(zhì)和器件的絕緣柵材料；作為器件表面的保護(hù)（鈍化）膜；作為絕緣介質(zhì)和隔離介質(zhì)，如器件之間的隔離，層間隔離；作為集成電路中電容器元件隔離介質(zhì)，如器件之間的隔離，層間隔離；作為集成電路中電容器元件的介質(zhì)。的介質(zhì)。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.11實(shí)現(xiàn)選擇性摻雜的三道基本工序?qū)崿F(xiàn)選擇性摻雜的三道基本工序(2)(2)光刻光刻：有選擇地去除有選擇地去除SiOSiO2 2層。借助于

7、掩膜版，并利層。借助于掩膜版，并利用光敏抗蝕涂層發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕方法在各種用光敏抗蝕涂層發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕方法在各種薄膜上制備出合乎要求的圖形，實(shí)現(xiàn)掩膜版圖形到硅片薄膜上制備出合乎要求的圖形，實(shí)現(xiàn)掩膜版圖形到硅片表面各種薄膜上圖形的轉(zhuǎn)移。光刻工藝需使用掩膜版生表面各種薄膜上圖形的轉(zhuǎn)移。光刻工藝需使用掩膜版生成合適的圖形。成合適的圖形。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.12實(shí)現(xiàn)選擇性摻雜的三道基本工序?qū)崿F(xiàn)選擇性摻雜的三道基本工序(3)(3)摻雜：在半導(dǎo)體基片的一定區(qū)域摻入一定濃度的雜摻雜：在半導(dǎo)體基片的一定區(qū)域摻入一定濃度的雜質(zhì)元素，形

8、成不同類型的半導(dǎo)體層，來制作各種器件。質(zhì)元素，形成不同類型的半導(dǎo)體層，來制作各種器件。摻雜工藝主要有兩種：擴(kuò)散和離子注入。摻雜工藝主要有兩種：擴(kuò)散和離子注入。擴(kuò)散：在熱運(yùn)動(dòng)的作用下，物質(zhì)的微粒都有一種從高濃擴(kuò)散：在熱運(yùn)動(dòng)的作用下，物質(zhì)的微粒都有一種從高濃度的地方向低濃度的地方運(yùn)動(dòng)的趨勢。在度的地方向低濃度的地方運(yùn)動(dòng)的趨勢。在IC生產(chǎn)中，擴(kuò)生產(chǎn)中，擴(kuò)散的同時(shí)進(jìn)行氧化。散的同時(shí)進(jìn)行氧化。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.13q按照制造器件的結(jié)構(gòu)不同可以分為：按照制造器件的結(jié)構(gòu)不同可以分為： 雙極型雙極型：由電子和空穴這兩種極性的載流子作為在：由電子和空

9、穴這兩種極性的載流子作為在有源區(qū)中運(yùn)載電流的工具。有源區(qū)中運(yùn)載電流的工具。 MOSMOS型：型：PMOSPMOS工藝、工藝、NMOSNMOS工藝、工藝、CMOSCMOS工藝工藝 BiCMOSBiCMOS集成電路：雙極與集成電路：雙極與MOSMOS混合集成電路混合集成電路q按照按照MOSMOS的柵電極的不同可以分為：的柵電極的不同可以分為： 鋁柵工藝、硅柵工藝（鋁柵工藝、硅柵工藝（CMOSCMOS制造中的主流工藝）制造中的主流工藝）q按照按照CMOSCMOS工藝的不同可以分為：工藝的不同可以分為： P P阱工藝、阱工藝、N N阱工藝、雙阱工藝阱工藝、雙阱工藝工藝類型簡介工藝類型簡介一、雙極集成電

10、路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.14制備制備NPN晶體管的工藝流程晶體管的工藝流程 (1) 基區(qū)氧化：原始材料為基區(qū)氧化：原始材料為N型硅片，將作為最終型硅片，將作為最終NPN晶體管的集電區(qū)。晶體管的集電區(qū)。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.15制備制備NPN晶體管的工藝流程晶體管的工藝流程 (2) 基區(qū)光刻基區(qū)光刻(3) 基區(qū)摻雜：采用擴(kuò)散技術(shù)，摻入基區(qū)摻雜：采用擴(kuò)散技術(shù)，摻入P型雜質(zhì)，通過補(bǔ)償，使襯底的一部型雜質(zhì)，通過補(bǔ)償，使襯底的一部分區(qū)域變?yōu)榉謪^(qū)域變?yōu)镻型區(qū)，成為晶體管的基型區(qū)，成為晶體管的基區(qū)。同時(shí)表面又

11、生成一層區(qū)。同時(shí)表面又生成一層SiO2一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.16制備制備NPN晶體管的工藝流程晶體管的工藝流程 (4) 發(fā)射區(qū)光刻：在基區(qū)范發(fā)射區(qū)光刻：在基區(qū)范圍內(nèi)的圍內(nèi)的SiO2層上光刻出一層上光刻出一個(gè)小窗口，確定發(fā)射區(qū)的個(gè)小窗口，確定發(fā)射區(qū)的范圍。范圍。(5) 發(fā)射區(qū)摻雜：采用擴(kuò)散摻發(fā)射區(qū)摻雜：采用擴(kuò)散摻雜技術(shù)，摻入雜技術(shù)，摻入N型雜質(zhì)，通型雜質(zhì)，通過補(bǔ)償，使一部分過補(bǔ)償，使一部分P型基區(qū)型基區(qū)轉(zhuǎn)變?yōu)檗D(zhuǎn)變?yōu)镹型，成為晶體管的型，成為晶體管的發(fā)射區(qū)。同時(shí)表面上又生成發(fā)射區(qū)。同時(shí)表面上又生成一層一層SiO2一、雙極集成電路工藝的基本流

12、程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.17制備制備NPN晶體管的工藝流程晶體管的工藝流程(6) 引線孔光刻：在基區(qū)和發(fā)引線孔光刻：在基區(qū)和發(fā)射區(qū)范圍內(nèi)分別刻出窗口射區(qū)范圍內(nèi)分別刻出窗口，用于制備電極。，用于制備電極。(7) 淀積金屬：將用于形成電淀積金屬：將用于形成電極。極。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.18制備制備NPN晶體管的工藝流程晶體管的工藝流程(8) “反刻反刻”：采用光刻技術(shù)，將用作為：采用光刻技術(shù)，將用作為E電極和電極和B電極電極的金的金屬保留，刻蝕掉其余部分。硅片背面通過金屬化形成屬保留，刻蝕掉其余部分。硅片背面通

13、過金屬化形成C極極。構(gòu)成晶體管管芯。構(gòu)成晶體管管芯。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.19制備制備NPN晶體管的工藝流程晶體管的工藝流程一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.20IC管芯中的特殊問題管芯中的特殊問題(1) 隔離隔離 問題：由于集成電路中各種晶體管、二極管、電阻和電問題：由于集成電路中各種晶體管、二極管、電阻和電容等都是制作在同一塊硅片上的，采用常規(guī)容等都是制作在同一塊硅片上的，采用常規(guī)NPN工藝，硅工藝，硅片襯底即為集電區(qū)，同一硅片上制作的多個(gè)片襯底即為集電區(qū)，同一硅片上制作的多個(gè)NPN晶體

14、管，晶體管，集電區(qū)連在一起，顯然不會與電路中元器件連接關(guān)系相一集電區(qū)連在一起，顯然不會與電路中元器件連接關(guān)系相一致。因此先要使不同元件相互絕緣而成為各自獨(dú)立的元件，致。因此先要使不同元件相互絕緣而成為各自獨(dú)立的元件，然后再用金屬導(dǎo)電膜將它們按照電路要求相互連接起來。然后再用金屬導(dǎo)電膜將它們按照電路要求相互連接起來。 解決方法：采用隔離技術(shù)，將不同元器件相互隔開。實(shí)解決方法：采用隔離技術(shù)，將不同元器件相互隔開。實(shí)際生產(chǎn)中采用多種隔離方法。最簡單的是際生產(chǎn)中采用多種隔離方法。最簡單的是PN結(jié)隔離技術(shù)結(jié)隔離技術(shù)（運(yùn)用（運(yùn)用PN結(jié)的單向?qū)щ娦裕?，將不同的元器件之間用背靠結(jié)的單向?qū)щ娦裕瑢⒉煌脑骷?/p>

15、之間用背靠背的背的PN結(jié)隔開，并且將其中的結(jié)隔開，并且將其中的P區(qū)接至電路中的最低電位。區(qū)接至電路中的最低電位。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.21 襯底硅片襯底硅片(P型型) 外延外延生長生長N型硅型硅 隔離氧化隔離氧化 隔離光刻隔離光刻 隔離擴(kuò)散隔離擴(kuò)散IC管芯中的特殊問題管芯中的特殊問題PN結(jié)隔離工藝流程結(jié)隔離工藝流程一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.22IC管芯中的特殊問題管芯中的特殊問題(2) NPN晶體管集電區(qū)埋層的引入：晶體管集電區(qū)埋層的引入： 因?yàn)樵诩呻娐分懈髟亩它c(diǎn)都從上表面引出

16、，并因?yàn)樵诩呻娐分懈髟亩它c(diǎn)都從上表面引出，并在上表面實(shí)現(xiàn)互連，所以集電極電流在集電區(qū)是橫向流動(dòng)在上表面實(shí)現(xiàn)互連，所以集電極電流在集電區(qū)是橫向流動(dòng)的，而為了保證集電結(jié)可以承受足夠高的反向擊穿電壓，的，而為了保證集電結(jié)可以承受足夠高的反向擊穿電壓，外延層的電阻率又不能選得很低，這就形成較大的集電極外延層的電阻率又不能選得很低，這就形成較大的集電極串聯(lián)電阻。串聯(lián)電阻。為了減小集電極串聯(lián)電阻，在晶體管的外延層為了減小集電極串聯(lián)電阻，在晶體管的外延層和襯底之間需要增加和襯底之間需要增加N+埋層。埋層。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.23IC管芯中的特

17、殊問題管芯中的特殊問題(3) 元器件之間的互連：在元器件之間的互連：在NPN晶體管工藝中通過淀積金屬晶體管工藝中通過淀積金屬和反刻工藝形成晶體管電極引出區(qū)時(shí)，可以同時(shí)實(shí)現(xiàn)和反刻工藝形成晶體管電極引出區(qū)時(shí)，可以同時(shí)實(shí)現(xiàn)IC內(nèi)內(nèi)部的互連不增加工藝。部的互連不增加工藝。 (4) 集成電路中的其他元器件：可以在形成集成電路中的其他元器件：可以在形成NPN晶體管的同晶體管的同時(shí)，生成時(shí)，生成IC中的其他元器件，例如電阻、電容、中的其他元器件，例如電阻、電容、PNP晶體晶體管等管等。 結(jié)論：對采用結(jié)論：對采用PN結(jié)隔離的雙極結(jié)隔離的雙極IC基本工藝，與制作基本工藝，與制作NPN晶體管的基本工藝相比，只需增

18、加外延工藝，當(dāng)然工藝步晶體管的基本工藝相比，只需增加外延工藝，當(dāng)然工藝步驟要增加不少。驟要增加不少。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.24PN結(jié)隔離雙極結(jié)隔離雙極IC工藝基本流程工藝基本流程 襯底材料襯底材料(P型硅型硅) 埋層氧化埋層氧化埋層光刻埋層光刻埋層摻雜埋層摻雜(Sb)- 外延外延 (N型硅型硅)- 隔離氧化隔離氧化隔離光刻隔離光刻隔離摻雜隔離摻雜(B) 基區(qū)氧化基區(qū)氧化基區(qū)光刻基區(qū)光刻基區(qū)摻雜基區(qū)摻雜(B)和發(fā)射區(qū)氧化和發(fā)射區(qū)氧化 發(fā)射區(qū)光刻發(fā)射區(qū)光刻發(fā)射區(qū)摻雜發(fā)射區(qū)摻雜(P)和氧化和氧化 引線孔光刻引線孔光刻淀積金屬化層淀積金屬化層

19、反刻金屬互連線反刻金屬互連線合金化合金化 后工序后工序結(jié)論：結(jié)論： PN結(jié)隔離結(jié)隔離雙極雙極IC基本工藝包括基本工藝包括6次光刻。次光刻。一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.25PN結(jié)隔離雙極結(jié)隔離雙極IC中的中的NPN晶體管晶體管一、雙極集成電路工藝的基本流程一、雙極集成電路工藝的基本流程ICCAD版圖版圖.26 雙極雙極IC的工藝流程是按照構(gòu)成的工藝流程是按照構(gòu)成NPN晶體管設(shè)計(jì)的。晶體管設(shè)計(jì)的。在構(gòu)造在構(gòu)造NPN晶體管的同時(shí)，生成晶體管的同時(shí)，生成IC中的其他元器件中的其他元器件。 下面是一種典型的下面是一種典型的NPN晶體管結(jié)構(gòu)。晶體管結(jié)構(gòu)。

20、二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.271. 其他其他NPN晶體管結(jié)構(gòu)晶體管結(jié)構(gòu) 二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.28 2. 電阻電阻： RRsL/W Rs稱為方塊電阻，可以由工藝控制。稱為方塊電阻，可以由工藝控制。二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.293. 電容電容：可以采用兩種結(jié)構(gòu)類型。：可以采用兩種結(jié)構(gòu)類型。 MOS結(jié)構(gòu)結(jié)構(gòu) PN結(jié)電容結(jié)構(gòu)結(jié)電容結(jié)構(gòu) (Metal-Oxide-Semiconductor)二、雙極二、雙極IC中的基本元器件中的基本元器件PICCAD版圖版圖.30二、雙極二

21、、雙極IC中的基本元器件中的基本元器件4. 二極管二極管 可以采用可以采用NPN晶體管的不同接法晶體管的不同接法構(gòu)成二極管。例如：構(gòu)成二極管。例如： (1)用用BC結(jié)，發(fā)射極開路；結(jié)，發(fā)射極開路； (2)用用EB結(jié)，集電極開路；結(jié)，集電極開路； (3)用用EB結(jié)，結(jié)，BC短路；短路； (4)用用BC結(jié)，結(jié)，EB短路；短路； (5)用用BC結(jié)，結(jié)，CE短路；短路； (6)單獨(dú)單獨(dú)BC結(jié)結(jié)(無無發(fā)射區(qū)摻雜發(fā)射區(qū)摻雜)。 不同接法構(gòu)成的二極管，其擊穿不同接法構(gòu)成的二極管，其擊穿電壓、結(jié)電容等電參數(shù)各不相同。電壓、結(jié)電容等電參數(shù)各不相同。ICCAD版圖版圖.315. 橫向橫向PNP晶體管晶體管二、雙極

22、二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.326. 縱向縱向PNP晶體管晶體管(注意：其集電區(qū)即為襯底材料，與注意：其集電區(qū)即為襯底材料，與隔離墻相連隔離墻相連)二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.33說明：版圖中只采用了說明：版圖中只采用了NPN晶體管、二極管和電阻。晶體管、二極管和電阻。二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.34小結(jié)：集成化線路的特點(diǎn)小結(jié)：集成化線路的特點(diǎn)(以雙極以雙極IC為例為例) (1) IC中制備大容量的電容比較困難，高阻值電阻精度差中制備大容量的電容比較困難，高阻值電阻精度差，因此放大電

23、路中多以差分對為基本單元，同時(shí)采用恒流，因此放大電路中多以差分對為基本單元，同時(shí)采用恒流源、有源負(fù)載等電路結(jié)構(gòu)。源、有源負(fù)載等電路結(jié)構(gòu)。 (2)雙極雙極IC工藝流程是圍繞如何使工藝流程是圍繞如何使NPN晶體管具有最佳特晶體管具有最佳特性安排的，在這同時(shí)形成其他元器件。因此雙極性安排的，在這同時(shí)形成其他元器件。因此雙極IC中中PNP晶體管特性比晶體管特性比NPN晶體管特性差得多，例如晶體管特性差得多，例如PNP晶體管的晶體管的電流放大系數(shù)只有幾到電流放大系數(shù)只有幾到20左右。一般情況下盡量少用左右。一般情況下盡量少用PNP晶體管。如果需要特性好的晶體管。如果需要特性好的PNP晶體管，就要增加工藝

24、流晶體管，就要增加工藝流程。程。二、雙極二、雙極IC中的基本元器件中的基本元器件ICCAD版圖版圖.35二、雙極二、雙極IC中的基本元器件中的基本元器件小結(jié)：集成化線路的特點(diǎn)小結(jié)：集成化線路的特點(diǎn)(以雙極以雙極IC為例為例) (3) 由于下述原因，集成化電路中應(yīng)少用電阻、電容，盡由于下述原因，集成化電路中應(yīng)少用電阻、電容，盡量改用晶體管。量改用晶體管。 *雙極雙極IC中制備中制備NPN晶體管比制備電阻、電容要方便經(jīng)晶體管比制備電阻、電容要方便經(jīng)濟(jì)得多濟(jì)得多(晶體管占用面積小晶體管占用面積小)。 *晶體管參數(shù)一致性和對稱性都很好。晶體管參數(shù)一致性和對稱性都很好。 *容易實(shí)現(xiàn)各種特殊的晶體管結(jié)構(gòu)，

25、如復(fù)合晶體管、達(dá)容易實(shí)現(xiàn)各種特殊的晶體管結(jié)構(gòu)，如復(fù)合晶體管、達(dá)林頓晶體管、可控增益林頓晶體管、可控增益PNP晶體管等。晶體管等。 (4) IC工藝中制備的電阻阻值絕對誤差大工藝中制備的電阻阻值絕對誤差大,但是電阻阻值但是電阻阻值之比的精度比阻值絕對值的精度好一個(gè)數(shù)量級。設(shè)計(jì)電路之比的精度比阻值絕對值的精度好一個(gè)數(shù)量級。設(shè)計(jì)電路時(shí)，應(yīng)盡量使電路特性與阻值之比關(guān)系密切，時(shí)，應(yīng)盡量使電路特性與阻值之比關(guān)系密切，而而與阻值大與阻值大小的關(guān)系較弱。小的關(guān)系較弱。ICCAD版圖版圖.36三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.37三、三、CMOS集成電路工藝流程集成電路工藝流程

26、ICCAD版圖版圖.38三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.39三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.40三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.41三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.42三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.43版圖概念版圖概念版圖是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝版圖是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。步驟，每一層版圖用不同的圖案來表示。版圖是版圖是ICIC設(shè)計(jì)的最

27、終輸出，是集成電路從設(shè)計(jì)走向制造的設(shè)計(jì)的最終輸出，是集成電路從設(shè)計(jì)走向制造的橋梁，它包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)橋梁，它包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)。集成電路制造廠家根據(jù)這些數(shù)據(jù)來制造的物理信息數(shù)據(jù)。集成電路制造廠家根據(jù)這些數(shù)據(jù)來制造掩膜。掩膜。從平面工藝到立體結(jié)構(gòu)，需多次掩膜版，故版圖是分層次從平面工藝到立體結(jié)構(gòu)，需多次掩膜版，故版圖是分層次的，由多層圖形疊加而成。的，由多層圖形疊加而成。版圖與所采用的制備工藝緊密相關(guān)。版圖與所采用的制備工藝緊密相關(guān)。三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.44 Vdd Gnd out i

28、n版圖P-substrateN-阱N管 源漏區(qū)NP管 源漏區(qū)PPNNN-阱P FOXSi3N4剖面圖Nploymetal1contact三、三、CMOS集成電路工藝流程集成電路工藝流程ICCAD版圖版圖.45N-wellactivepolycontactmetal1P-implantN-implant版圖分層處理方法版圖分層處理方法ICCAD版圖版圖.46版圖的層版圖的層 Vdd Gnd out inN-wellactiveP+ implantN+ implantpoly1metal1contactviametal2ICCAD版圖版圖.47q加工過程中的非理想因素加工過程中的非理想因素l制版光

29、刻的分辨率問題制版光刻的分辨率問題l多層版的套準(zhǔn)問題多層版的套準(zhǔn)問題l表面不平整問題表面不平整問題l流水中的擴(kuò)散和刻蝕問題流水中的擴(kuò)散和刻蝕問題l梯度效應(yīng)梯度效應(yīng)q解決辦法解決辦法l廠家提供的設(shè)計(jì)規(guī)則廠家提供的設(shè)計(jì)規(guī)則(topological design rule)，確保完成設(shè)計(jì)功能和一定的芯片成品率，除個(gè)別確保完成設(shè)計(jì)功能和一定的芯片成品率，除個(gè)別情況外，設(shè)計(jì)者必須遵循情況外，設(shè)計(jì)者必須遵循l設(shè)計(jì)者的設(shè)計(jì)準(zhǔn)則設(shè)計(jì)者的設(shè)計(jì)準(zhǔn)則(rule for performance)，用以，用以提高電路的某些性能，如匹配，抗干擾，速度等提高電路的某些性能，如匹配，抗干擾，速度等四、集成電路版圖設(shè)計(jì)規(guī)則四、

30、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.48四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則的作用設(shè)計(jì)規(guī)則的作用 集成電路的設(shè)計(jì)工程師可能并不十分了解各集成電路集成電路的設(shè)計(jì)工程師可能并不十分了解各集成電路生產(chǎn)加工企業(yè)生產(chǎn)線的工藝水平，生產(chǎn)加工企業(yè)生產(chǎn)線的工藝水平， 那么如何保證他所設(shè)計(jì)那么如何保證他所設(shè)計(jì)的集成電路的版圖能夠在生產(chǎn)線上加工出來并有一定的合的集成電路的版圖能夠在生產(chǎn)線上加工出來并有一定的合格率呢？格率呢？ 這就要靠設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則規(guī)定了掩膜版各層這就要靠設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則規(guī)定了掩膜版各層幾何圖形寬度、間隔、重疊及層與層之間的距離等的最小幾何圖形寬度、間隔、重疊及層與層

31、之間的距離等的最小容許值。容許值。 設(shè)計(jì)規(guī)則是設(shè)計(jì)和生產(chǎn)之間的一個(gè)橋梁，是各集成電設(shè)計(jì)規(guī)則是設(shè)計(jì)和生產(chǎn)之間的一個(gè)橋梁，是各集成電路制造廠家根據(jù)本身的工藝特點(diǎn)和技術(shù)水平而制定的。路制造廠家根據(jù)本身的工藝特點(diǎn)和技術(shù)水平而制定的。 因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。ICCAD版圖版圖.49設(shè)計(jì)規(guī)則描述設(shè)計(jì)規(guī)則描述 描述設(shè)計(jì)規(guī)則通常有兩種方式：描述設(shè)計(jì)規(guī)則通常有兩種方式： 微米設(shè)計(jì)規(guī)則和微米設(shè)計(jì)規(guī)則和設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則。 微米設(shè)計(jì)規(guī)則：以微米為單位直接描述版圖的最小允許尺寸微米設(shè)計(jì)規(guī)則：以微米為單位直接描述版圖的最小允許尺寸; ; 設(shè)計(jì)規(guī)則：設(shè)計(jì)規(guī)則：為了使同一個(gè)

32、版圖設(shè)計(jì)適用于不同水平的工藝生產(chǎn)線，為了使同一個(gè)版圖設(shè)計(jì)適用于不同水平的工藝生產(chǎn)線，在在IC版圖設(shè)計(jì)中采用版圖設(shè)計(jì)中采用 為單位表示版圖設(shè)計(jì)中的尺寸，同時(shí)用為單位表示版圖設(shè)計(jì)中的尺寸，同時(shí)用 為單位為單位表示設(shè)計(jì)規(guī)則，稱之為表示設(shè)計(jì)規(guī)則，稱之為 設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則。以以為基準(zhǔn)，最小允許尺寸均表示為基準(zhǔn)，最小允許尺寸均表示為為的整數(shù)倍。的整數(shù)倍。近似等于將圖形移到硅表面上可能出現(xiàn)的最大偏差。近似等于將圖形移到硅表面上可能出現(xiàn)的最大偏差。如限制最小線寬為如限制最小線寬為2 2，窄了線條就可能斷開。窄了線條就可能斷開。 可以隨著工藝的改進(jìn)而線性縮小，這就使設(shè)計(jì)變得更加靈活?？梢噪S著工藝的改進(jìn)而線性縮

33、小，這就使設(shè)計(jì)變得更加靈活。例例如，要求套刻尺寸為如，要求套刻尺寸為1 、最小條寬為、最小條寬為2 等等。等等。 代表了加工該代表了加工該IC的生產(chǎn)線的工藝水平。例如，的生產(chǎn)線的工藝水平。例如，0.25微米工藝生產(chǎn)微米工藝生產(chǎn)線表示其線表示其 0.25微米，微米，3微米工藝生產(chǎn)線表示其微米工藝生產(chǎn)線表示其 3微米。微米。四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.50基本定義(Definition)WidthSpaceSpaceEnclosureExtensionExtensionOverlap1.請記住這些名稱的定義2.后面所介紹的 layout rules 必須熟記

34、， 在畫layout 時(shí)須遵守這些規(guī)則。四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.51設(shè)計(jì)規(guī)則舉例說明。（采用設(shè)計(jì)規(guī)則舉例說明。（采用PNPN結(jié)隔離的雙極器件的版圖，單位結(jié)隔離的雙極器件的版圖，單位umum）a.a.引線孔最小尺寸引線孔最小尺寸10101010。對于雙極。對于雙極ICIC，最小尺寸一般為引線孔尺寸。最小尺寸一般為引線孔尺寸。b.b.金屬條最小寬度金屬條最小寬度1010，擴(kuò)散條最小寬度，擴(kuò)散條最小寬度1010，P P隔離槽最小寬度隔離槽最小寬度1010c.c.基區(qū)各邊覆蓋發(fā)射區(qū)的最小富裕量基區(qū)各邊覆蓋發(fā)射區(qū)的最小富裕量5 5，擴(kuò)散區(qū)對引線孔各邊留有裕量，

35、擴(kuò)散區(qū)對引線孔各邊留有裕量大于大于5 5d.Nd.N埋層和埋層和P P隔離間的最小間距隔離間的最小間距2020，其余最小間距，其余最小間距10 10 四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.52上華上華0.6um DPDM CMOS工藝設(shè)計(jì)規(guī)則工藝設(shè)計(jì)規(guī)則N-wellactiveP+ implantN+ implantpoly1metal1contactviametal2poly2版圖的層定義High Resistor四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.53 Nwell符號尺寸含 義1.a3.0阱的最小寬度1.b4.8不同電位阱的阱間

36、距1.c1.5相同電位阱的阱間距P+ ActiveP+N+N+ Activeaecdfbg四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.54P+ ActiveP+N+N+ Activeaecdfbg符號尺寸含 義1.d0.4阱對其中N+有源區(qū)最小覆蓋1.e1.8阱外N+有源區(qū)距阱最小間距1.f1.8阱對其中P+有源區(qū)最小覆蓋1.g0.4阱外P+有源區(qū)距阱最小間距四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 NwellICCAD版圖版圖.55符號尺寸含 義2.a0.6用于互連的有源區(qū)最小寬度2.b0.75最小溝道寬度2.c1.2有源區(qū)最小間距N+P+N+N+P+bbc.

37、2c.4c.3c.1aa Active四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則ICCAD版圖版圖.56符號尺寸含 義4.a0.6用于互連的poly1最小寬度4.b0.75Poly1最小間距4.c0.6最小NMOS溝道長度4.d0.6最小PMOS溝道長度N+P+eeggbbcabdff可做可做MOS晶體管柵極、晶體管柵極、導(dǎo)線、導(dǎo)線、poly-poly電容的電容的下極板下極板四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Poly1ICCAD版圖版圖.57符號尺寸含 義4.e0.6硅柵最小出頭量4.f0.5硅柵與有源區(qū)最小內(nèi)間距4.g0.3場區(qū)poly1與有源區(qū)最小內(nèi)間距N+P+eeg

38、gbbcabdff可做可做MOS晶體管柵極、晶體管柵極、導(dǎo)線、導(dǎo)線、poly-poly電容的電容的下極板下極板四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Poly1ICCAD版圖版圖.58符號尺寸含 義5.a2.0高阻最小寬度5.b1.0高阻最小間距5.c1.0高阻對poly2的最小覆蓋5.d1.0高阻與poly2的間距在在Poly2上定義高阻區(qū)上定義高阻區(qū)abcd/ffeh四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 High ResistorICCAD版圖版圖.59符號尺寸含 義5.e0.6高阻與poly2電阻接觸孔間距5.f0.8高阻與低阻poly2電阻的間距5.g0.5高阻與

39、有源區(qū)的間距5.h1.0高阻與poly1電阻的間距其上禁止布線其上禁止布線高阻層定義電阻長度高阻層定義電阻長度Poly2定義電阻寬度定義電阻寬度abcd/ffeh四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 High ResistorICCAD版圖版圖.60符號尺寸含 義6.a1.2poly2做電容時(shí)的最小寬度6.b1.0poly2做電容時(shí)的最小間距6.c0.53.2Poly2與有源區(qū)的最小間距做關(guān)鍵電容時(shí)的間距6.d1.5電容底板對頂板的最小覆蓋6.e0.8電容Poly2對接觸孔最小覆蓋6.f-Poly2不能在有源區(qū)上6.g-Poly2不能跨過poly1邊沿可做多晶連線、多晶可做多晶連線

40、、多晶電阻和電阻和poly-poly電容電容的上極板的上極板abcdeij四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Poly2ICCAD版圖版圖.61符號尺寸含 義6.h0.8poly2做導(dǎo)線時(shí)的最小寬度6.i1.0poly2做電阻時(shí)的最小間距6.j1.0Poly2電阻之間的最小間距6.k-Poly2不能用做柵6.l0.5電阻Poly2對接觸孔最小覆蓋6.m-除做電容外，Poly2不能與poly1重疊可做多晶連線、多晶可做多晶連線、多晶電阻和電阻和poly-poly電容電容的上極板的上極板abcdeij四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Poly2ICCAD版圖版圖.62

41、符號尺寸含 義8.a0.9注入?yún)^(qū)最小寬度8.b0.9同型注入?yún)^(qū)最小間距8.c0.6注入?yún)^(qū)對有源區(qū)最小包圍8.d0.6注入?yún)^(qū)與有源區(qū)最小間距N+abcdfEH四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 ImplantICCAD版圖版圖.63符號尺寸含 義8.E0.75N+(P+)注入?yún)^(qū)與P+(N+)柵間距8.f0.75N+(P+)注入?yún)^(qū)與N+(P+)柵間距8.H0注入?yún)^(qū)對有源區(qū)最小覆蓋（定義butting contact）N+abcdfEH四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 ImplantICCAD版圖版圖.64符號尺寸含 義10.a.6*.6接觸孔最小面積10.a.1.6*

42、1.6N+/P+ butting contact面積10.b0.7接觸孔間距aabcdefggc.3a.1定義為金屬定義為金屬1與擴(kuò)散與擴(kuò)散區(qū)、多晶區(qū)、多晶1、多晶、多晶2的所有連接！的所有連接！四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 ContactICCAD版圖版圖.65符號尺寸含 義10.c(d, e)0.4有源區(qū), Poly1, Poly2對最小孔最小覆蓋10.c.30.8有源區(qū)對butting contact最小覆蓋10.f0.6漏源區(qū)接觸孔與柵最小間距10.g0.6Poly1,2上孔與有源區(qū)最小間距aabcdefggc.3a.1四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)

43、則 ContactICCAD版圖版圖.66符號尺寸含 義11.a0.9金屬1最小寬度11.b0.8金屬1最小間距11.c.10.3金屬1對最小接觸孔的最小覆蓋11.c.20.6金屬1對butting contact的最小覆蓋-1.5mA/um最大電流密度-禁止并行金屬線90度拐角，用135度拐角代替abc.1c.2c.2四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Metal1ICCAD版圖版圖.67符號尺寸含 義12.a.7*.7過孔最小面積12.b0.8過孔間距12.df-接觸孔、poly-poly電容和柵上不能打過孔12.g0.4金屬1對過孔的最小覆蓋12.h0.5過孔與接觸孔的最小

44、間距建議0.5Poly與有源區(qū)對過孔的最小間距或覆蓋12.k1.5mA單個(gè)過孔的最大電流abghh定義為兩層金屬之定義為兩層金屬之間的連接孔間的連接孔四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 ViaICCAD版圖版圖.68符號尺寸含 義13.a0.9金屬2最小寬度13.b(e)0.8金屬2最小間距13.c0.4金屬2對過孔的最小覆蓋13.d1.5寬金屬2與金屬2的最小間距13.f-禁止并行金屬線90度拐角，用135度拐角代替13.h1.5mA/um最大電流密度abcddeWidth10um可用于電源線、地可用于電源線、地線、總線、時(shí)鐘線線、總線、時(shí)鐘線及各種低阻連接及各種低阻連接四、集

45、成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 Metal2ICCAD版圖版圖.69符號尺寸含 義17.a20.0金屬2最小寬度17.b300.0金屬2最小長度-Slot規(guī)則見工藝文檔由于應(yīng)力釋放原則，由于應(yīng)力釋放原則，在大晶片上會存在在大晶片上會存在與大寬度金屬總線與大寬度金屬總線相關(guān)的可靠性問題。相關(guān)的可靠性問題。表現(xiàn)在裂痕會沿著表現(xiàn)在裂痕會沿著晶片的邊緣或轉(zhuǎn)角晶片的邊緣或轉(zhuǎn)角處蔓延處蔓延currentcurrentabslotmetal縫隙用于寬度任何大于縫隙用于寬度任何大于20 m，長度大于，長度大于300 m的金屬線。的金屬線?？p隙與電流方向平行縫隙與電流方向平行四、集成電路版圖設(shè)計(jì)規(guī)則

46、四、集成電路版圖設(shè)計(jì)規(guī)則 Power Supply LineICCAD版圖版圖.70R=R(L-Ld)/(W-Wd)R=996歐姆Ld = 1.443uWd = 0.162u溫度系數(shù)：-3.04E-03/度電壓系數(shù)：-4.36E-03/V 1.01.0WL0.40.61.01.0/0.81.0Poly1 Resistor0.3四、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 高阻多晶電阻高阻多晶電阻ICCAD版圖版圖.711.21.01.50.81.80.41.22.00.3WLC=0.7*W*L fF1.50.750.70.7溫度系數(shù)：2.1E-05/度電壓系數(shù)：-7.7E-05/V0.6四

47、、集成電路版圖設(shè)計(jì)規(guī)則四、集成電路版圖設(shè)計(jì)規(guī)則 PolyPoly電容電容ICCAD版圖版圖.72集成電路計(jì)算機(jī)輔助設(shè)計(jì)集成電路計(jì)算機(jī)輔助設(shè)計(jì) ICIC版圖設(shè)計(jì)工具版圖設(shè)計(jì)工具L-EditL-Edit微電子學(xué)院微電子學(xué)院 高海霞高海霞Email: ICCAD版圖版圖.73工藝流程與版圖流程的對照工藝流程與版圖流程的對照P-substrateN-阱版圖P-substrateN-阱N-阱剖面圖 Photoresist N-type ImplantqN阱ICCAD版圖版圖.74工藝流程與版圖流程的對照工藝流程與版圖流程的對照q有源區(qū)P-substrateN-阱N管 有源區(qū)P管 有源區(qū)N-阱 FOX剖面

48、圖版圖P-substrateactiveactiveactiveactiveICCAD版圖版圖.75工藝流程與版圖流程的對照工藝流程與版圖流程的對照q多晶硅P-substrateN-阱N-阱 FOX剖面圖柵柵氧P-substratepoly1ICCAD版圖版圖.76工藝流程與版圖流程的對照工藝流程與版圖流程的對照q有源區(qū) Photoresist N-Type ImplantP-substrateN-阱N管 源漏區(qū)NNNN-阱剖面圖NN FOXN+ implantICCAD版圖版圖.77工藝流程與版圖流程的對照工藝流程與版圖流程的對照q有源區(qū)P-substrateN-阱NP管 源漏區(qū)PPNNN-

49、阱P FOX剖面圖N P-Type Implant P-Type ImplantP+ implantICCAD版圖版圖.78工藝流程與版圖流程的對照工藝流程與版圖流程的對照q接觸孔P-substrateN-阱N管 源漏區(qū)NP管 源漏區(qū)PPNNN-阱P FOX剖面圖NcontactcontactICCAD版圖版圖.79工藝流程與版圖流程的對照工藝流程與版圖流程的對照q金屬P-substrateN-阱N管 源漏區(qū)NP管 源漏區(qū)PPNNN-阱P FOX剖面圖N柵柵氧metal1 Vdd Gnd out inmetal1ICCAD版圖版圖.80Tanner集成電路設(shè)計(jì)工具簡介集成電路設(shè)計(jì)工具簡介 在自

50、動(dòng)布線的功能上，在自動(dòng)布線的功能上，TannerTanner工具與工具與CadenceCadence工具的差距很大。但工具的差距很大。但是，是，CadenceCadence的自動(dòng)布線工具是選購項(xiàng)，最高級的自動(dòng)布線器的價(jià)格高的自動(dòng)布線工具是選購項(xiàng)，最高級的自動(dòng)布線器的價(jià)格高達(dá)百萬美金。達(dá)百萬美金。老版本Tanner工具新版本Tanner工具Cadence工具版圖設(shè)計(jì)工具L-EditL-EditVirtuoso電路圖設(shè)計(jì)工具無（借用OrCAD） S-EditComposerSPICE模擬工具無T-Spice，與H-Spice功能接近 Spectre波形觀察工具無W-EditWaveformDRC，

51、ERC，LVS 只有DRC和LVS有Diva 由于早期由于早期PCPC的計(jì)算能力與工作站無法比較，加上的計(jì)算能力與工作站無法比較，加上9898年以前的年以前的TannerTanner集成電路設(shè)計(jì)工具缺少電路圖設(shè)計(jì)和電路集成電路設(shè)計(jì)工具缺少電路圖設(shè)計(jì)和電路SpiceSpice模擬工具，人們習(xí)慣地模擬工具，人們習(xí)慣地把這套軟件看成一個(gè)檔次較低的產(chǎn)品。把這套軟件看成一個(gè)檔次較低的產(chǎn)品。 實(shí)際上，與工作在工作站實(shí)際上，與工作在工作站UNIXUNIX平臺上的平臺上的CadenceCadence相比，相比，TannerTanner新版新版本并不遜色，可以完成任何復(fù)雜度的本并不遜色，可以完成任何復(fù)雜度的IC

52、IC設(shè)計(jì)，且價(jià)格便宜得多。設(shè)計(jì)，且價(jià)格便宜得多。ICCAD版圖版圖.81L-Edit版圖編輯器的用戶界面版圖編輯器的用戶界面1 1、菜單欄、菜單欄2 2、標(biāo)準(zhǔn)工具條、標(biāo)準(zhǔn)工具條3 3、繪圖工具條、繪圖工具條4 4、編輯工具條、編輯工具條5 5、驗(yàn)證工具條、驗(yàn)證工具條6 6、布圖布線工、布圖布線工具條具條7 7、圖層板、圖層板8 8、狀態(tài)欄、狀態(tài)欄9 9、鼠標(biāo)鍵條、鼠標(biāo)鍵條1010、定位器、定位器1111、繪圖區(qū)、繪圖區(qū)1234567891011ICCAD版圖版圖.82L-Edit版圖編輯器的用戶界面版圖編輯器的用戶界面繪圖工具條繪圖工具條 利用繪圖工具不但可以在單元中繪制不同幾何圖形對象（利用

53、繪圖工具不但可以在單元中繪制不同幾何圖形對象（原始體原始體），），還可以在當(dāng)前單元中放置標(biāo)尺和其他單元的還可以在當(dāng)前單元中放置標(biāo)尺和其他單元的例化體例化體。圖層板圖層板 在在L-EditL-Edit中，圖層與用于制造過程的掩膜相聯(lián)系，不同的中，圖層與用于制造過程的掩膜相聯(lián)系，不同的圖層可以方便地使用不同的顏色和圖案來表示。圖層可以方便地使用不同的顏色和圖案來表示。 L-Edit L-Edit產(chǎn)生的工藝圖層的數(shù)目是沒有限制的，這些圖層顯產(chǎn)生的工藝圖層的數(shù)目是沒有限制的，這些圖層顯示在圖層板中。每一個(gè)圖層都由一個(gè)小方塊的圖標(biāo)來代表，各示在圖層板中。每一個(gè)圖層都由一個(gè)小方塊的圖標(biāo)來代表，各個(gè)圖標(biāo)以顏

54、色和花紋來相互區(qū)別。個(gè)圖標(biāo)以顏色和花紋來相互區(qū)別。 圖層有選中與非選中之分。在任何一個(gè)時(shí)間只能選中一個(gè)圖層有選中與非選中之分。在任何一個(gè)時(shí)間只能選中一個(gè)圖層，被選中的圖層稱為當(dāng)前圖層。當(dāng)用繪圖工具繪圖時(shí)，只圖層，被選中的圖層稱為當(dāng)前圖層。當(dāng)用繪圖工具繪圖時(shí)，只能在當(dāng)前圖層上繪制圖形。能在當(dāng)前圖層上繪制圖形。ICCAD版圖版圖.83L-Edit版圖編輯器的用戶界面版圖編輯器的用戶界面鼠標(biāo)鍵條鼠標(biāo)鍵條 顯示各鼠標(biāo)按鈕的功能。各鼠標(biāo)按鈕的功能取決于鼠標(biāo)所顯示各鼠標(biāo)按鈕的功能。各鼠標(biāo)按鈕的功能取決于鼠標(biāo)所在的位置以及當(dāng)前的狀態(tài)（繪圖，編輯，縮放等）。共有在的位置以及當(dāng)前的狀態(tài)（繪圖，編輯，縮放等）。共

55、有1818種種不同的鼠標(biāo)按鈕功能組合。不同的鼠標(biāo)按鈕功能組合。繪圖區(qū)繪圖區(qū) 放置版圖的區(qū)域。放置版圖的區(qū)域。L-L-EditEdit使用內(nèi)部單位來構(gòu)建繪使用內(nèi)部單位來構(gòu)建繪圖區(qū)的坐標(biāo)體系。繪圖區(qū)內(nèi)圖區(qū)的坐標(biāo)體系。繪圖區(qū)內(nèi)有一個(gè)十字叉絲表示的原點(diǎn)，有一個(gè)十字叉絲表示的原點(diǎn)，它的坐標(biāo)是（它的坐標(biāo)是（0 0，0 0）。繪圖）。繪圖區(qū)內(nèi)的鼠標(biāo)指針的坐標(biāo)由定區(qū)內(nèi)的鼠標(biāo)指針的坐標(biāo)由定位器顯示。位器顯示。ICCAD版圖版圖.84L-Edit版圖編輯器的用戶界面版圖編輯器的用戶界面定位器定位器顯示鼠標(biāo)指針在繪圖區(qū)中的坐標(biāo)，有絕對模式和相對模式兩種模式。顯示鼠標(biāo)指針在繪圖區(qū)中的坐標(biāo)，有絕對模式和相對模式兩種模式

56、。1 1、絕對模式、絕對模式：默認(rèn)模式，指示鼠標(biāo)指針離絕對原點(diǎn)的距離，采取定位單：默認(rèn)模式，指示鼠標(biāo)指針離絕對原點(diǎn)的距離，采取定位單位。絕對定位模式下的位置坐標(biāo)是放在圓括號內(nèi)的。位。絕對定位模式下的位置坐標(biāo)是放在圓括號內(nèi)的。定位單位定位單位：定位器中坐標(biāo)的單位。：定位器中坐標(biāo)的單位。內(nèi)部單位內(nèi)部單位：L-EditL-Edit中所有的數(shù)據(jù)都以內(nèi)部單位的形式存儲。中所有的數(shù)據(jù)都以內(nèi)部單位的形式存儲。工藝單位工藝單位：微米，毫米等，：微米，毫米等，OtherOther（自定義單位，通常為自定義單位，通常為LambdaLambda）。）。定位單位與內(nèi)部單位的關(guān)系可以在定位單位與內(nèi)部單位的關(guān)系可以在Se

57、tup/Design/GridSetup/Design/Grid頁內(nèi)來設(shè)定；內(nèi)部頁內(nèi)來設(shè)定；內(nèi)部單位與工藝單位的關(guān)系可以在單位與工藝單位的關(guān)系可以在Setup/Design/TechnologySetup/Design/Technology頁內(nèi)來設(shè)定。頁內(nèi)來設(shè)定。2 2、相對模式、相對模式：定位器顯示鼠標(biāo)指針在繪圖區(qū)中的相對位置。相對位置是：定位器顯示鼠標(biāo)指針在繪圖區(qū)中的相對位置。相對位置是指當(dāng)前鼠標(biāo)指針?biāo)幬恢门c進(jìn)入相對模式時(shí)鼠標(biāo)指針?biāo)幬恢玫南鄬χ?。指?dāng)前鼠標(biāo)指針?biāo)幬恢门c進(jìn)入相對模式時(shí)鼠標(biāo)指針?biāo)幬恢玫南鄬χ怠Ｏ鄬δＪ较碌奈恢米鴺?biāo)是放在方括號內(nèi)的。相對模式下的位置坐標(biāo)是放在方括號內(nèi)的。I

58、CCAD版圖版圖.85使用使用L-Edit進(jìn)行版圖設(shè)計(jì)的參考步驟進(jìn)行版圖設(shè)計(jì)的參考步驟1 1、設(shè)置、設(shè)置L-EditL-Edit版圖編輯器窗口。設(shè)置的內(nèi)容包括調(diào)色板，應(yīng)用參數(shù)，設(shè)計(jì)版圖編輯器窗口。設(shè)置的內(nèi)容包括調(diào)色板，應(yīng)用參數(shù)，設(shè)計(jì)參數(shù)，圖層，參數(shù)，圖層，DRCDRC規(guī)則等。規(guī)則等。要盡量使用原有的設(shè)置，對其作必要的修改，不要盡量使用原有的設(shè)置，對其作必要的修改，不要從頭開始。要從頭開始。調(diào)色板調(diào)色板（Setup/PaletteSetup/Palette）：設(shè)置設(shè)計(jì)文件的圖層可用顏色的數(shù)目，版圖設(shè)：設(shè)置設(shè)計(jì)文件的圖層可用顏色的數(shù)目，版圖設(shè)計(jì)文件可以用調(diào)色板中的計(jì)文件可以用調(diào)色板中的1616，3

59、232，6464，128128或或256256色來顯示。色來顯示。應(yīng)用參數(shù)應(yīng)用參數(shù)（Setup/ApplicationSetup/Application）：設(shè)置：設(shè)置L-EditL-Edit環(huán)境，如熱鍵設(shè)置和鼠標(biāo)作環(huán)境，如熱鍵設(shè)置和鼠標(biāo)作用的某些規(guī)定。用的某些規(guī)定。設(shè)計(jì)參數(shù)設(shè)計(jì)參數(shù)（Setup/DesignSetup/Design）：設(shè)計(jì)相關(guān)參數(shù)設(shè)置，如工藝參數(shù)，柵格參數(shù)。：設(shè)計(jì)相關(guān)參數(shù)設(shè)置，如工藝參數(shù)，柵格參數(shù)。圖層圖層（Setup/LayersSetup/Layers）：圖層的顯示方式。：圖層的顯示方式。DRCDRC規(guī)則規(guī)則：圖形的最小寬度、最小間隔、最小伸展及最小重疊。：圖形的最小寬度、

60、最小間隔、最小伸展及最小重疊。2 2、繪制版圖。、繪制版圖。3 3、版圖的、版圖的DRCDRC檢查和檢查和LVSLVS檢查檢查。4 4、后仿真。、后仿真。5 5、輸出、輸出CIFCIF文件文件或或GDSIIGDSII文件文件，交給掩膜制造商制造掩膜。，交給掩膜制造商制造掩膜。ICCAD版圖版圖.86版圖繪制版圖繪制1 1、創(chuàng)建文件。、創(chuàng)建文件。 在在L-EditL-Edit中，設(shè)計(jì)是以中，設(shè)計(jì)是以TDBTDB文件形式存在和保存。文件形式存在和保存。 創(chuàng)建新文件時(shí)，需要指定創(chuàng)建新文件時(shí)，需要指定TDBTDB設(shè)置文件設(shè)置文件的路徑和名稱。的路徑和名稱。 設(shè)置文件的作用是什么？設(shè)置設(shè)置文件的作用是什