TLC恒流源驅(qū)動(dòng)

1、TLC5941恒流驅(qū)動(dòng)1. TLC59411.1 芯片特性TLC5941共有28個(gè)引腳，是一個(gè)16通道的LED恒流驅(qū)動(dòng)器，能夠同時(shí)驅(qū)動(dòng)16個(gè)LED，每通道最大驅(qū)動(dòng)能力80mA，每個(gè)通道通過(guò)12位亮度寄存器的值以PWM方式進(jìn)行4096級(jí)亮度控制。另外，每個(gè)通道LED的驅(qū)動(dòng)電路由內(nèi)部6位的點(diǎn)校正寄存器的值進(jìn)行64級(jí)電源控制，而且驅(qū)動(dòng)電流的最大值可通過(guò)片外電阻設(shè)定。TLC5941的所有內(nèi)部數(shù)據(jù)寄存器，亮度寄存器，點(diǎn)校正寄存器和錯(cuò)誤狀態(tài)信息都是通過(guò)串行接口存取的，最大串行時(shí)鐘速率為30MHz。1.2管腳功能圖1-TLC5941引腳圖MODE(模式信號(hào))：Mode=0是亮度信號(hào)輸入模式，Mode=1點(diǎn)校

2、正信號(hào)輸入模式。SCLK（串行時(shí)鐘）：串行數(shù)據(jù)移入內(nèi)部寄存器的時(shí)鐘上，高電平采樣。SOUT:串行數(shù)據(jù)輸出，可以輸出一內(nèi)部的一些信息數(shù)據(jù)。SIN:串行數(shù)據(jù)輸入，由SCLK控制時(shí)鐘速率。XLAT：數(shù)據(jù)鎖存，在XLAT的上升沿，如果Mode=0，串行移位寄存器的數(shù)據(jù)鎖存到亮度控制寄存器 ，控制亮度PWM輸出，如果Mode=1，串行移位寄存器的數(shù)據(jù)鎖存到點(diǎn)校正控制寄存器，控制電流大小的輸出。GSCLK：PWM控制的參考時(shí)鐘。BLANK：當(dāng)BLANK=1時(shí)，關(guān)閉所以的輸出管腳，即不輸出電流，GS計(jì)數(shù)器復(fù)位；當(dāng)BLAN=0時(shí)，輸出電流由PWM控制。XERR：錯(cuò)誤輸出，漏極開(kāi)路，當(dāng)有輸出管腳有開(kāi)路或者有LE

3、D有過(guò)熱時(shí)，XERR拉低。IREF：連接參考電阻，可以由此電阻控制最大輸出電流。TEST：測(cè)試管腳，接VCC。OUT0OUT15：恒流輸出引腳。GAN：地腳。VCC：電源，3V5.5V。2.工作原理每到一個(gè)SCLK的上升沿，則從SIN管腳瑣存一個(gè)數(shù)據(jù)到輸入串行移位寄存器，當(dāng)所有數(shù)據(jù)都輸入完了，XLAT的高電平把所有輸進(jìn)來(lái)的數(shù)據(jù)導(dǎo)入到內(nèi)部寄存器中。串行輸入的數(shù)據(jù)是96位還是192位是由MODE來(lái)控制的，當(dāng)MODE=1時(shí)，則是進(jìn)入DC模式，即需要輸入6*16=96個(gè)bits，當(dāng)MODE=0時(shí)，則是進(jìn)入GS模式，即需要輸入12*16=192個(gè)bits。圖2-串行數(shù)據(jù)輸入時(shí)序圖灰度級(jí)PWM循環(huán)開(kāi)始于B

4、LANK的下降沿。當(dāng)計(jì)數(shù)器計(jì)到4097時(shí)，則產(chǎn)生一個(gè)中斷信號(hào)，使BLANK信號(hào)產(chǎn)生一個(gè)脈沖信號(hào)。其中DC的值控制恒流源恒流的值，即圖2中16個(gè)LED out 通道的高電平的值（電流大?。?，DC為6位的，所以I(out)=I(max)*DCn/63,DCn為063,n=0 to 15；而GS控制輸出恒流時(shí)間的占空比，即在4096個(gè)時(shí)鐘中，輸出恒流的時(shí)間占GS數(shù)據(jù)個(gè)時(shí)鐘，就可把亮度分為4096個(gè)灰度級(jí)。用公式Brightness in %=（GSn/4095）*100,其中GSn為04095，n表示16個(gè)通道，取值為015。SCLK和GSCLK的最大頻率為30MHz，SCLK上升沿采樣。在GS模式

5、下，當(dāng)XLAT為高電平，則數(shù)據(jù)從輸入移位寄存器瑣存到GS寄存器中，在DC模式下，當(dāng)XLAT為高電平，則數(shù)據(jù)從輸入移位寄存器瑣存到DC寄存器中。當(dāng)XLAT為低電平，則在GS或者DC寄存器中的數(shù)據(jù)保持不變。3.硬件實(shí)現(xiàn)由FPGA來(lái)控制TLC5941。其中的各種控制信號(hào)由FPGA內(nèi)部邏輯產(chǎn)生。其中輸入的sys_clk是50M的時(shí)鐘信號(hào)，輸出的GSCLK是5M，BLANK信號(hào)如上圖所示，即每4096個(gè)GSCLK產(chǎn)生一個(gè)BLANK脈沖。圖3-RTL級(jí)視圖圖3中data_gen模塊產(chǎn)生串行數(shù)據(jù)，led_top模塊把由data_gen產(chǎn)生的串行數(shù)據(jù)按照一定的時(shí)序要求發(fā)送給恒流芯片，來(lái)驅(qū)動(dòng)LED燈。在芯片正常

6、工作的情況下做一些測(cè)試。 4.芯片測(cè)試 驗(yàn)證性實(shí)驗(yàn)一：測(cè)試串行輸入DC的值是否能相應(yīng)改變各通道輸出電流的值。 圖4-原理圖圖中R1=1.3K，R18=R19=22，由公式 (1) 其中V(EREF)=1.24V，R（IREF）就是原理圖中的R1，可以由此算出Imax30.04mA， (2)輸出電流I(out)由Imax和DCn的值決定。如當(dāng)DC= 6b111111時(shí)，即DCn=63時(shí)，Iout=Imax=30mA,當(dāng)DC=6b011111時(shí)，DC=31，Iout= 15mA左右。這是理論值，下面就實(shí)際測(cè)試一下。測(cè)得的R18兩端的電壓波形如下圖所示：圖5- DC=6b111111時(shí)的電壓波形通道

7、4是電流流過(guò)22前的電壓，通道3是流過(guò)后的電壓，它們的差值為第三個(gè)波形的數(shù)值，可以估計(jì)電壓在0.7V左右。由此算出Iout1=0.7V/2231.8mA與30.04mA基本吻合。圖6-DC=6b011111時(shí)的電壓波形即DC=31,以同樣的方法算出電阻兩端的電壓應(yīng)該為DC=63時(shí)的一半左右，正如圖中電壓波形所示，此時(shí)電壓正是DC=63時(shí)的一半。 結(jié)論：DC的值能決定輸出各通道恒流電流值的大小。實(shí)驗(yàn)二：在DC不變，改變負(fù)載，測(cè)試電流是否恒流。在此實(shí)驗(yàn)一的基礎(chǔ)上，在通道一上并聯(lián)兩個(gè)LED燈時(shí)，可以觀察到電流沒(méi)有變化，并聯(lián)三個(gè)LED燈時(shí)電壓形波也沒(méi)有變化。當(dāng)串聯(lián)兩個(gè)LED燈時(shí)，由于LED燈電壓不夠，

8、使得LED沒(méi)有亮，雖然電阻兩端電壓有變化，但是壓降很小，所以當(dāng)加大V(led)的電壓時(shí)，使得兩個(gè)LED都亮?xí)r，可以看到電流也是恒流的，即計(jì)算出來(lái)的電流值與由DC值計(jì)算出來(lái)的電流是一樣的。另外，在不同通道輸入的DC值相同時(shí)，而串聯(lián)的電阻值不一樣時(shí)，計(jì)算出來(lái)的電流值是也是一樣的。結(jié)論：改變負(fù)載，不會(huì)影響輸出電流。實(shí)驗(yàn)三：當(dāng)DC不變，改變LED燈的電壓V(led)，測(cè)試電流是否恒流。當(dāng)改變V(led)從3V8V的范圍內(nèi)，輸出電流幾乎不變，即與DC值計(jì)算出來(lái)的輸出電流值一樣；小于3V或者大于8V時(shí)，電流的大小就不是由DC值計(jì)算出來(lái)的電流大小，此時(shí)再變電壓值時(shí)，電流會(huì)改變，即不再恒流。結(jié)論：改變電壓，在

9、一定范圍內(nèi)恒流。綜上所述：芯片在一定條件下能夠恒流。恒流條件包括最大輸出電流必須大于5mA以上，輸出電壓在2V以上。其輸出電流與輸出電壓的關(guān)系如圖7所示。圖7輸出電壓與輸出電流探索性實(shí)驗(yàn)：實(shí)驗(yàn)四： 測(cè)試能否提高GS值的刷新頻率。根據(jù)數(shù)據(jù)手冊(cè)上的時(shí)序圖可知：每個(gè)通道更新GS數(shù)據(jù)輸出的時(shí)間是由BLANK和GSCLK來(lái)決定，GSCLK的時(shí)鐘能否從4096減少到1024，相應(yīng)的BLANK也相應(yīng)地改變，觀察芯片是否能正常工作。圖8 BLANK與GSCLK時(shí)序由于在具體芯片應(yīng)用中不需要太大的灰度級(jí)，而GS數(shù)據(jù)的刷新時(shí)間要求在60us左右，在時(shí)鐘頻度25M時(shí)，4096個(gè)時(shí)鐘則需要164us左右，所以刷新時(shí)間

10、不能滿足要求，故需要減少GSCLK時(shí)鐘為1024產(chǎn)生一個(gè)BLANK信號(hào)。圖9是示波器顯示的測(cè)試電阻上的電壓波圖。圖9電壓波形實(shí)驗(yàn)時(shí)，用到兩個(gè)通道，第一個(gè)通道的GS數(shù)據(jù)為1024，第二個(gè)通道的GS數(shù)據(jù)為512，可以觀測(cè)到后者的占空比正好是前者的一半。GS數(shù)據(jù)的刷新時(shí)間從圖中也可以觀察到是40us。芯片也能正常工作，測(cè)試效果良好。結(jié)論：能夠提高GS值的刷新頻率。實(shí)驗(yàn)五：按照時(shí)序初始化完GS寄存器與DC寄存器后，如果不要求GS與DC再改變，在不再向寄存器中寫(xiě)入數(shù)據(jù)的情況下，測(cè)試其輸出電流值與占空比能否保持正確。在下載完程序后，觀察到LED已經(jīng)點(diǎn)亮，而測(cè)試電流與占空比都正確的情況下，把其它信號(hào)線都接低

11、電平，而只留BLANK與GSCLK信號(hào)來(lái)控制，其電流輸出不變。所以結(jié)論是GS寄存器與DC寄存器在不掉電的情況下可以保持?jǐn)?shù)據(jù)，控制電流的輸出，而不需要重復(fù)向其寫(xiě)值。這樣可以減少芯片的功耗。 實(shí)驗(yàn)六：并聯(lián)多路LED燈，測(cè)試總電流是否為各路之和。圖10并聯(lián)電路圖由于在實(shí)際應(yīng)用中會(huì)用到大功率的LED燈，電流需要250mA左右，而此芯片單路最大電流是80mA，所以需要并聯(lián)幾路同時(shí)向一個(gè)LED燈提供電流。此次實(shí)驗(yàn)單路最大電流設(shè)定在63mA，需要提供250mA電流則需要4路通道，圖10中的R1用于測(cè)試電流；D1為功率為1W，最大電流為300mA的LED。在測(cè)試過(guò)程中，4路DC值均設(shè)為最大，即63mA，當(dāng)VCC_LED為3.3V時(shí)，通過(guò)R1兩端的電壓差計(jì)算出總電流遠(yuǎn)遠(yuǎn)小于250mA，當(dāng)加大VCC_LED到6V左右則電流就會(huì)增加到200左右mA，而且在6V到10V之間恒流，芯片非常發(fā)熱。結(jié)論：并聯(lián)多路，總電流是為各路電流值之各。實(shí)驗(yàn)七：三路循環(huán)顯示，通過(guò)程序來(lái)設(shè)計(jì)動(dòng)態(tài)顯示。主要設(shè)計(jì)思路是RGB三個(gè)LED燈，每一個(gè)BLANK只顯示一路通道，即RGB三個(gè)燈中只有一路輸出電流，這是通過(guò)每次寫(xiě)出GS的值不同來(lái)達(dá)到效果。測(cè)試圖如圖11。圖11 三路