東南電子系VLSI課件5_r

1、VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 VLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)第第5章章 單元庫設(shè)計(jì)技術(shù)單元庫設(shè)計(jì)技術(shù) （2010-2010）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （2）n 規(guī)則陣列的優(yōu)缺點(diǎn)規(guī)則陣列的優(yōu)缺點(diǎn)u優(yōu)點(diǎn)：不需要完整的制造工藝，只需少數(shù)幾層優(yōu)點(diǎn)：不需要完整的制造工藝，只需少數(shù)幾層maskmask，成本低，成本低，設(shè)計(jì)周期短設(shè)計(jì)周期短 適合小批量生產(chǎn)適合小批量生產(chǎn)u缺點(diǎn)：性能差、集成密度低（缺點(diǎn)：性能差、集成密度低（ROMROM點(diǎn)陣的稀疏性）點(diǎn)陣的稀疏性）n單元庫設(shè)計(jì)技術(shù)單

2、元庫設(shè)計(jì)技術(shù)n是當(dāng)今是當(dāng)今VLSI設(shè)計(jì)的主要技術(shù)之一，借助這個(gè)設(shè)計(jì)技術(shù)可以獲得設(shè)計(jì)的主要技術(shù)之一，借助這個(gè)設(shè)計(jì)技術(shù)可以獲得性能優(yōu)越的性能優(yōu)越的VLSIC。n單元庫是單元庫是“專家系統(tǒng)專家系統(tǒng)”，是由經(jīng)過精心設(shè)計(jì)和優(yōu)化的電路單元，是由經(jīng)過精心設(shè)計(jì)和優(yōu)化的電路單元模塊組成。為我們提供了性能優(yōu)越的模塊組成。為我們提供了性能優(yōu)越的“高級(jí)高級(jí)”設(shè)計(jì)平臺(tái)。設(shè)計(jì)平臺(tái)。VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （3）本章概要：本章概要：?jiǎn)卧獛旄拍顔卧獛旄拍?標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù) 積木塊設(shè)計(jì)技術(shù)積木塊設(shè)計(jì)技術(shù) 單元庫技術(shù)所面對(duì)的是具有一定邏輯操作

3、和運(yùn)算功能的部單元庫技術(shù)所面對(duì)的是具有一定邏輯操作和運(yùn)算功能的部件，它可能是一個(gè)邏輯門或是一個(gè)功能塊，甚至是一個(gè)功能相對(duì)件，它可能是一個(gè)邏輯門或是一個(gè)功能塊，甚至是一個(gè)功能相對(duì)完整的子系統(tǒng)。完整的子系統(tǒng)。 VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （4）.1 .15.1 單元庫概念單元庫概念門陣列的缺點(diǎn)門陣列的缺點(diǎn)VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （5）(W/L)p=5, (W/L)n=1, 最壞情況下的上升時(shí)間與下降時(shí)間的比為：最壞情況下的上升時(shí)間與下降時(shí)間的比為：1 : 3

4、（假設(shè)電子（假設(shè)電子/空穴遷移率比值空穴遷移率比值=2.5）（W/L）=1/3（W/L）=5/2.1 .15.1 單元庫概念單元庫概念門陣列的缺點(diǎn)門陣列的缺點(diǎn)VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （6） 單元庫設(shè)計(jì)技術(shù)的目標(biāo)：?jiǎn)卧獛煸O(shè)計(jì)技術(shù)的目標(biāo)：全局和局部都被優(yōu)化全局和局部都被優(yōu)化。 全局優(yōu)化全局優(yōu)化是由設(shè)計(jì)系統(tǒng)對(duì)邏輯單元進(jìn)行布局和布是由設(shè)計(jì)系統(tǒng)對(duì)邏輯單元進(jìn)行布局和布線優(yōu)化迭代完成，生成符合某些目標(biāo)函數(shù)要求的設(shè)計(jì)線優(yōu)化迭代完成，生成符合某些目標(biāo)函數(shù)要求的設(shè)計(jì)結(jié)果。結(jié)果。局部?jī)?yōu)化局部?jī)?yōu)化則是通過對(duì)基本邏輯單元精心設(shè)計(jì)完則是通過對(duì)基本邏輯

5、單元精心設(shè)計(jì)完成，兩者的結(jié)合才能得到滿意的設(shè)計(jì)結(jié)果。成，兩者的結(jié)合才能得到滿意的設(shè)計(jì)結(jié)果。 5.1 單元庫概念單元庫概念.1 .1VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （7）5.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元描述標(biāo)準(zhǔn)單元描述 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)，是指采用經(jīng)過精心設(shè)計(jì)的邏輯單元標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)，是指采用經(jīng)過精心設(shè)計(jì)的邏輯單元版圖，按芯片的功能要求排列而成集成電路的設(shè)計(jì)技術(shù)。版圖，按芯片的功能要求排列而成集成電路的設(shè)計(jì)技術(shù)。標(biāo)準(zhǔn)單元具有下列特征標(biāo)準(zhǔn)單元具有下列特征: 具有相同的高度，可以具有不同的寬度具有相同的高度，可以具有不同

6、的寬度; 單元的電源線和地線通單元的上下端，從單元的左右兩側(cè)單元的電源線和地線通單元的上下端，從單元的左右兩側(cè)同時(shí)出線，電源、地線在兩側(cè)的位置相同，線的寬度一致同時(shí)出線，電源、地線在兩側(cè)的位置相同，線的寬度一致; 單元的輸入單元的輸入/輸出端安排在單元的上下兩邊，要求至少有一輸出端安排在單元的上下兩邊，要求至少有一個(gè)信號(hào)端可以在單元的上邊和下邊兩個(gè)方向同時(shí)引出，各引個(gè)信號(hào)端可以在單元的上邊和下邊兩個(gè)方向同時(shí)引出，各引出線的位置及間隔以某個(gè)數(shù)值單位進(jìn)行量化。出線的位置及間隔以某個(gè)數(shù)值單位進(jìn)行量化。 .2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工

7、程學(xué)院 （8）示例示例: :.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （9）回顧：回顧： 2.4.2 大尺寸大尺寸MOSFET的版圖設(shè)計(jì)的版圖設(shè)計(jì).4 .4共用摻雜區(qū)：源共用、漏共用、源漏共用共用摻雜區(qū)：源共用、漏共用、源漏共用VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （10）.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元描述標(biāo)準(zhǔn)單元描述 VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （11）可控硅效應(yīng)（閂鎖效應(yīng)可控

8、硅效應(yīng)（閂鎖效應(yīng) latch up）寄生三級(jí)管寄生三級(jí)管 標(biāo)準(zhǔn)標(biāo)準(zhǔn)CMOS工藝的器件結(jié)構(gòu)隱含著一個(gè)工藝的器件結(jié)構(gòu)隱含著一個(gè)pnpn閂鎖夾層，閂鎖夾層，形成正回饋回路 LatchUp發(fā)生的條件是正反饋環(huán)路的環(huán)路增益大于發(fā)生的條件是正反饋環(huán)路的環(huán)路增益大于1，并且存，并且存在某種原因使得至少有一個(gè)雙極型晶體管進(jìn)入正向有源工作區(qū)。在某種原因使得至少有一個(gè)雙極型晶體管進(jìn)入正向有源工作區(qū)。 防范措施：版圖上做保護(hù)環(huán)來減小襯底和阱寄生阻抗的大小。防范措施：版圖上做保護(hù)環(huán)來減小襯底和阱寄生阻抗的大小。VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （12）.2

9、 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)一些示例一些示例: : VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （13）.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)一些示例一些示例: : VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （14）AND-OR=AND-NOR-NOT AND-NOR .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)一些示例一些示例: : VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （15）由于標(biāo)準(zhǔn)單元的整

10、體結(jié)構(gòu)采用由于標(biāo)準(zhǔn)單元的整體結(jié)構(gòu)采用“行式結(jié)構(gòu)行式結(jié)構(gòu)”，單元，單元拼接以后，單元行的電源和地線自動(dòng)連在一起。拼接以后，單元行的電源和地線自動(dòng)連在一起。因此，整體結(jié)構(gòu)的電源、地線布線僅僅是對(duì)單元行因此，整體結(jié)構(gòu)的電源、地線布線僅僅是對(duì)單元行外部進(jìn)行。外部進(jìn)行。根據(jù)具體的邏輯，將相應(yīng)的標(biāo)準(zhǔn)單元從單元庫中調(diào)根據(jù)具體的邏輯，將相應(yīng)的標(biāo)準(zhǔn)單元從單元庫中調(diào)出，排列成行，根據(jù)相鄰兩行的需要，決定布線通道出，排列成行，根據(jù)相鄰兩行的需要，決定布線通道的寬度，進(jìn)行布線和的寬度，進(jìn)行布線和I/O單元的連接，即可完成具體單元的連接，即可完成具體集成電路的設(shè)計(jì)。集成電路的設(shè)計(jì)。 .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)

11、準(zhǔn)單元設(shè)計(jì)技術(shù)VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （16）.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （17）.2 .2單元行單元行: :VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （18） 對(duì)于每一個(gè)標(biāo)準(zhǔn)單元，在單元庫中有相應(yīng)的三個(gè)部分描述：對(duì)于每一個(gè)標(biāo)準(zhǔn)單元，在單元庫中有相應(yīng)的三個(gè)部分描述：?jiǎn)卧壿嫹?hào)，單元拓?fù)洌瑔卧鎴D。單元邏輯符號(hào)，單元拓?fù)?，單元版圖。 邏輯符號(hào)描述是一個(gè)圖

12、形符號(hào)，它代表一個(gè)邏輯。邏輯符號(hào)描述是一個(gè)圖形符號(hào)，它代表一個(gè)邏輯。 單元拓?fù)涫菍?duì)單元的外部尺寸和出線位置的描述。單元拓?fù)涫菍?duì)單元的外部尺寸和出線位置的描述。 單元版圖由人工設(shè)計(jì)，標(biāo)準(zhǔn)單元的版圖和工藝選擇、工藝單元版圖由人工設(shè)計(jì)，標(biāo)準(zhǔn)單元的版圖和工藝選擇、工藝水平關(guān)系很大。水平關(guān)系很大。一套標(biāo)準(zhǔn)單元庫只能對(duì)應(yīng)一條工藝線一套標(biāo)準(zhǔn)單元庫只能對(duì)應(yīng)一條工藝線。 .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元庫設(shè)計(jì)標(biāo)準(zhǔn)單元庫設(shè)計(jì) VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （19） 首先首先，對(duì)輸入邏輯進(jìn)行標(biāo)準(zhǔn)單元結(jié)構(gòu)的布局，這時(shí)采用，對(duì)輸

13、入邏輯進(jìn)行標(biāo)準(zhǔn)單元結(jié)構(gòu)的布局，這時(shí)采用的是標(biāo)準(zhǔn)單元庫中單元拓?fù)鋱D。的是標(biāo)準(zhǔn)單元庫中單元拓?fù)鋱D。 其次其次，根據(jù)輸入邏輯的網(wǎng)絡(luò)進(jìn)行布線，得到連接關(guān)系圖。，根據(jù)輸入邏輯的網(wǎng)絡(luò)進(jìn)行布線，得到連接關(guān)系圖。 最后最后，將單元版圖填入單元拓?fù)?，并將線網(wǎng)連接關(guān)系轉(zhuǎn)，將單元版圖填入單元拓?fù)洌⒕€網(wǎng)連接關(guān)系轉(zhuǎn)換為具體的布線即線網(wǎng)的幾何圖形。而單元的邏輯符號(hào)僅換為具體的布線即線網(wǎng)的幾何圖形。而單元的邏輯符號(hào)僅僅是用于原理圖編輯和模擬。僅是用于原理圖編輯和模擬。 用標(biāo)準(zhǔn)單元技術(shù)實(shí)現(xiàn)集成電路或集成系統(tǒng)的過用標(biāo)準(zhǔn)單元技術(shù)實(shí)現(xiàn)集成電路或集成系統(tǒng)的過程，通常分為三步。程，通常分為三步。5.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)

14、技術(shù)標(biāo)準(zhǔn)單元庫設(shè)計(jì)標(biāo)準(zhǔn)單元庫設(shè)計(jì) VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （20）標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的特點(diǎn)：標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的特點(diǎn)： 1. 標(biāo)準(zhǔn)單元是一個(gè)具有規(guī)則外部形狀的單元，其內(nèi)容是標(biāo)準(zhǔn)單元是一個(gè)具有規(guī)則外部形狀的單元，其內(nèi)容是優(yōu)化設(shè)計(jì)的邏輯單元優(yōu)化設(shè)計(jì)的邏輯單元版圖版圖，各單元的規(guī)模應(yīng)相近，并遵，各單元的規(guī)模應(yīng)相近，并遵循一致的引線規(guī)則。循一致的引線規(guī)則。2. 一個(gè)標(biāo)準(zhǔn)單元庫內(nèi)的所有單元遵循同一的工藝設(shè)計(jì)規(guī)一個(gè)標(biāo)準(zhǔn)單元庫內(nèi)的所有單元遵循同一的工藝設(shè)計(jì)規(guī)則，一個(gè)則，一個(gè)單元庫對(duì)應(yīng)一條或一組完全相同的工藝線單元庫對(duì)應(yīng)一條或一組完全相同的工

15、藝線。也。也就是說，當(dāng)工藝發(fā)生變化時(shí)，單元庫必須就是說，當(dāng)工藝發(fā)生變化時(shí)，單元庫必須修改或重建修改或重建。3. 不論是局部邏輯或是完整的集成電路或系統(tǒng)，用標(biāo)準(zhǔn)不論是局部邏輯或是完整的集成電路或系統(tǒng)，用標(biāo)準(zhǔn)單元實(shí)現(xiàn)的版圖采用單元實(shí)現(xiàn)的版圖采用“行式結(jié)構(gòu)行式結(jié)構(gòu)”，即各標(biāo)準(zhǔn)單元排列，即各標(biāo)準(zhǔn)單元排列成行。成行。.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元庫設(shè)計(jì)標(biāo)準(zhǔn)單元庫設(shè)計(jì) VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （21） 任何一種設(shè)計(jì)技術(shù)、版圖結(jié)構(gòu)都需要輸入任何一種設(shè)計(jì)技術(shù)、版圖結(jié)構(gòu)都需要輸入/輸出單元。大部分輸出單元。大部分

16、I/O PAD都是以標(biāo)準(zhǔn)單元的結(jié)構(gòu)形式出現(xiàn)。這些都是以標(biāo)準(zhǔn)單元的結(jié)構(gòu)形式出現(xiàn)。這些I/O PAD單元通常單元通常具有等高不等寬的外部形狀。具有等高不等寬的外部形狀。 現(xiàn)代設(shè)計(jì)理論提倡將現(xiàn)代設(shè)計(jì)理論提倡將IC的內(nèi)部結(jié)構(gòu)和外部信號(hào)接口分開設(shè)計(jì)。的內(nèi)部結(jié)構(gòu)和外部信號(hào)接口分開設(shè)計(jì)。所以，承擔(dān)輸入、輸出信號(hào)接口的所以，承擔(dān)輸入、輸出信號(hào)接口的I/O單元就不再僅僅是壓焊塊，單元就不再僅僅是壓焊塊，而是具有一定功能的功能塊。這些功能塊擔(dān)負(fù)著對(duì)外的驅(qū)動(dòng)，內(nèi)而是具有一定功能的功能塊。這些功能塊擔(dān)負(fù)著對(duì)外的驅(qū)動(dòng)，內(nèi)外的隔離、輸入保護(hù)或其他接口功能，這就要求將電源和地線通外的隔離、輸入保護(hù)或其他接口功能，這就要求將

17、電源和地線通達(dá)這些達(dá)這些I/O PAD。 這些單元的一個(gè)共同之處是都有壓焊塊，用于連接芯片與封這些單元的一個(gè)共同之處是都有壓焊塊，用于連接芯片與封裝管座，這些壓焊塊通常是邊長(zhǎng)幾十微米的矩形。裝管座，這些壓焊塊通常是邊長(zhǎng)幾十微米的矩形。 .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （22）1. 輸入單元輸入單元 輸入單元主要承擔(dān)對(duì)內(nèi)部電路的保護(hù)，輸入保護(hù)分為輸入單元主要承擔(dān)對(duì)內(nèi)部電路的保護(hù)，輸入保護(hù)分為單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)，還可利用

18、單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)，還可利用PN結(jié)的擊穿特性。結(jié)的擊穿特性。主要目的是主要目的是ESD（Electrostatic Discharge）保護(hù)。）保護(hù)。 為什么需要為什么需要ESD保護(hù)？保護(hù)？ESD引起的芯片失效包括兩種機(jī)制：瞬態(tài)高電流所產(chǎn)生的局部高熱量引起硅半導(dǎo)體材料或者金屬互連線燒毀；ESD放電過程產(chǎn)生的高電壓使得芯片上的柵氧化層擊穿。.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （23）ESD保護(hù)的基本原理保護(hù)的基本原理ESD

19、防護(hù)的基本思想是：讓防護(hù)的基本思想是：讓ESD通過一個(gè)通過一個(gè)低阻抗并聯(lián)通道進(jìn)行放電并同時(shí)將低阻抗并聯(lián)通道進(jìn)行放電并同時(shí)將ESD電電壓鉗制在某一個(gè)足夠低的電平，避免硅壓鉗制在某一個(gè)足夠低的電平，避免硅/金金屬互連線燒毀或者柵氧化層擊穿。屬互連線燒毀或者柵氧化層擊穿。正向偏置的二極管或者反向偏置的二極管正向偏置的二極管或者反向偏置的二極管都可以作為都可以作為ESD防護(hù)器件。防護(hù)器件。VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （24）.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI

20、設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （25）2. 輸出單元輸出單元 輸出單元的主要任務(wù)是提供一定的驅(qū)動(dòng)能力，輸出單元的主要任務(wù)是提供一定的驅(qū)動(dòng)能力，防止內(nèi)部邏輯過負(fù)荷而損壞。另一方面，輸出單元防止內(nèi)部邏輯過負(fù)荷而損壞。另一方面，輸出單元還承擔(dān)了一定的邏輯功能，單元具有一定的可操作還承擔(dān)了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多。性。與輸入電路相比，輸出單元的電路形式比較多。 主要的輸出單元包括：倒相輸出、同相輸出、主要的輸出單元包括：倒相輸出、同相輸出、三態(tài)輸出，以及金屬掩膜編程的輸入輸出單元。三態(tài)輸出，以及金

21、屬掩膜編程的輸入輸出單元。 5.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （26）倒相輸出倒相輸出I/O PAD .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （27）.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）倒相器鏈驅(qū)動(dòng)結(jié)構(gòu)倒相器鏈驅(qū)動(dòng)結(jié)構(gòu)VLSIVL

22、SI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （28）倒相器鏈驅(qū)動(dòng)結(jié)構(gòu)倒相器鏈驅(qū)動(dòng)結(jié)構(gòu)為什么倒相器鏈驅(qū)動(dòng)？為什么倒相器鏈驅(qū)動(dòng)？CgR0gCR0f CgR0fCRfg0YCCgL Yttolf2f3fNfffff總時(shí)間：總時(shí)間： fN 由于每一級(jí)的驅(qū)動(dòng)能力放大由于每一級(jí)的驅(qū)動(dòng)能力放大 倍，倍，N級(jí)倒相器的驅(qū)動(dòng)能力就放大了級(jí)倒相器的驅(qū)動(dòng)能力就放大了 倍，所倍，所以以 。fNfYfNfYNlnlnYfffNttollnln？R0/f每級(jí)比前級(jí)放大每級(jí)比前級(jí)放大f 倍倍.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與

23、工程學(xué)院 （29）f 的取值的取值.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （30）同相輸出同相輸出I/O PAD 同相輸出實(shí)際上就是同相輸出實(shí)際上就是“倒相倒相+倒相倒相”，或采用，或采用類似于圖類似于圖5.7所示的偶數(shù)級(jí)的倒相器鏈。所示的偶數(shù)級(jí)的倒相器鏈。 三態(tài)輸出三態(tài)輸出I/O PAD .2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（I/O PAD）VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與

24、工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （31）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （32）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （33）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （34）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （35）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （36）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （37）.2 .2VLSIVLSI設(shè)計(jì)基礎(chǔ)設(shè)計(jì)基礎(chǔ)-5-5 東南大學(xué)電子科學(xué)與工程學(xué)院東南大學(xué)電子科學(xué)與工程學(xué)院 （38）開漏輸出單元開漏輸出單元NNiAAAAAAb2121.2 .25.2 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)輸入、輸出單元輸入、輸出單元（