數(shù)字電路與邏輯設(shè)計(jì)習(xí)題時(shí)序邏輯電路

1、第六章時(shí)序邏輯電路一、 選擇題1同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 。 A.工作速度高 B.觸發(fā)器利用率高 C.電路簡(jiǎn)單 D.不受時(shí)鐘CP控制。2把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到 進(jìn)制計(jì)數(shù)器。 A.4 B.5 C.9 D.203下列邏輯電路中為時(shí)序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器4. N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為 的計(jì)數(shù)器。 A.N B.2N C.N2 D.2N5. N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N6五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為 。A.5

2、 B.10 C.25 D.327同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)8一位8421BCD碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。A.3 B.4 C.5 D.109.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用 級(jí)觸發(fā)器。A.2 B.3 C.4 D.8108位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.811用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要 個(gè)觸發(fā)器。A.2 B.6 C.7 D.8

3、E.1012某電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要 個(gè)觸發(fā)器。A.10 B.60 C.525 D.3150013某移位寄存器的時(shí)鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要 時(shí)間。A.10S B.80S C.100S D.800ms14.若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為，則JK端的方程為 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15要產(chǎn)生10個(gè)順序脈沖，若用四位雙向移位寄存器CT74LS194來(lái)實(shí)現(xiàn)，需要 片。A.3 B.4 C.5 D.1016若要設(shè)計(jì)一個(gè)

4、脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用 個(gè)觸發(fā)器。A.2 B.3 C.4 D.10二、 判斷題（正確打，錯(cuò)誤的打×）1同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（ ）2組合電路不含有記憶功能的器件。（ ）3時(shí)序電路不含有記憶功能的器件。（ ）4同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（ ）5異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（ ）6環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（ ）7環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（ ）8計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（ ）9計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（ ）10D觸發(fā)器的特征方程

5、Qn+1=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（ ）11在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（ ）12把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（ ）13同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（ ）14利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）三、 填空題1寄存器按照功能不同可分為兩類： 寄存器和 寄存器。2數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。3由四位移

6、位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個(gè)順序脈沖。4時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。四、試分析圖題四所示的時(shí)序電路（步驟要齊全）。圖題四五、試分析圖題五所示的時(shí)序電路（步驟要齊全）圖題五六、 試用74LS90構(gòu)成28進(jìn)制計(jì)數(shù)器（要求用8421BCD碼）。 七、試分析圖題七所示（a）、（b）兩個(gè)電路，畫(huà)出狀態(tài)轉(zhuǎn)換圖，并說(shuō)明是幾進(jìn)制計(jì)數(shù)器。圖題七八、 試分別采用“反饋歸零法”和“預(yù)置法”，用74LS163構(gòu)成8進(jìn)制計(jì)數(shù)器，要求：輸出8421BCD碼。第六章答案一、 選擇題1 A2 D3 C4 D5 B6 A7 B8 B9 B10 D11 D12 A13 B14 AB15 A16 C二、 判斷題1. 2. 3. 4. 5.×6.× 7. 8.× 9.× 10.×11. 12.× 13.× 14.三、 填空題1 移位 數(shù)碼2 組合邏輯電路 時(shí)序邏輯電路3 44 同步 異步四、驅(qū)動(dòng)方程：J0=，K0=1； 狀態(tài)方程：Q0n+1= J1=Q0n，K1=1； Q1n+1= Q0n 狀態(tài)轉(zhuǎn)換表：Q1nQ0nQ1n+1Q0n+100010