觸發(fā)器及其應用

1、實驗五 觸發(fā)器及其應用一、實驗目的1、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能 2、掌握集成觸發(fā)器的邏輯功能及使用方法3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法二、實驗原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存貯器件，是構(gòu)成各種時序電路的最基本邏輯單元。 1、基本RS觸發(fā)器圖51為由兩個與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因為0（1）時觸發(fā)器被置“1”；為置“0”端，因為0（

2、1）時觸發(fā)器被置“0”，當1時狀態(tài)保持；0時，觸發(fā)器狀態(tài)不定，應避免此種情況發(fā)生，表51為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。 表51 輸 入輸 出Qn+1n+101101001圖5-1 基本RS觸發(fā)器11Qnn00 2、JK觸發(fā)器 在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖52所示。 JK觸發(fā)器的狀態(tài)方程為Qn+1 JnQn J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”

3、的關(guān)系。Q與 為兩個互補輸出端。通常把 Q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，0定為“1”狀態(tài)。圖52 74LS112雙JK觸發(fā)器引腳排列及邏輯符號下降沿觸發(fā)JK觸發(fā)器的功能如表52 表52輸 入輸 出DDCPJKQn+1n+101×××1010×××0100×××1100Qnn1110101101011111nQn11××Qnn注：× 任意態(tài) 高到低電平跳變 低到高電平跳變Qn（n ） 現(xiàn)態(tài) Qn+1（n+1 ） 次態(tài) 不定態(tài) JK觸發(fā)器常被用作緩沖存儲器，移位寄存

4、器和計數(shù)器。 3、D觸發(fā)器 在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時鐘到來前D端的狀態(tài)，D觸發(fā)器的應用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74LS174等。圖53 為雙D 74LS74的引腳排列及邏輯符號。功能如表53。圖53 74LS74引腳排列及邏輯符號表53 表54 輸 入輸 出DDCPDQn1n101××1010×

5、5;0100××111101100111×Qnn輸 入輸出DDCPTQn101××110××0110Qn111n 4、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在一起，并認它為T端，就得到所需的T觸發(fā)器。如圖54(a)所示，其狀態(tài)方程為： Qn+1 Tn Qn (a) T觸發(fā)器 (b) T'觸發(fā)器圖54 JK觸發(fā)器轉(zhuǎn)換為T、T'觸發(fā)器 T觸發(fā)器的功能如表54。 由功能表可見，當T0時，時鐘脈沖作用后

6、，其狀態(tài)保持不變；當T1時，時鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置“1”，如圖54(b)所示，即得T'觸發(fā)器。在T'觸發(fā)器的CP端每來一個CP脈沖信號，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計數(shù)電路中。 同樣，若將D觸發(fā)器 端與D端相連，便轉(zhuǎn)換成T'觸發(fā)器。如圖55所示。 JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖56。 圖55 D轉(zhuǎn)成T' 圖56 JK轉(zhuǎn)成D 5、CMOS觸發(fā)器（1）CMOS邊沿型D觸發(fā)器CC4013是由CMOS傳輸門構(gòu)成的邊沿型D觸發(fā)器。它是上升沿觸發(fā)的雙D觸發(fā)器，表55為其功能表，圖57為引腳排列。表55輸 入輸

7、出SRCPDQn110××101××011××0011000000×Qn圖57 雙上升沿D觸發(fā)器（2）CMOS邊沿型JK觸發(fā)器CC4027是由CMOS傳輸門構(gòu)成的邊沿型JK觸發(fā)器，它是上升沿觸發(fā)的雙JK觸發(fā)器，表56為其功能表，圖58為引腳排列。表56輸 入輸 出SRCPJ K Qn110×××101×××011×××0000Qn00101000100011n00××Qn 圖58 雙上升沿JK觸發(fā)器CMOS觸發(fā)器的直

8、接置位、復位輸入端S和R是高電平有效，當S1（或R1）時，觸發(fā)器將不受其它輸入端所處狀態(tài)的影響，使觸發(fā)器直接接置1（或置0）。但直接置位、復位輸入端S和R必須遵守RS0的約束條件。CMOS觸發(fā)器在按邏輯功能工作時，S和R必須均置0。三、實驗設備與器件 1、5V直流電源 2、雙蹤示波器 3、連續(xù)脈沖源 4、單次脈沖源 5、邏輯電平開關(guān) 6、邏輯電平顯示器 7、74LS112（或CC4027） 74LS00（或CC4011） 74LS74（或CC4013）四、實驗內(nèi)容、步驟及數(shù)據(jù)記錄1、測試基本RS觸發(fā)器的邏輯功能按圖51，用兩個與非門組成基本RS觸發(fā)器，輸入端、接邏輯開關(guān)的輸出插口，輸出端 Q、

9、接邏輯電平顯示輸入插口，按表57要求測試，記錄之。表57Q1100110101002、測試雙JK觸發(fā)器74LS112邏輯功能 (1) 測試D 、D的復位、置位功能任取一只JK觸發(fā)器，D、D、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、端接至邏輯電平顯示輸入插口。要求改變D，D（J、K、CP處于任意狀態(tài)），并在D0（D1）或D0（D1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、狀態(tài)。自擬表格并記錄之。 表58JKCPQn1Qn0Qn10 001100 101101 001101 10110 (2) 測試JK觸發(fā)器的邏輯功能按表58的要求改變J、K、CP端狀態(tài)，觀察Q、狀態(tài)變化，觀察觸發(fā)

10、器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿（即CP由10），記錄之。 (3) 將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。在CP端輸入1HZ連續(xù)脈沖，觀察Q端的變化。在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察CP、Q、端波形，注意相位關(guān)系，描繪之。3、測試雙D觸發(fā)器74LS74的邏輯功能 (1) 測試D 、D的復位、置位功能測試方法同實驗內(nèi)容2、1)，自擬表格記錄。 (2) 測試D觸發(fā)器的邏輯功能按表59要求進行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿（即由01），記錄之。表59DCPQn1Qn0Qn10011010110 (3) 將D觸發(fā)器的端與D端相連接，構(gòu)成T'觸發(fā)器。 測試方法同實驗內(nèi)容（2）、（3），記錄之。4、雙相時鐘脈沖電路用JK觸發(fā)器及與非門構(gòu)成的雙相時鐘脈沖電路如圖59所示，此電路是用來將時鐘脈沖CP轉(zhuǎn)換成兩相時鐘脈沖CPA及CPB，其頻率相同、相位不同。分析電路工作原理，并按圖59接線，用雙蹤示波器同時觀察CP、CPA；CP、CPB及CPA、CPB波形，并描繪之。圖59 雙相時鐘脈沖電路5、乒乓球練習電路電路功能要求：模擬二名動運員在練球時，乒乓球能往返運轉(zhuǎn)。提示：采用雙D觸發(fā)器74LS74設計實驗線路，兩個CP端觸發(fā)脈沖分別由兩名運動員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示。五、實驗預習要求1、復習