Quartus_II使用教程1

1、EDA技術(shù)技術(shù)Electronic Design Automation 1 學習情境二：學習情境二：QuartusIIQuartusII原理圖輸入法原理圖輸入法EDA技術(shù)技術(shù)Electronic Design Automation 2 主要內(nèi)容主要內(nèi)容項目任務(wù)項目任務(wù)項目目標項目目標實施步驟實施步驟相關(guān)知識相關(guān)知識評價與總結(jié)評價與總結(jié)綿陽職業(yè)技術(shù)學院綿陽職業(yè)技術(shù)學院 信息工程系信息工程系A(chǔ). A. 項目任務(wù)項目任務(wù)EDA技術(shù)技術(shù)Electronic Design Automation 4 【要求要求】 應用原理圖方法設(shè)計八位二進制加法器應用原理圖方法設(shè)計八位二進制加法器 【知識點知識點】l 應

2、用原理圖方法設(shè)計八位二進制加法器應用原理圖方法設(shè)計八位二進制加法器l 理解理解 Quartus II原理圖輸入法原理圖輸入法l 掌握掌握 Quartus II原理圖層次化設(shè)計方法原理圖層次化設(shè)計方法l 理解理解 Quartus II器件編程器件編程 【重點和難點重點和難點】 應用原理圖方法設(shè)計八位二進制加法器應用原理圖方法設(shè)計八位二進制加法器下一頁EDA技術(shù)技術(shù)Electronic Design Automation 5 2.1 工作任務(wù)的陳述與背景工作任務(wù)的陳述與背景 2.2 完成工作任務(wù)的引導完成工作任務(wù)的引導2.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能2.4 小結(jié)小結(jié)上一

3、頁EDA技術(shù)技術(shù)Electronic Design Automation 6 一、任務(wù)的陳述一、任務(wù)的陳述 設(shè)計一個八位二進制加法器設(shè)計一個八位二進制加法器:要求在要求在Quartus II 8.1軟件平臺上用原軟件平臺上用原理圖方式和層次化方法設(shè)計出一個八位二進制加法器，并通過編譯及仿理圖方式和層次化方法設(shè)計出一個八位二進制加法器，并通過編譯及仿真檢查設(shè)計結(jié)果。真檢查設(shè)計結(jié)果。二、任務(wù)的背景二、任務(wù)的背景 加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論乘法、減法、除法或乘法、減法、除法或FFT運算最終也要分解為加法運算

4、。因此，加法器運算最終也要分解為加法運算。因此，加法器的設(shè)計是一個最基礎(chǔ)的設(shè)計之一。的設(shè)計是一個最基礎(chǔ)的設(shè)計之一。2.1 2.1 工作任務(wù)的陳述與背景工作任務(wù)的陳述與背景 返 回EDA技術(shù)技術(shù)Electronic Design Automation 7 下一頁2.2 2.2 完成工作任務(wù)的引導完成工作任務(wù)的引導 一、資訊一、資訊 為了完成八位二進制加法器的設(shè)計，首先要進行以下幾點的準備工作為了完成八位二進制加法器的設(shè)計，首先要進行以下幾點的準備工作: 1.了解加法器及相關(guān)基本知識了解加法器及相關(guān)基本知識 半加器的定義、真值表、邏輯表達式、元件符號半加器的定義、真值表、邏輯表達式、元件符號; 全

5、加器的定義、真值表、邏輯表達式、元件符號全加器的定義、真值表、邏輯表達式、元件符號; 多位加法器的構(gòu)成方式、特點。多位加法器的構(gòu)成方式、特點。 通過對加法器相關(guān)知識的閱讀和分析，思考用于什么方式進行八位二進制通過對加法器相關(guān)知識的閱讀和分析，思考用于什么方式進行八位二進制加法器的設(shè)計。加法器的設(shè)計。 2. Quartus 8.1軟件的基本使用軟件的基本使用 查閱相關(guān)書籍、網(wǎng)頁資料，掌握查閱相關(guān)書籍、網(wǎng)頁資料，掌握Quartus8.1軟件的基本使用方法。軟件的基本使用方法。 EDA技術(shù)技術(shù)Electronic Design Automation 8 下一頁上一頁 3.理解層次化設(shè)計的方法理解層次

6、化設(shè)計的方法 為了使設(shè)計八位的二進制加法器變得容易理解且易于設(shè)計，那么采用層為了使設(shè)計八位的二進制加法器變得容易理解且易于設(shè)計，那么采用層次化的方法設(shè)計就能使設(shè)計變得條理清晰，簡單易懂，如何用次化的方法設(shè)計就能使設(shè)計變得條理清晰，簡單易懂，如何用Quartus8.1軟件進行層次化設(shè)計以及設(shè)計原理圖的時候，如何把層次的軟件進行層次化設(shè)計以及設(shè)計原理圖的時候，如何把層次的關(guān)系理好，這是一個要思考的問題。關(guān)系理好，這是一個要思考的問題。 二、計劃二、計劃 根據(jù)上節(jié)中的知識，制訂設(shè)計方案如根據(jù)上節(jié)中的知識，制訂設(shè)計方案如圖圖2-1所示。所示。三、決策三、決策 從方案上看，設(shè)計方案至少有從方案上看，設(shè)計

7、方案至少有3種，下面來對這種，下面來對這3種方案進行分析種方案進行分析: 一般來說，多位加法器的構(gòu)成方式主要分為并行進位和串行進位兩種。一般來說，多位加法器的構(gòu)成方式主要分為并行進位和串行進位兩種。并行進位一般來說速度快、占用資源多并行進位一般來說速度快、占用資源多;而串行進位一般速度慢、而串行進位一般速度慢、2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導EDA技術(shù)技術(shù)Electronic Design Automation 9 下一頁占用資源少。同時實驗表明，四位二進制并行加法器和串行級聯(lián)加法器占占用資源少。同時實驗表明，四位二進制并行加法器和串行級聯(lián)加法器占用幾乎相同的資源。這樣，多位

8、數(shù)加法器由四位二進制并行加法器級聯(lián)構(gòu)用幾乎相同的資源。這樣，多位數(shù)加法器由四位二進制并行加法器級聯(lián)構(gòu)成是較好的選擇。因此，采取第一種方案是實際設(shè)計中較好的選擇，但是成是較好的選擇。因此，采取第一種方案是實際設(shè)計中較好的選擇，但是，由于本書的是針對初學者，考慮到淺顯易懂的宗旨，我們在設(shè)計的時候，由于本書的是針對初學者，考慮到淺顯易懂的宗旨，我們在設(shè)計的時候主要介紹第一種設(shè)計方法，只在章節(jié)后對第一種設(shè)計方法作簡略的介紹。主要介紹第一種設(shè)計方法，只在章節(jié)后對第一種設(shè)計方法作簡略的介紹。四、實施四、實施 根據(jù)第一種設(shè)計方案，首先，制作底層半加器，根據(jù)數(shù)字電路中組根據(jù)第一種設(shè)計方案，首先，制作底層半加器

9、，根據(jù)數(shù)字電路中組合邏輯電路的設(shè)計方法，根據(jù)定義，列真值表，寫邏輯表達式，畫出它的合邏輯電路的設(shè)計方法，根據(jù)定義，列真值表，寫邏輯表達式，畫出它的邏輯電路圖，然后用原理圖方式邏輯電路圖，然后用原理圖方式(軟件的使用，請參看本書軟件的使用，請參看本書3.3示節(jié)示節(jié))進行半進行半加器的設(shè)計。如加器的設(shè)計。如圖圖2-2所示。所示。2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導上一頁EDA技術(shù)技術(shù)Electronic Design Automation 10 編譯通過后，生成半加器的元件符號編譯通過后，生成半加器的元件符號(圖圖2-3)，以便設(shè)計全加器時調(diào)用。，以便設(shè)計全加器時調(diào)用。 同理，再進行

10、一位全加器的設(shè)計，如同理，再進行一位全加器的設(shè)計，如圖圖2-4所示。所示。 編譯后，生成全加器的元件符號編譯后，生成全加器的元件符號(圖圖2-5)，以便設(shè)計八位加法器時調(diào)用。，以便設(shè)計八位加法器時調(diào)用。 采用串行進位的方式，進行八位二進制加法器的設(shè)計，如采用串行進位的方式，進行八位二進制加法器的設(shè)計，如圖圖2-6所示。所示。 編譯正確后，即完成了八位二進制加法器的前期設(shè)計工作。編譯正確后，即完成了八位二進制加法器的前期設(shè)計工作。下一頁上一頁2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導EDA技術(shù)技術(shù)Electronic Design Automation 11 五、檢查五、檢查 Quart

11、us 8.1軟件的編譯工具，主要是檢查原理圖或程序語法上是否有軟件的編譯工具，主要是檢查原理圖或程序語法上是否有錯誤，但不能驗證邏輯關(guān)系是否有錯誤，驗證所設(shè)計的電路是否符合設(shè)計的錯誤，但不能驗證邏輯關(guān)系是否有錯誤，驗證所設(shè)計的電路是否符合設(shè)計的要求，需要利用仿真工具進行波形仿真。下面對八位二進制加法器的各個底要求，需要利用仿真工具進行波形仿真。下面對八位二進制加法器的各個底層模塊和頂層模塊進行仿真，以驗證所設(shè)計的原理圖邏輯上是否符合設(shè)計的層模塊和頂層模塊進行仿真，以驗證所設(shè)計的原理圖邏輯上是否符合設(shè)計的要求。要求。 半加器仿真波形如半加器仿真波形如圖圖2-7所示。所示。 全加器仿真波形如全加器

12、仿真波形如圖圖2-8所示。所示。 八位二進制加法器仿真波形如八位二進制加法器仿真波形如圖圖2-9所示。所示。 可以看到，所設(shè)計的八位二進制加法器完全符合要求。如果有條件，可以可以看到，所設(shè)計的八位二進制加法器完全符合要求。如果有條件，可以把源代碼下載到硬件中做最后的驗證。把源代碼下載到硬件中做最后的驗證。下一頁上一頁2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導EDA技術(shù)技術(shù)Electronic Design Automation 12 六、評六、評估估 采用串行進位的方式所設(shè)計的八位采用串行進位的方式所設(shè)計的八位二二進制加法器在編譯后，可以看到它進制加法器在編譯后，可以看到它的延時情況，

13、如的延時情況，如圖圖2-10所所示示。 可可以看到，比如以看到，比如管管腳腳 a0 到到管管腳腳 sum 7 產(chǎn)生了產(chǎn)生了20.501 ns的延時，那么的延時，那么，之前我們討論到，采用，之前我們討論到，采用圖圖2-1所示的方法一進行的八位二進制加法器的設(shè)所示的方法一進行的八位二進制加法器的設(shè)計是最優(yōu)的設(shè)計方案，下面，簡單介紹方案一的設(shè)計方法，并與方案一進行計是最優(yōu)的設(shè)計方案，下面，簡單介紹方案一的設(shè)計方法，并與方案一進行比較，以突出優(yōu)劣。比較，以突出優(yōu)劣。 首先，進行四位并行加法器的設(shè)計，邏輯圖如首先，進行四位并行加法器的設(shè)計，邏輯圖如圖圖2-11所示。所示。 使用使用Quartus 8.1

14、軟件，用原理圖的方式設(shè)計出四位二進制并行加法器軟件，用原理圖的方式設(shè)計出四位二進制并行加法器的電路圖，如的電路圖，如圖圖2-12所示。所示。下一頁上一頁2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導EDA技術(shù)技術(shù)Electronic Design Automation 13 返 回上一頁 仿真的波形圖如仿真的波形圖如圖圖2-13所示。所示。 然后用串行的方式設(shè)計出八位二進制加法器的原理圖，如然后用串行的方式設(shè)計出八位二進制加法器的原理圖，如圖圖2-14所示。所示。 仿真的波形圖如仿真的波形圖如圖圖2-15所示。所示。 采用方案一所設(shè)計的八位二進制加法器的延時情況如采用方案一所設(shè)計的八位二進

15、制加法器的延時情況如圖圖2-16所示。所示。 可以看到管腳可以看到管腳 A0 到管腳到管腳 S7 所產(chǎn)生的延時是所產(chǎn)生的延時是16.167 ns，與之前方案，與之前方案中相同管腳所產(chǎn)生的中相同管腳所產(chǎn)生的20.501 ns減少了減少了4.334 ns ，用兩個四位并行加法器所，用兩個四位并行加法器所構(gòu)成的八位加法器所產(chǎn)生的延時示于用串行進位構(gòu)成的八位加法器。構(gòu)成的八位加法器所產(chǎn)生的延時示于用串行進位構(gòu)成的八位加法器。2.22.2 完成工作任務(wù)的引導完成工作任務(wù)的引導EDA技術(shù)技術(shù)Electronic Design Automation 14 一、一、Quartus原理圖輸入法原理圖輸入法 應用

16、數(shù)字邏輯電路的基本知識，使用應用數(shù)字邏輯電路的基本知識，使用Quartus原理圖輸入法可非常方便原理圖輸入法可非常方便地進行數(shù)字系統(tǒng)的設(shè)計。應用地進行數(shù)字系統(tǒng)的設(shè)計。應用Quartus原理圖輸入法，還可以把原有的使原理圖輸入法，還可以把原有的使用中示規(guī)模的通用數(shù)字集成電路設(shè)計的數(shù)字系統(tǒng)移植到用中示規(guī)模的通用數(shù)字集成電路設(shè)計的數(shù)字系統(tǒng)移植到FPGA或或CPLD中。中。下面以一個二人表決器的設(shè)計為例說明下面以一個二人表決器的設(shè)計為例說明Quartus原理圖輸入法的使用方法原理圖輸入法的使用方法。 (一一)建立工程文件夾建立工程文件夾 1.新建一個文件夾作為工程項目目錄新建一個文件夾作為工程項目目錄

17、 首先在計算機中建立一個文件夾作為工程項目目錄，此工程目錄不能是首先在計算機中建立一個文件夾作為工程項目目錄，此工程目錄不能是根目錄，比如根目錄，比如D:，只能是根，只能是根b錄下的錄下的b錄，比如錄，比如D:EDA _book codeChapter3BiaoJueQi。下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 15 2.建立工程項目建立工程項目 運行運行Quartus 軟件，執(zhí)行軟件，執(zhí)行File=New Project Wizard 命令，建立工程命令，建立工程，如，如圖圖2-17所示。

18、所示。 在在圖圖2-18界面中單擊界面中單擊Next按鈕。按鈕。 在所彈出的在所彈出的圖圖2-19 New Project Wizard對話框中，填寫對話框中，填寫Directory， Name, Top-Level Entity等項目。其中第一、第二、第三個文本框分別是工等項目。其中第一、第二、第三個文本框分別是工程項目目錄、項目名稱和項目頂層設(shè)計實體的名稱。程項目目錄、項目名稱和項目頂層設(shè)計實體的名稱。 單擊單擊Next按鈕，出現(xiàn)添加工程文件的對話框，如按鈕，出現(xiàn)添加工程文件的對話框，如圖圖2-20所示。所示。 若原來己有文件，可選擇相應文件，這單直接單擊若原來己有文件，可選擇相應文件，這

19、單直接單擊Next進行下一步，選擇進行下一步，選擇FPGA器件的型號，如器件的型號，如圖圖2-21所示。所示。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 16 在在Family下拉框中，根據(jù)需要選擇一種型號的下拉框中，根據(jù)需要選擇一種型號的FPGA，比如，比如Cyclone系列系列FPGA。然后在。然后在“Available devices:”中根據(jù)需要的中根據(jù)需要的FPGA型號選擇型號選擇FPGA型號，比如型號，比如“EP1C3T144C8”，注意在，注意在Filters一一欄中選中欄中

20、選中“Show Advanced Devices”以顯示所有的器件型號。再單擊以顯示所有的器件型號。再單擊Next按鈕，出現(xiàn)如按鈕，出現(xiàn)如圖圖2-22所示對話框。所示對話框。 對于彈出的其他對于彈出的其他EDA工具的對話框，由于我們使用工具的對話框，由于我們使用Quartus 的的集成環(huán)境進行開發(fā)，因此不要作任何改動。單擊集成環(huán)境進行開發(fā)，因此不要作任何改動。單擊Next進入工程的信息總進入工程的信息總概對話框，如概對話框，如圖圖2-23所示。所示。 單擊單擊Finish按鈕就建立了一個空的工程項目。按鈕就建立了一個空的工程項目。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本

21、知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 17 (二二)編輯設(shè)計圖形文件編輯設(shè)計圖形文件 1.建立原理圖文件建立原理圖文件 執(zhí)行執(zhí)行File = New 命令，彈出新建文件對話框，如命令，彈出新建文件對話框，如圖圖2-24所示。所示。 如如圖圖2-25所示，所示，Quartus 支持支持6種設(shè)計輸入法文件種設(shè)計輸入法文件: “ AHDL File ”，是，是AHDL文本文件文本文件; “Block Diagram/Schematic File ”，是流程圖和原理圖文件，簡稱原，是流程圖和原理圖文件，簡稱原理圖文件理圖文件; “EDIF File ”，

22、是網(wǎng)表文件，是網(wǎng)表文件; “ SOPC Builder System ”，是可編程片上系統(tǒng)的編輯系統(tǒng)，是可編程片上系統(tǒng)的編輯系統(tǒng); “ Verilog HDL File ”，是，是Verilog HDL文本文件文本文件; “ VHDL File ”，是，是VHDL文本文件。文本文件。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 18 “Block Diagram/Schematic File”，按，按OK即建立一個空的原理圖文即建立一個空的原理圖文件。件。 執(zhí)行執(zhí)行File= Save as

23、命令，把它另存為文件名是命令，把它另存為文件名是“ BiaoJueQi”的原理的原理圖文件，文件后綴為圖文件，文件后綴為.bdf。將。將“Add file to current project”選項選中，使選項選中，使該文件添加到剛建立的工程中去，如該文件添加到剛建立的工程中去，如圖圖2-26所示。所示。 2.編輯輸入原理圖文件編輯輸入原理圖文件 圖形編輯界面如圖形編輯界面如圖圖2-27所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，在這個編輯區(qū)輸入如在這個編輯區(qū)輸入如圖圖2-28所示的所示的BiaoJueQi原理圖。原理圖。 (1)元件的選擇與放置元件的選擇與

24、放置 在原理圖編輯區(qū)的一個位置雙擊鼠標的左鍵，將彈出在原理圖編輯區(qū)的一個位置雙擊鼠標的左鍵，將彈出Symbol對話框，對話框，或單擊鼠標右鍵，在彈出的選擇對話框中選擇或單擊鼠標右鍵，在彈出的選擇對話框中選擇Insert = Symbol下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 19 .，也會彈出，也會彈出Symbol對話框。不要選中對話框。不要選中Symbol對話框中對話框中Repeat -insert mode(重復重復-插入模式插入模式)和和insert symbol as bloc

25、k(作為流程圖模作為流程圖模塊插入符號塊插入符號)復選框，即采用默認的一次性插入作為原理圖元件的符號。復選框，即采用默認的一次性插入作為原理圖元件的符號。用單擊的方法展開用單擊的方法展開Libraries欄中的元件庫，如欄中的元件庫，如圖圖2-29所示，其中所示，其中primitive s為基本元件庫，打開為基本元件庫，打開logic子庫，單面是常用的與門、或門和子庫，單面是常用的與門、或門和非門等門電路。非門等門電路。 在在圖圖2-30中，選擇其中的二輸入與門元件中，選擇其中的二輸入與門元件 and2，然后單擊，然后單擊OK按鈕按鈕。 出現(xiàn)如出現(xiàn)如圖圖2-31所示的圖樣。所示的圖樣。 將該圖

26、樣移到編輯區(qū)合適的地方左擊鼠標，就可放置一個二輸入與將該圖樣移到編輯區(qū)合適的地方左擊鼠標，就可放置一個二輸入與門元件，如門元件，如圖圖2-32所示。所示。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 20 右擊與門元件符號，在出現(xiàn)的菜單中選擇右擊與門元件符號，在出現(xiàn)的菜單中選擇Copy命令，如命令，如圖圖2-33所示。所示。 將鼠標移到編輯區(qū)合適的地方右擊鼠標，在彈出的菜單中選擇將鼠標移到編輯區(qū)合適的地方右擊鼠標，在彈出的菜單中選擇Paste命命令，如令，如圖圖2-34所示。所示。 就可通過

27、復制就可通過復制-粘貼的方法獲得另兩個二輸入與門元件，如粘貼的方法獲得另兩個二輸入與門元件，如圖圖2-35所所示。示。 用相似的方法選擇放置一個二輸入或門元件符號，如用相似的方法選擇放置一個二輸入或門元件符號，如圖圖2-36所示所示. 再打開再打開primitives基本元件庫的基本元件庫的pin子庫，如子庫，如圖圖2-37所示。所示。 選擇、放置三個輸入管腳元件選擇、放置三個輸入管腳元件input和一個輸出管腳元件和一個輸出管腳元件output元件到元件到編輯區(qū)內(nèi)，如編輯區(qū)內(nèi)，如圖圖2-38所示。所示。(2)連接各個元件符號連接各個元件符號 把鼠標移到一個把鼠標移到一個input元件連接處，

28、將會出現(xiàn)元件連接處，將會出現(xiàn)圖圖2-39所示的圖樣。所示的圖樣。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 21 單擊鼠標左鍵，移到要與之相連的與門元件的連接處，松開鼠標即可單擊鼠標左鍵，移到要與之相連的與門元件的連接處，松開鼠標即可連接這兩個要連接的元件，如連接這兩個要連接的元件，如圖圖2-40所示。所示。 用同樣的方法可按要求連接其他元件。用同樣的方法可按要求連接其他元件。 (3)設(shè)定各輸入輸出管腳名設(shè)定各輸入輸出管腳名 將鼠標移到一個將鼠標移到一個input元件上雙擊，將會彈出如元件

29、上雙擊，將會彈出如圖圖2-41所示的管腳屬性編所示的管腳屬性編輯對話框。在輯對話框。在Pin name文本框中填入管腳名文本框中填入管腳名a。 用相似的方法設(shè)定其他管腳名。完成的電路圖如用相似的方法設(shè)定其他管腳名。完成的電路圖如圖圖2-28所示。所示。 在在Quartus 流程圖和原理圖文件中，除了使用原理圖元件符號外，還流程圖和原理圖文件中，除了使用原理圖元件符號外，還可以使用流程圖模塊，對于初學者可先掌握原理圖元件符號的可以使用流程圖模塊，對于初學者可先掌握原理圖元件符號的使用，以后再探討流程圖模塊的使用，這里對流程圖模塊不做介紹。使用，以后再探討流程圖模塊的使用，這里對流程圖模塊不做介紹

30、。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 22 在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時使用的工在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時使用的工具箱，各個工具的功能如具箱，各個工具的功能如圖圖2-42所示。所示。 (三三) 編譯設(shè)計圖形文件編譯設(shè)計圖形文件 完成原理圖編輯輸入后，保存設(shè)計圖形文件，就可編譯設(shè)計圖形文件。執(zhí)完成原理圖編輯輸入后，保存設(shè)計圖形文件，就可編譯設(shè)計圖形文件。執(zhí)行行Processing=Start Compilation，如，如圖圖2-

31、43所示，進行編譯。所示，進行編譯。 編譯結(jié)束編譯結(jié)束后，會出現(xiàn)如后，會出現(xiàn)如圖圖2-44所示的對話框，對話框會顯示編譯的錯誤和警告的情況。所示的對話框，對話框會顯示編譯的錯誤和警告的情況。若有錯誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個錯誤提示，可使第一個錯若有錯誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個錯誤提示，可使第一個錯誤處改變顏色。檢查糾正，第一個錯誤后保存再編譯，如果還有錯誤，重復以誤處改變顏色。檢查糾正，第一個錯誤后保存再編譯，如果還有錯誤，重復以上操作，直至最后通過。最后通過時應沒有錯誤提示但可有警告提示，如上操作，直至最后通過。最后通過時應沒有錯誤提示但可有警告提示，如圖圖2-4

32、4所示。所示。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 23 可以通過查看編譯報告了解有關(guān)情況，比如定時分析情況，可以通過查看編譯報告了解有關(guān)情況，比如定時分析情況，圖圖2-45所示是所示是編譯報告中關(guān)于每個輸出信號對輸入信號的延遲時間的報告。編譯報告中關(guān)于每個輸出信號對輸入信號的延遲時間的報告。 以上是使用以上是使用Quartus 編譯器默認設(shè)置進行的編譯方法，還可以先根據(jù)編譯器默認設(shè)置進行的編譯方法，還可以先根據(jù)需要進行進一步的編譯設(shè)置，然后再編譯，具體方法參考需要進行進一步的編譯

33、設(shè)置，然后再編譯，具體方法參考Quartus 幫助文幫助文檔。檔。 (四四)時序仿真設(shè)計文件時序仿真設(shè)計文件 1.新建用于仿真的波形文件新建用于仿真的波形文件 如如圖圖2-46所所示示，Quartus 可建立和編輯的文件有器件設(shè)計文件可建立和編輯的文件有器件設(shè)計文件“DeviceDesign File”、其他文件、其他文件“Other File ”兩類。器件設(shè)計文件兩類。器件設(shè)計文件“Device Design File”有有6種，以上已做介紹，用于仿真的波形文件則屬于種，以上已做介紹，用于仿真的波形文件則屬于其他文件其他文件“Other File ”。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本

34、知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 24 執(zhí)行執(zhí)行File=New，如，如圖圖2-46所示，選擇所示，選擇“Other Files”標簽中的標簽中的“Vector WaveformFile ”(波形文件波形文件)，然后單擊，然后單擊“OK”確定。確定。 出現(xiàn)波形文件編輯器，如出現(xiàn)波形文件編輯器，如圖圖2-47所示。在所示。在圖圖2-31中鼠標所在處單擊鼠標右中鼠標所在處單擊鼠標右鍵，出現(xiàn)鍵，出現(xiàn)圖圖2-48所示菜單，選擇所示菜單，選擇Insert Node or Bus命令。命令。 出現(xiàn)如出現(xiàn)如圖圖2-49所示的對話框

35、，單擊所示的對話框，單擊Node Finder按鍵。按鍵。 在出現(xiàn)的在出現(xiàn)的圖圖2-50所示的對話框中單擊所示的對話框中單擊List按鍵。按鍵。 選擇需要的輸入輸出引腳，如選擇需要的輸入輸出引腳，如圖圖2-51所示。所示。 如如圖圖2-52所示，單擊選中的按鍵，選中需要的輸入輸出引腳。所示，單擊選中的按鍵，選中需要的輸入輸出引腳。 然后，單擊兩次確定按鈕，出現(xiàn)如然后，單擊兩次確定按鈕，出現(xiàn)如圖圖2-53所示的畫面。所示的畫面。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 25 2.設(shè)置仿真時

36、間設(shè)置仿真時間 執(zhí)行執(zhí)行Edit=End Time命令，設(shè)置合適的時間，如命令，設(shè)置合適的時間，如圖圖2-54和和圖圖2-55所示。所示。 執(zhí)行執(zhí)行Edit=Grid Size命令，設(shè)置時間單位為命令，設(shè)置時間單位為100 ns，如，如圖圖2-56和和圖圖2-57所所示。示。3.設(shè)置輸入信號波形設(shè)置輸入信號波形 單擊工具箱中縮放工具按鈕，將鼠標移到編輯區(qū)內(nèi)，單擊鼠標，調(diào)整波形單擊工具箱中縮放工具按鈕，將鼠標移到編輯區(qū)內(nèi)，單擊鼠標，調(diào)整波形區(qū)橫向比例，如區(qū)橫向比例，如圖圖2-58所示。所示。 單擊工具箱中的選擇按鈕，然后在要設(shè)置波形的區(qū)域上按下鼠標左鍵并拖單擊工具箱中的選擇按鈕，然后在要設(shè)置波形

37、的區(qū)域上按下鼠標左鍵并拖動鼠標，選擇要設(shè)置的區(qū)域，如動鼠標，選擇要設(shè)置的區(qū)域，如圖圖2-59所示。所示。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 26 單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如圖圖2-60所示。所示。 用相似的方法設(shè)置其他區(qū)域的波形，如用相似的方法設(shè)置其他區(qū)域的波形，如圖圖2-61所示，注意所示，注意圖圖2-61波形與真波形與真值表相對應。值表相對應。 4.進行功能仿真進行功能仿真 設(shè)置輸入信號后，保存文件，

38、文件名與原理圖名一致。執(zhí)行設(shè)置輸入信號后，保存文件，文件名與原理圖名一致。執(zhí)行Processing=Start Simulation命令，進行仿真，如命令，進行仿真，如圖圖2-62所示。所示。 仿真結(jié)果如仿真結(jié)果如圖圖2-63所示所示 認真核對輸入輸出波形，可檢查設(shè)計的功能正確與否。認真核對輸入輸出波形，可檢查設(shè)計的功能正確與否。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 27 (五五)生成元件符號生成元件符號 執(zhí)行執(zhí)行File = Great/Update = Great Symbol

39、Files for Current File命令命令，將本設(shè)計電路封裝生成一個元件符號，將本設(shè)計電路封裝生成一個元件符號(圖圖2-64)，供以后在原理圖編輯器下進，供以后在原理圖編輯器下進行層次設(shè)計時調(diào)用。行層次設(shè)計時調(diào)用。 所生成的符號所生成的符號(圖圖2-65)存放在本工程存放在本工程目目錄下，文件名為錄下，文件名為BiaoJueQi，文件后，文件后綴名為綴名為.bsfo調(diào)用方法與調(diào)用方法與Quarius 提供的元件符號相似。提供的元件符號相似。二、原理圖輸入法中的層次化設(shè)計二、原理圖輸入法中的層次化設(shè)計 層次化設(shè)計也稱層次化設(shè)計也稱“自頂向下自頂向下”設(shè)計方法，即將一個大的設(shè)計項目分解為

40、若設(shè)計方法，即將一個大的設(shè)計項目分解為若干干子項目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計則可先設(shè)計底子項目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計則可先設(shè)計底層的電路，然后在高層次的設(shè)計中，逐級調(diào)用低層次的設(shè)計結(jié)果。原理圖輸層的電路，然后在高層次的設(shè)計中，逐級調(diào)用低層次的設(shè)計結(jié)果。原理圖輸入法可很方入法可很方便地進行層次化設(shè)計便地進行層次化設(shè)計。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 28 【例例2.1 用層次化設(shè)計設(shè)計一個兩位二進制數(shù)乘法器。用層次化設(shè)計設(shè)計一個兩位二

41、進制數(shù)乘法器。 1.系統(tǒng)分析系統(tǒng)分析 兩位二進制數(shù)相乘，最多可得四位二進制數(shù)，其乘法運算如圖兩位二進制數(shù)相乘，最多可得四位二進制數(shù)，其乘法運算如圖: a0 al X b0 b1 alb0 a0b0 +alb1 a0b1 m3 m2 ml m0 其中：其中：m0=a0&b0 ml=al&b0+a0&b1 m2=al&b1+進位進位c1 m3=進位進位c2 由此可知，系統(tǒng)可分解為兩個半加器和幾個與門聯(lián)結(jié)而成。由此可知，系統(tǒng)可分解為兩個半加器和幾個與門聯(lián)結(jié)而成。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electron

42、ic Design Automation 29 2.底層電路半加器設(shè)計底層電路半加器設(shè)計 半加器的真值表見半加器的真值表見表表2-1。 由半加器的真值表可得，半加器的邏輯表達式如下由半加器的真值表可得，半加器的邏輯表達式如下: s=a XOR b c=a AND b 根據(jù)半加器的邏輯表達式，可按根據(jù)半加器的邏輯表達式，可按圖圖2-66設(shè)計設(shè)計hadd.bdf文件。把文件。把hadd.bdf文文件存放到文件夾件存放到文件夾hadd內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行File=Greate/Update=Greate Symbol Files for Cur

43、rent File命令，生成命令，生成符號符號hadd.bsf。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 30 3.頂層電路兩位二進制數(shù)乘法器設(shè)計頂層電路兩位二進制數(shù)乘法器設(shè)計 根據(jù)系統(tǒng)分析所得結(jié)論，可按根據(jù)系統(tǒng)分析所得結(jié)論，可按圖圖2-67設(shè)計兩位二進制數(shù)乘法器電路。設(shè)計兩位二進制數(shù)乘法器電路。 新建一個工程文件夾新建一個工程文件夾mult2，把，把hadd.bdf, hadd.bsf文件放入其中，新建一文件放入其中，新建一個原理圖文件，使用插入符號命令，出現(xiàn)選擇符號的界面，選擇個原

44、理圖文件，使用插入符號命令，出現(xiàn)選擇符號的界面，選擇hadd.bsf將將它放置于原理圖編輯區(qū)中，以它放置于原理圖編輯區(qū)中，以mult2.bdf命名并保存到命名并保存到mult2文件夾中。以此文件夾中。以此文件新建工程。按文件新建工程。按圖圖2-67調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過仿真。仿真。 通過編譯仿真，其仿真波形如通過編譯仿真，其仿真波形如圖圖2-68所示。所示。 本例的底層電路符號用原理圖設(shè)計輸入法設(shè)計后生成，還可以用以后介紹本例的底層電路符號用原理圖設(shè)計輸入法設(shè)計后生成，還可以用以后介紹的文本設(shè)計輸入法設(shè)計后生成，這樣的設(shè)計方法稱

45、混合設(shè)計輸入法。的文本設(shè)計輸入法設(shè)計后生成，這樣的設(shè)計方法稱混合設(shè)計輸入法。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 31 三、三、Quartus 器件編程器件編程 使用使用Quartus 軟件成功編譯工程之后，就可以對軟件成功編譯工程之后，就可以對Altera器件進行編程或器件進行編程或配置，進而進行硬件測試。配置，進而進行硬件測試。Quartus Compiler的的Assembler模塊生成模塊生成POF和和SOF編程文件編程文件,Quartus Programmer可以用編程文

46、件與可以用編程文件與Altera編程編程硬件一起對器件進行編程或配置。還可以使用硬件一起對器件進行編程或配置。還可以使用Quartus Programmer的獨的獨立版本對器件進行編程可配置。立版本對器件進行編程可配置。 (一一)編程硬件與編程模式編程硬件與編程模式 所使用的所使用的Altera編程硬件口可以是編程硬件口可以是MasterBlaster, ByteBlasterMV, ByteBlaster 或或USB-Blaster下載電纜或下載電纜或Altera編程單元編程單元(APU)。國內(nèi)許多。國內(nèi)許多開發(fā)板和實驗箱使用開發(fā)板和實驗箱使用ByteBlasterMV或或ByteBlast

47、er下載電纜。下載電纜。下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能上一頁EDA技術(shù)技術(shù)Electronic Design Automation 32 Programmer具有四種編程模式具有四種編程模式:被動串行模式被動串行模式(PS Mode), JTAG模式、模式、主動串行編程模式主動串行編程模式(AS Mode)和插座內(nèi)編程模式和插座內(nèi)編程模式(In-Socket)。 被動串行和被動串行和JTAG編程模式使用編程模式使用Altera編程硬件對單個或多個器件進行編編程硬件對單個或多個器件進行編程。主動串行編程模式使用程。主動串行編程模式使用Altera編程硬件

48、對單個編程硬件對單個EPCS1或或EPCS4串行配置串行配置器件進行編程。插座內(nèi)編程模式使用器件進行編程。插座內(nèi)編程模式使用Altera編程硬件對單個編程硬件對單個CPLD或配置器件或配置器件進行編程。進行編程。 (二二)器件設(shè)置和引腳的鎖定器件設(shè)置和引腳的鎖定 如果編程前沒有進行器件的選擇和引腳的鎖定或需要重新進行器件的選擇如果編程前沒有進行器件的選擇和引腳的鎖定或需要重新進行器件的選擇和引腳的鎖定則可按照下列步驟進行。和引腳的鎖定則可按照下列步驟進行。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Autom

49、ation 33 1.器件的選擇器件的選擇 運行運行Quartus 軟件，打開所擊編程、配置的電路工程文件，選擇菜單軟件，打開所擊編程、配置的電路工程文件，選擇菜單Assignments=Device命令，在彈出的對話框命令，在彈出的對話框(圖圖2-69)中的中的Category欄內(nèi)選欄內(nèi)選中中Device項，在項，在Device標簽中選擇所使用的器件，例如使用標簽中選擇所使用的器件，例如使用EPIC3T144C8。 2.選擇配置器件的工作方式選擇配置器件的工作方式(可不做可不做) 單擊單擊 圖圖2-69中的中的Device & Pin Options按鈕，按鈕，在彈出的窗在彈出的窗口

50、中選擇口中選擇General標簽標簽(圖圖2-70)，在，在Options欄欄內(nèi)選中內(nèi)選中Auto-restart Configuration after error，可可使對器件配置失敗后能自動重新配置，并加入使對器件配置失敗后能自動重新配置，并加入JTAG用戶編碼用戶編碼。Auto-restart Configuration after error是是Quartus 默認選擇默認選擇。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 34 3.選擇配置器件選擇配置器件(使用使用EPCS器件的

51、主動串行編程模式時器件的主動串行編程模式時) 使用使用EPCS器件的主動串行編程模式中，需要選擇配置器件的主動串行編程模式中，需要選擇配置EPCS器件。單擊器件。單擊圖圖2-70中的中的Configuration標簽，在如標簽，在如圖圖2-71所示的所示的Configuration標簽中可根標簽中可根據(jù)開發(fā)板和實驗箱中使用的選擇據(jù)開發(fā)板和實驗箱中使用的選擇EPCS器件選擇器件選擇EPCS器件。在編譯前選中器件。在編譯前選中Configuration標簽中的標簽中的Generate compressed bitstreams復選框，編譯后復選框，編譯后就能產(chǎn)生用于就能產(chǎn)生用于 EPCS的的POF

52、文件。文件。 4.選擇閑置引腳的狀態(tài)選擇閑置引腳的狀態(tài)(可不做可不做) 單擊單擊圖圖2-70中的中的Unused Pins標簽，可選擇目標器件閑置引腳的狀態(tài)為輸標簽，可選擇目標器件閑置引腳的狀態(tài)為輸入態(tài)入態(tài)(高阻態(tài)，推薦高阻態(tài)，推薦)或輸出狀態(tài)或輸出狀態(tài)(低電平低電平)或輸出不定狀態(tài)。默認為輸出狀態(tài)或輸出不定狀態(tài)。默認為輸出狀態(tài)(低低電平電平)，如，如圖圖2-72所所示。示。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 35 5.引腳的鎖定引腳的鎖定 選擇菜單選擇菜單Assignments

53、 = Pins命令，彈出管腳設(shè)置界面，如命令，彈出管腳設(shè)置界面，如圖圖2-73所示所示。 然后雙擊管腳所對應的然后雙擊管腳所對應的Location欄，在出現(xiàn)的如欄，在出現(xiàn)的如圖圖2-74所示的下拉列表中所示的下拉列表中選擇對應端口信號名的器件引腳，如對應選擇對應端口信號名的器件引腳，如對應a，選擇，選擇PIN_3。 對應對應b，選擇，選擇PIN 2;對應對應c，選擇，選擇PIN_1;對應對應Y，選擇，選擇PIN_11，如，如圖圖2-75所所示。示。 最后單擊最后單擊“保存保存”按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信息編譯進編譯下載文件中

54、，就可以準備將編譯好的息編譯進編譯下載文件中，就可以準備將編譯好的SOF文件或者文件或者POF文件下文件下載到載到FPGA器件或者器件或者EPCS器件。器件。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 36 (三三) 編程下載設(shè)計文件編程下載設(shè)計文件 下面只介紹常用的使用下面只介紹常用的使用 ByteBlasterMV或或 ByteBlaster 下載電纜，用下載電纜，用JTAG模式或者模式或者主動串行編程模式主動串行編程模式(AS Mode)編程下載設(shè)計文件的方法。編程下載設(shè)計文件的方法

55、。 1. JTAG模式編程下載應用模式編程下載應用JTAG模式可用編譯好的模式可用編譯好的SOF文件直接對文件直接對FP GA器件進行配置。器件進行配置。 (1)硬件連接硬件連接 首先用首先用 ByteBlasterMV 或或 ByteBlaster 下載電纜把開發(fā)板或?qū)嶒炏渑c下載電纜把開發(fā)板或?qū)嶒炏渑cQuartus 所安裝的計算機并所安裝的計算機并口通信線連接好，打開電源，具體方法要參考口通信線連接好，打開電源，具體方法要參考開發(fā)板或?qū)嶒炏涞挠嘘P(guān)資料。開發(fā)板或?qū)嶒炏涞挠嘘P(guān)資料。 (2)打開編程窗打開編程窗口、選擇編程模式和配置文件口、選擇編程模式和配置文件 上一頁下一頁2.32.3 相關(guān)技術(shù)

56、基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 37 選擇菜單選擇菜單Tool = Programmer命令，彈出以下編程窗命令，彈出以下編程窗口，如口，如圖圖2-76所所示。示。 在在Mode 欄中選擇欄中選擇JTAG模式，如模式，如圖圖2-77所所示。示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File按鈕，按鈕，手動選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個編程項目復選手動選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個編程項目復選框，如框，

57、如圖圖2-78所示。所示。 (3)設(shè)置編程器設(shè)置編程器(若是初次安裝時若是初次安裝時) 若是初次安裝若是初次安裝Quartus且，編程窗口內(nèi)右上角的地方有且，編程窗口內(nèi)右上角的地方有No Hardware字樣字樣，則必須加入下載方式。在，則必須加入下載方式。在圖圖2-79中單擊中單擊Hardware Setup按鈕，彈出按鈕，彈出Hardware Setup對話框，如對話框，如圖圖2-80所示。所示。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 38 在在圖圖2-80 的的Hardware

58、Setup對話框中，單擊對話框中，單擊Hardware Settings標簽，標簽，再單擊此頁中的再單擊此頁中的 Add Hard ware按鈕。按鈕。 從彈出的從彈出的Add Hard+ are 對話框的對話框的 Hardware type欄中選擇欄中選擇ByteBlasterMV or BvteBlaster ，然后單擊，然后單擊OK鍵，如鍵，如圖圖2-81所示。所示。 在在圖圖2-82的的Hardware欄中會出現(xiàn)欄中會出現(xiàn)ByteBlasterMV或者或者ByteBlaster 字字樣。究竟顯示樣。究竟顯示ByteBlasterMV還是還是ByteBlaster 字樣，取決于使用的是字

59、樣，取決于使用的是ByteBlasterMV還是還是ByteBlaster 下載電纜。選擇下載電纜。選擇ByteBlasterMV或者或者ByteBlaster ，然后單擊，然后單擊Close按鈕。按鈕。 這時編程窗口內(nèi)右上角的地方會出現(xiàn)這時編程窗口內(nèi)右上角的地方會出現(xiàn)ByteBlasterM V或者或者ByteBlaster 字樣，如字樣，如圖圖2-83所示。所示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識與基本技能相關(guān)技術(shù)基本知識與基本技能EDA技術(shù)技術(shù)Electronic

60、 Design Automation 39 按鈕，手動選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個編程項目按鈕，手動選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個編程項目復選框，如復選框，如圖圖2-84所示。所示。 (4)配置下載配置下載 最后單擊最后單擊Start按鈕，進行對目標按鈕，進行對目標FPGA器件配置下載，如器件配置下載，如圖圖2-85所示。下所示。下載成功后即可進行設(shè)計電路硬件調(diào)試。載成功后即可進行設(shè)計電路硬件調(diào)試。2.主動串行編程模式主動串行編程模式(AS Mode) 為了使為了使FPGA在編程成功以后，再次通電啟動仍然保持原有的配置文件，在編程成功以后，再次通電啟動仍然保持原有的配置文件，可將配置文件燒寫