二級運算放大電路版圖設計

1、目錄1前言 12二級運算放大器電路 1 2.1電路結(jié)構(gòu) 12.2設計指標 23 Cadence仿真軟件 3 3.1 schematic原理圖繪制 33.2 生成測試電路 33.3 電路的仿真與分析 43.1.1直流仿真 43.1.2交流仿真 43.4 版圖繪制53.4.1差分對版圖設計 63.4.2電流源版圖設計 73.4.3負載MOS管版圖設計 73.5 DRC & LVS版圖驗證 83.5.1 DRC驗證 83.5.2 LVS驗證 8 4結(jié)論 95參考文獻 9摘要本文利用cadence軟件簡述了二級運算放大器的電路仿真和版圖設計。以傳統(tǒng)的二級運算放大器為例，在ADE電路仿真中實現(xiàn)0

2、.16umCMOS工藝，輸入直流電源為5v，直流電流源范圍2750uA,根據(jù)電路知識，設置各個MOS管合適的寬長比，調(diào)節(jié)彌勒電容的大小，進入stectre仿真使運放增益達到40db，截止帶寬達到80MHz和相位裕度至少為60。版圖設計要求DRC驗證0錯誤，LVS驗證使電路圖與提取的版圖相匹配，觀看輸出報告，要求驗證比對結(jié)果一一對應。關鍵詞：cadence仿真，設計指標，版圖驗證。Abstract本文利用cadence軟件簡述了二級運算放大器的電路仿真和版圖設計。以傳統(tǒng)的二級運算放大器為例，在ADE電路仿真中實現(xiàn)0.16umCMOS工藝，輸入直流電源為5v，直流電流源范圍2750uA,根據(jù)電路知

3、識，設置各個MOS管合適的寬長比，調(diào)節(jié)彌勒電容的大小，進入stectre仿真使運放增益達到40db，截止帶寬達到80MHz和相位裕度至少為60。版圖設計要求DRC驗證0錯誤，LVS驗證使電路圖與提取的版圖相匹配，觀看輸出報告，要求驗證比對結(jié)果一一對應。In this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage opera

4、tional amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 2750uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Mai

5、treya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring v

6、erification to verify the comparison results one by one. 關鍵詞：cadence仿真，設計指標，版圖驗證。Key words: cadence simulation, design index, layout verification. 1前言近幾年來，人們已投入很大力量研究版圖設計自動化，計算機輔助設計方法學在給定所需功能行為描述的數(shù)字系統(tǒng)設計自動化方面已經(jīng)非常成功。希望用以代替設計師的一部分勞動。但這并不適用于模擬電路設計。較復雜的場合，有些程序的應用遇到了阻力，需要人工干預幫助解決問題。因此，仔細研究模擬電路的設計過程，熟悉那些提高

7、設計效率、增加設計成功機會的原則是非常必要的。人工設計得到的器件版圖密度一般高于用自動化版圖設計和布線程序所得到的密度，因而人機交互式版圖設計和布線程序得到了廣泛的應用。我們這次做的僅是基本方法，對于比較復雜的電路版圖設計則不僅需要很多諸如圖論在內(nèi)的數(shù)據(jù)結(jié)構(gòu)算法的知識應用，而且多年的電路版圖設計經(jīng)驗也同樣是非常重要的。2二級運算放大器電路運算放大器（簡稱運放）是許多模擬系統(tǒng)和混合信號系統(tǒng)中的一個完整部分。各種不同復雜程度的運放被用來實現(xiàn)各種功能：從直流偏置的產(chǎn)生到高速放大或濾波。運算放大器的設計可以分為兩個較為獨立的兩個步驟。第一步是選擇或搭建運放的基本結(jié)構(gòu)，繪出電路結(jié)構(gòu)草圖。一般來說，決定好

8、了電路結(jié)構(gòu)以后，便不會更改了，除非有些性能要求必須通過改變電路結(jié)構(gòu)來實現(xiàn)。為了滿足運放的交流和直流要求，所有管子都應被設計出合適的尺寸。然后在手工計算的基礎上，運用計算機模擬電路可以極大的方便對電路進行調(diào)試和修改。2.1 電路結(jié)構(gòu)傳統(tǒng)的二級運算放大電路的結(jié)構(gòu)主要包括四部分：第一級輸入級放大電路，第二級放大電路，偏置電路和相位補償電路。電路圖如圖2.1所示。圖2.1 二級運算放大器電路2.2 設計指標電源電壓運放增益運放單位增益帶寬運放相位裕度5v40dB100MHz60。表1.1 二級運算放大器設計指標（1） 電壓放大倍數(shù) 二級運算放大器相比于共源共柵運放最大的優(yōu)勢就是既能提供高增益，又能提供

9、打的擺幅。根據(jù)電路知識，我們可求得第一級和第二級增益，而電路的整體增益是兩部分增益相乘的結(jié)果。由此可知，二級運算放大器可以提供高的增益。（2） 單位增益帶寬（GWB） 單位增益帶寬是指運放增益為1時，電路所輸入信號的頻率，這是電路所能正常工作的最大頻率，它是運放重要的指標之一，其中角頻率的表示方法如下： （3）相位裕度電路有至少四個極點和兩個零點，假定 z2、p3、p4 以及其它寄生極點都遠大于 GBW，若不考慮零點z1，僅考慮第二極點p2，那么這是一個典型的兩極點決定的系統(tǒng)。為保證系統(tǒng)穩(wěn)定，通常要求有 63°左右的相位裕度，即保持頻率階躍響應

10、的最大平坦度以及較短的時間響應。 但在考慮 z1之后， 這個右半平面 （RHP ） 的零點在相位域上相當于左半平面 （LHP ）的極點，所以相位裕度會得到惡化。同時如果為了將兩個極點分離程度增大，則補償電容Cc 就要增大，這也會使得零點減小，進一步犧牲相位裕度。（4） 最終設計參數(shù)：m1 pmosw=32ul=1.6um2 pmosw=32ul=1.6um3 nmosw=4ul=1.6um4 nmosw=4ul=1.6um5 pmosw=32ul=1.6um6 pmosw=32ul=1.6um7 pmos

11、w=20ul=1.6um8 nmosw=8ul=1.6uC 0.15PFR1 0.1k直流電源 5v交流電壓源 1v靜態(tài)電壓源 2.5v直流電流源 35uA3 cadence軟件仿真3.1 schematic原理圖繪制根據(jù)上述設計好的指標，在schemetic中繪制電路圖，其中一點值得注意的是這里所用到的MOS管寬長都比較大，所以采用將各個管拆分成多個管并聯(lián)的方式進行電路圖繪制，這樣還能減少柵極上的寄生電阻。電路圖檢測沒有錯誤后，然后生成符號，如圖3.2所示。 圖3.1 二級運算放大電路schematic原理圖 圖3.2 二級運算放大器生成符號3.2 生成測試電路仿真的電路圖連接方式有兩種，一

12、種是利用上述電路檢查并保存后建立symbol模型，在此模型的基礎上進行直流電源，直流電流源以及交流源的連接如圖。另一種可以直接在電路圖的基礎上添加激勵源然后進行仿真；兩種連接方式如下圖。 圖3.3 二級運算放大電路生成測試圖（1） 圖3.4 二級運算放大電路生成測（2）3.3 電路的仿真與分析對于模擬設計環(huán)境ADE 來說，默認的仿真器是 spectre ，這里直接采用 spectre 對設計進行仿真和分析。3.3.1直流仿真為了讓運放正常工作，保證8個MOS管工作飽和區(qū)，要求，同時過驅(qū)動電壓不能太大，否則溝道長度調(diào)制效應明顯，而且輸出擺幅受到限制。其仿真報告如下： 圖3.5 直流仿真 圖3.6

13、 仿真報告通過一一驗證檢查，報告結(jié)果顯示8個管子均處于飽和狀態(tài)，這說明二級運算放大器可以正常放大工作，在此基礎上接下來可以進行交流仿真的工作。3.3.2交流仿真根據(jù)增益的基本公式，要想觀察二級運放的增益特性曲線，我們可以使輸入交流電壓為1V，通過交流仿真得到輸出電壓與頻率的關系曲線，那么該曲線就是我們想要的增益特性曲線。圖像如圖所示： 圖3.7為二級運算放大器的增益仿真，運放增益達到40db，截止頻率接近80MHz，這一結(jié)果符合題目要求。圖3.8為二級運算放大器的相位仿真，通常相位裕度達到60度時，電路比較穩(wěn)定，由于各種原因，本次實驗結(jié)果中顯示在頻率接近80MHz，相位并未 達到60度。圖3.

14、7 增益仿真 圖3.8 相位仿真3.4 版圖繪制在二級運算放大器中，我們要求輸出差分對管m1和m2對稱，電流源m5、m6和m7對稱，有源負載m3和m4對稱，其中的電阻和電容不要求對稱性，而且對電容的上下極板的接法沒有要求。圖3.9是二級運算放大器的整體版圖設計，因為考慮到LVS驗證并不比對各個MOS管的寬長比，所以本次版圖每個MOS管的寬長比并沒有與電路圖MOS管一一對應。本次版圖設計我們主要考慮的是MOS管的對稱性，所以對各個部分的MOS管的對稱問題上進行了詳細的說明。圖3.9 二級運算放大器版圖繪制3.4.1差分對版圖設計設計規(guī)則：（1）為了保證差分對管m1和m2的對稱性，采用共質(zhì)心設計將

15、m1拆分成m1a和m1b，將m2拆分成m2a和m2b，交叉放置。（2） 如果輸入管寬長比較大，將m1a、m1b、m2a和m2b管拆分成多個管并聯(lián)的方式，還能減少柵極上的寄生電阻。（3） 差分對管m1和m2為PMOS管，為保證兩個管良好的對稱性，最后在周圍布上一圈N阱接觸。（4） 為提高差分對管m1和m2結(jié)構(gòu)的匹配性，差分對管端的連線盡量在m1和m2之間通過。（5） 為了保證運算放大器的對稱性，運算放大器中所有晶體管的柵極都要朝著同一個方向。（6） 輸入引線一定要盡量短，而且盡量用最上級層金屬設計，且輸入輸出引線盡量遠離盡量不要交叉。圖3.10 差分對版圖設計3.4.2電流源版圖設計二級運放電器

16、的電流源由m5、m6和去m7構(gòu)成，由于一般電流源要求幾個MOS管之間的對稱，因此一般采用叉指結(jié)構(gòu)實現(xiàn)，假設電流源 m6、m5和去m7 的寬長的比例為1:2:4，將3個MOS拆分，也是重點考慮m5和m7管的對稱性的高優(yōu)先級，將m5和m7管利用叉指結(jié)構(gòu)方式設計，屬于高度對稱版圖設計。 為了保證運算放大器的對稱性，運算放大器中所有晶體管的柵極都要朝著同一個方向。 輸入引線一定要盡量短，而且盡量用最上級層金屬設計，且輸入輸出引線盡量遠離盡量不要交叉。圖3.11 二級運放電器的電流源3.4.3負載MOS管版圖設計 該運算放大器的負載MOS管由m3和m4構(gòu)成，為電流鏡結(jié)構(gòu)，為保證運算放大器的對稱性，負載M

17、OS管一定要采取輸入差分對管結(jié)構(gòu)一致的共質(zhì)心對稱結(jié)構(gòu)，采用共質(zhì)心設計將m3拆分成m3a和m3b，將m4拆分成m4a和m4b，交叉放置。圖3.12 負載MOS管版圖設計3.5 DRC & LVS版圖驗證3.5.1 DRC驗證為了熟悉MOS管的具體結(jié)構(gòu)，本次的版圖均是手繪，沒有采用pdk的方式進行直接調(diào)用，所以在手繪過程中，每完成一部都要進行DRC檢查，通過驗證報告，可以知道所涉及的圖形尺寸，寬度，間距及層與層之間的相對位置是否符合預定的設計規(guī)則，避免錯誤積累。 圖3.13 DRC驗證 圖3.14 DRC驗證報告0錯誤3.5.2 LVS驗證LVS驗證的是版圖的提取與電路原理圖之間的比對情況，因此這兩個文件一定要具備，在任何細節(jié)上都不能有差錯，其中在提取的時候需要注意兩個問題，一是引腳pin的類型，電源，電流源和地屬于inputoutput類型，輸入類型是input，輸出類型是output。二是還有字母大小寫問題，兩者要么都是大寫，要么都是小寫，一定要與電路圖一一對應，只要有一項不對應，LVS驗證就不會成功。 圖3.15 LVS驗證 圖3.16 LVS驗證報告