ch2 邏輯門電路

1、電子與通信工程系電子學(xué)教研室2 邏輯門電路邏輯門電路2.1 TTL邏輯門電路邏輯門電路2.2 MOS邏輯門電路邏輯門電路2.3 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題2.4 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題電子與通信工程系電子學(xué)教研室1. 了解了解半導(dǎo)體器件的開關(guān)特性。半導(dǎo)體器件的開關(guān)特性。2. 熟練掌握熟練掌握基本邏輯門（反相器、與非、或非、異或基本邏輯門（反相器、與非、或非、異或門）、三態(tài)門、門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功能。門）和傳輸門的邏輯功能。3. 學(xué)會(huì)學(xué)會(huì)門電路邏輯功能分析方法。門電路邏輯功能分析方法。4. 掌握掌握邏輯門的主要參數(shù)

2、及在應(yīng)用中的接口問題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。教學(xué)基本要求教學(xué)基本要求電子與通信工程系電子學(xué)教研室1. 邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2. 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路雙極型門電路雙極型門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門2.1.1 數(shù)字集成電路簡介BiMOS門門TTL門電路門電路電子與通信工程系電子學(xué)教研室4 42.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模

3、集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000系列系列74HC 74HCT74AHC 74AHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74ALVC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度三倍于速度三倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低電壓低電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 74系列系列 74LS系列系列 74AS系列系列 74ALS系列系列1.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集

4、成電路2.1.1 數(shù)字集成電路簡介電子與通信工程系電子學(xué)教研室5 5iB ，iC ，vOVCES0.2V，c、e極之間近似于短路極之間近似于短路2.1.2 BJT的開關(guān)特性CCCVRiB 0，iC 0，vOVCEVCC，c、e極之間近似于開路極之間近似于開路,vI=0V時(shí)時(shí):vI=5V時(shí)時(shí):CCCVR1. BJT的靜態(tài)開關(guān)特性的靜態(tài)開關(guān)特性電子與通信工程系電子學(xué)教研室6 6 0 iB C SIiCICSVRCCc很小，約為數(shù)很小，約為數(shù)百歐，相當(dāng)于百歐，相當(dāng)于開關(guān)閉合開關(guān)閉合可變可變 很大，約為很大，約為數(shù)百千歐，相數(shù)百千歐，相當(dāng)于當(dāng)于開關(guān)斷開開關(guān)斷開 c c、e e間間等效內(nèi)阻等效內(nèi)阻VCE

5、S 0.20.3 VVCEVCCiCRcVCEO VCC管壓降管壓降 iC iB0條件條件飽飽 和和放放 大大截截 止止工作狀態(tài)工作狀態(tài)CSI電子與通信工程系電子學(xué)教研室7 72. BJT的動(dòng)態(tài)開關(guān)特性的動(dòng)態(tài)開關(guān)特性從截止到飽和從截止到飽和開通時(shí)間開通時(shí)間ton(=td+tr)從飽和到截止從飽和到截止關(guān)閉時(shí)間關(guān)閉時(shí)間toff(= ts+tf)BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成?；マD(zhuǎn)換需要一定的時(shí)間才能完成。電子與通信工程系電子學(xué)教研室CL的充、放電過程均需經(jīng)歷一定的充、放電過程均需經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出電壓的時(shí)間，必然會(huì)增加輸出電壓 O波波形

6、的上升時(shí)間和下降時(shí)間，導(dǎo)致基形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的本的BJT反相器的開關(guān)速度不高。反相器的開關(guān)速度不高。若帶電容負(fù)載若帶電容負(fù)載故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型TTL門電路。門電路。 基本基本BJTBJT反相器的開關(guān)速度不高的原因：反相器的開關(guān)速度不高的原因： 電子與通信工程系電子學(xué)教研室輸出級輸出級VT3、VD2、VT4和和R4構(gòu)成推拉式的輸構(gòu)成推拉式的輸出級。用于提高開出級。用于提高開關(guān)速度和帶負(fù)載能關(guān)速度和帶負(fù)載能力。力。中間級中間級由由VT2和電和電阻阻R2、R3組成，從組成，從VT2的集電極和發(fā)的集電極和發(fā)射極同時(shí)輸出兩個(gè)射極同時(shí)輸出兩個(gè)相位相

7、反的信號，相位相反的信號，作為作為VT3和和VT4輸輸出級的驅(qū)動(dòng)信號；出級的驅(qū)動(dòng)信號； 2.1.3 TTL反相器的基本電路1. 1. 電路組成電路組成輸入級輸入級VD1、VT1和和電阻電阻R1組成。用于提組成。用于提高電路的開關(guān)速度。高電路的開關(guān)速度。電子與通信工程系電子學(xué)教研室10102. TTL2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）反相器的工作原理（邏輯關(guān)系、性能改善） （1 1）當(dāng)輸入為低電平（）當(dāng)輸入為低電平（vI = 0.2 V）uV iRCCB1B11=1.025 mA0 BS1 IBS1B1Ii T1 深度飽和深度飽和OB4BE4D2(50.70.7) V3.6 V

8、vvvvT2 、 T3截止，截止，T4 、D2導(dǎo)通導(dǎo)通輸入輸入T1T2T3T4D2輸出輸出低電平低電平飽和飽和截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通高電平高電平+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅(qū)動(dòng)輸出級驅(qū)動(dòng)輸出級) )輸出級輸出級電子與通信工程系電子學(xué)教研室（2）當(dāng)輸入為高電平（）當(dāng)輸入為高電平（vI = 3.6 V） T2、T3飽和導(dǎo)通飽和導(dǎo)通 T1:倒置的放大狀態(tài)。倒置的放大狀態(tài)。 T4和和D2截止。截止。使輸出為低電平使輸出為低電平. vO=vC3=vCES3=0.2V+_vOT1T2T4T

9、3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅(qū)動(dòng)輸出級驅(qū)動(dòng)輸出級) )輸出級輸出級電子與通信工程系電子學(xué)教研室輸入輸入vI輸出輸出vO0 01 11 10 0邏輯真值表邏輯真值表 邏輯表達(dá)式邏輯表達(dá)式 vo = vI 輸入輸入T1T2T3T4D2輸出輸出低電平低電平飽和飽和截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通高電平高電平高電平高電平倒置放大倒置放大飽和飽和飽和飽和截止截止截止截止低電平低電平+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅(qū)動(dòng)

10、輸出級驅(qū)動(dòng)輸出級) )輸出級輸出級電子與通信工程系電子學(xué)教研室（3 ）采用輸入級以提高工作速度）采用輸入級以提高工作速度 當(dāng)當(dāng)TTL反相器反相器uI由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后于T1管，仍處于導(dǎo)通管，仍處于導(dǎo)通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極電流管射極電流(1+ 1 ) iB1很很快地從快地從T2的基區(qū)抽走多余的基區(qū)抽走多余的存儲(chǔ)電荷的存儲(chǔ)電荷,從而加速了輸從而加速了輸出由低電平到高電平的轉(zhuǎn)出由低電平到高電平的轉(zhuǎn)換。換。 +_vOT1T2T4T3Rb1RC4RC2Re2DR

11、LvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅(qū)動(dòng)輸出級驅(qū)動(dòng)輸出級) )輸出級輸出級第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室14T4為電壓跟隨器，輸出阻抗比較小，一方面可迅速給負(fù)載電為電壓跟隨器，輸出阻抗比較小，一方面可迅速給負(fù)載電容充放電，另一方面帶負(fù)載能力強(qiáng)。容充放電，另一方面帶負(fù)載能力強(qiáng)。 +VV+VV123123D123123D（+5V）CCc4o截止T3T4導(dǎo)通導(dǎo)通R充電CLc4CC（+5V）o導(dǎo)通3T4T截止截止R放電CL（a）（b）（4）采用推挽式輸出級以提高開關(guān)速度和帶負(fù)載能力）采用推挽式

12、輸出級以提高開關(guān)速度和帶負(fù)載能力電子與通信工程系電子學(xué)教研室1. 1. 電壓傳輸特性電壓傳輸特性2.1.4 TTL非門的外部特性與主要參數(shù)電壓傳輸特性曲線電壓傳輸特性曲線A (0 V ，3.6V)B (0.4V，3.6V) C (1.1V，2.4V) D (1.2V，0.2V)E (3.6V，0.2V)測試電路測試電路電壓傳輸特性曲線：指門電路的輸出電壓與輸入電壓之間的對應(yīng)關(guān)系曲電壓傳輸特性曲線：指門電路的輸出電壓與輸入電壓之間的對應(yīng)關(guān)系曲線，即線，即 O=f ( i)，它反映了電路的靜態(tài)特性。，它反映了電路的靜態(tài)特性。 電子與通信工程系電子學(xué)教研室(1) (1) 輸入和輸出的高、低電平輸入和

13、輸出的高、低電平輸出高電平的下限值輸出高電平的下限值 V VOH(min)輸入低電平的上限值輸入低電平的上限值 V VIL(max)輸入高電平的下限值輸入高電平的下限值 V VIH(min)輸出低電平的上限值輸出低電平的上限值 V VOL(max)1. 1. 電壓傳輸特性電壓傳輸特性第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室17(2)(2)噪聲容限噪聲容限：在保證輸出電平等級不變的條件下，輸入電平在保證輸出電平等級不變的條件下，輸入電平允許波動(dòng)的范圍。它表示允許波動(dòng)的范圍。它表示負(fù)載門負(fù)載門的抗干擾能力。的抗干擾能力。負(fù)載門輸入高電平時(shí)的噪聲容

14、限：負(fù)載門輸入高電平時(shí)的噪聲容限：VNH 當(dāng)前級門輸出高電平的最小值時(shí)當(dāng)前級門輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。允許負(fù)向噪聲電壓的最大值。VNH =VOH(min)VIH(min)負(fù)載門輸入低電平時(shí)的噪聲容限：負(fù)載門輸入低電平時(shí)的噪聲容限：VNL 當(dāng)前級門輸出低電平的最大值時(shí)當(dāng)前級門輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值。允許正向噪聲電壓的最大值。VNL =VIL(max)VOL(max)電子與通信工程系電子學(xué)教研室2. 2. 輸入特性輸入特性 -輸入電壓與輸入電流之間的關(guān)系。輸入電壓與輸入電流之間的關(guān)系。 輸入低電平電流輸入低電平電流IIL輸入高電平電流輸入高電平電流IIH

15、3. 3. 輸輸出出特性特性 -輸出電壓與輸出電流之間的關(guān)系。輸出電壓與輸出電流之間的關(guān)系。輸出低電平電流輸出低電平電流IOL輸出高電平電流輸出高電平電流IOH電子與通信工程系電子學(xué)教研室4. 4. 輸入負(fù)載特性輸入負(fù)載特性ICCBE11=()+RvVvRR電子與通信工程系電子學(xué)教研室扇出數(shù)：扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)a)帶拉電流負(fù)載（高電平輸出電流帶拉電流負(fù)載（高電平輸出電流IOH，高電平輸入電流高電平輸入電流IIH ） 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門的輸出端為高電平輸出電流驅(qū)動(dòng)門的輸

16、出端為高電平輸出電流IIH : :負(fù)載門的高電平輸入電流負(fù)載門的高電平輸入電流。5. 5. 輸出負(fù)載特性輸出負(fù)載特性電子與通信工程系電子學(xué)教研室(b)帶灌電流負(fù)載（低電平輸出電流帶灌電流負(fù)載（低電平輸出電流IOL，低電平輸入電流，低電平輸入電流IIL ）OLmaxOLILIN=I門的扇出系數(shù)門的扇出系數(shù) NO=min (NOL, NOH)低電平低電平扇出數(shù)扇出數(shù):電子與通信工程系電子學(xué)教研室(1) 傳輸延遲時(shí)間傳輸延遲時(shí)間(tpd)傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多輸

17、入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時(shí)間長的時(shí)間。6. 6. 動(dòng)態(tài)特性動(dòng)態(tài)特性PH LPLHPdttt2下降時(shí)間下降時(shí)間上升時(shí)間上升時(shí)間平均延遲時(shí)間：平均延遲時(shí)間：第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室23靜態(tài)功耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，電源總：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，電源總 電流電流I ID D與電源電壓與電源電壓V VDDDD的乘積。的乘積。動(dòng)態(tài)功耗動(dòng)態(tài)功耗：發(fā)生在電路狀態(tài)轉(zhuǎn)換瞬間或有電容性負(fù)載時(shí)。：發(fā)生在電路狀態(tài)轉(zhuǎn)換瞬間或有電容性負(fù)載時(shí)。是速度功耗綜合性的指標(biāo)。延時(shí)是速度功耗綜合性的指

18、標(biāo)。延時(shí)功耗積，用符號功耗積，用符號DP表示：表示：DP = tpd PD(2) 功耗功耗PD(3) 延時(shí)延時(shí) 功耗積功耗積DP越小越好越小越好電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室1. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e bc eeb c2.1.5 其他TTL邏輯門電路YA B 電子與通信工程系電子學(xué)教研室TTL與非門電路的工作原理與非門電路的工作原理 任一輸入端為低電平時(shí)任一輸入端為低電平時(shí): :TTL與非門各級工作狀態(tài)與非門各級工作狀態(tài) A/BVT1VT2VT4VT3Y輸入全為高輸入全為高電平電平 (3.6V)倒置使倒置使飽和飽和截止截止飽和飽

19、和低電平低電平（0.2V）輸入有低電輸入有低電平平 (0.2V)深飽和深飽和截止截止放大放大截止截止高電平高電平（3.6V）當(dāng)全部輸入端為高電平時(shí)：當(dāng)全部輸入端為高電平時(shí)： 輸出低電平輸出低電平 輸出高電平輸出高電平 電子與通信工程系電子學(xué)教研室由上分析，得真值表由上分析，得真值表ABY001011101110實(shí)例：實(shí)例：7400（14腳雙列直插式集成腳雙列直插式集成電路）電路）電子與通信工程系電子學(xué)教研室2. TTL或非門或非門 若若A、B中有一個(gè)為高電平中有一個(gè)為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D導(dǎo)通，導(dǎo)通，輸出為高電平

20、。輸出為高電平。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸出為低電平。BAL 邏輯表達(dá)式邏輯表達(dá)式電子與通信工程系電子學(xué)教研室3. TTL與或非門電路與或非門電路YABCD電子與通信工程系電子學(xué)教研室4. TTL異或門電路異或門電路YAB電子與通信工程系電子學(xué)教研室 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸

21、出級容易損壞級容易損壞2.1.6 集電極開路與非門和三態(tài)與非門電路1.1.集電極開路與非門電路（集電極開路與非門電路（OCOC門）門）電子與通信工程系電子學(xué)教研室 集電極開路與非門電路集電極開路與非門電路 使用時(shí)的外電路連接使用時(shí)的外電路連接 邏輯功能邏輯功能L = A BOC門輸出端連接實(shí)現(xiàn)線與門輸出端連接實(shí)現(xiàn)線與RP VCC L A B & C D & VCC VT1 R3 R2 R1 VT2 VT3 A B L RP電子與通信工程系電子學(xué)教研室 上拉電阻對上拉電阻對OC門動(dòng)態(tài)性能的影響門動(dòng)態(tài)性能的影響Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，

22、因而開關(guān)速度愈快常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過允且可能使輸出電流超過允許的最大值許的最大值IOL(max） 。Rp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過允許的最大值過允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開關(guān)速度因而愈慢開關(guān)速度因而愈慢。RP VCC L A B & C D & CL電子與通信工程系電子學(xué)教研室當(dāng)當(dāng)VO=VOL最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OC門導(dǎo)通，門導(dǎo)通，為保證低電平輸出為保證低電平輸出OC門的門的輸輸出電流

23、不能超過允許的最大值出電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。CCOL(max)p(min)OL(max)IL(total)VV-R=I- ICCOL(max)OL(max)IL(total)p(min)V-VI=+ IR110+V CCIILRP&n&m&IIL（total)IOL（max)IILIIL電子與通信工程系電子學(xué)教研室當(dāng)當(dāng)VO=VOH為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VOH的最小值，則的最小值，則Rp的選擇不能過大。的選擇不能過大。Rp的最大值的最大值Rp(max) ：CCOH(min)p

24、(max)OH(total)IH(total)VV-R=I+ I P(min)PP(max)R R R+V CCRP&n&m&111IIH（total)I0H（total)IIHIIHIIH電子與通信工程系電子學(xué)教研室 OC門門的主要應(yīng)用的主要應(yīng)用 實(shí)現(xiàn)實(shí)現(xiàn)“線與線與”功能功能 實(shí)現(xiàn)電平轉(zhuǎn)換實(shí)現(xiàn)電平轉(zhuǎn)換 用作驅(qū)動(dòng)器用作驅(qū)動(dòng)器電子與通信工程系電子學(xué)教研室2. 三態(tài)與非門三態(tài)與非門(TSL ) 當(dāng)當(dāng)EN= 3.6V時(shí)時(shí)EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100三態(tài)與非門真值表三態(tài)與非門真值表 電子與通信工程系電子學(xué)教研室當(dāng)當(dāng)EN= 0.2V時(shí)時(shí)E

25、N數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端L LAB10010111011100 高阻高阻高電平高電平使能使能高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 ZL ABLEN = 0_EN =1真值表真值表邏輯符號邏輯符號 高電平使能高電平使能 低電平使能低電平使能ABEN & L ENABEN & L EN電子與通信工程系電子學(xué)教研室【例例】設(shè)某三態(tài)與非門，其設(shè)某三態(tài)與非門，其EN端低電平有效，畫出輸端低電平有效，畫出輸出端出端L的波形。的波形。L=AB_電子與通信工程系電子學(xué)教研室三態(tài)門的應(yīng)用三態(tài)門的應(yīng)用單向數(shù)據(jù)傳輸單向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸電子與通信工程系電子學(xué)教研室2.2 MOS邏

26、輯門邏輯門2.2.1 MOS開關(guān)開關(guān)及其等效電路及其等效電路2.2.2 CMOS反相器反相器2.2.3 其他其他CMOS門電路門電路2.2.4 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)電子與通信工程系電子學(xué)教研室：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VT2.2.1 MOS開關(guān)及其等效電路開關(guān)及其等效電路電子與通信工程系電子學(xué)教研室MOS管動(dòng)態(tài)開關(guān)特性管動(dòng)態(tài)開關(guān)特性電子與通信工程系電子學(xué)教研室MOS管相當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的控制的無觸點(diǎn)開關(guān)。無觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)管

27、工作在可變電阻區(qū)，相當(dāng)于開關(guān)于開關(guān)“閉合閉合”，輸出為低電平。，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)管截止，相當(dāng)于開關(guān)“斷開斷開”輸出為高電平。輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：I VT電子與通信工程系電子學(xué)教研室2.2.2 CMOS 反相器反相器AL1+VDD+5VD1S1uIuOVTNVTPD2S20V+5V邏輯符號邏輯符號AL 邏輯表達(dá)式邏輯表達(dá)式邏輯真值表邏輯真值表uI (A)0uO(L)1101.1.工作原理工作原理 VTN = 1 VVTP = 1 VDDTNTP(5 )()V+ vV+ V電子與通信工程系電子學(xué)教研室2. 電壓

28、傳輸特性電壓傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性+VDD+5VD1S1vivOTNTPD2S20V+5VVTN = 1 VVTP = 1 V電子與通信工程系電子學(xué)教研室3. CMOS反相器的工作速度反相器的工作速度在由于電路具有互補(bǔ)對稱的性質(zhì)，它的開通時(shí)間與關(guān)在由于電路具有互補(bǔ)對稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載電子與通信工程系電子學(xué)教研室與非門與非門vA+VDD+5VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)電路結(jié)構(gòu)1. CMOS 與與非門非門VTN = 1 VVTP =

29、 1 V0V5VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?2.2.3 其他其他CMOS 門電路門電路L=A B電子與通信工程系電子學(xué)教研室或非門或非門BAL 2. CMOS 或或非門非門+VDD+5VTP1TN1TN2TP2ABL0V5VVTN = 1 VVTP = 1 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題輸入端增加有什么問題?AB11電子與通信工程系電子學(xué)教研室3. 異或門電路異或門電路BA BABAXBAL BABA BA 電子與通信工程系電子學(xué)教研室4. CMOS傳輸門傳輸門( (雙向模擬開關(guān)雙向模擬開關(guān)) )

30、 (1)(1) CMOS傳輸門電路傳輸門電路TP vI /vO TN vO /vI C C +5V 0V 電路電路vI / vO vO / vI C C T G 邏輯符號邏輯符號I / Oo/ IC等效電路等效電路電子與通信工程系電子學(xué)教研室TP vI /vO TN vO /vI C C +5V 0V (2) CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為0V到到+5V。 0V+5V0到到+5V GSN 0, TP截止截止1）當(dāng)）當(dāng)c=0=0V， c =1=+5V時(shí)時(shí)電子與通信工程系電子學(xué)教研室 C TP vO/v

31、I vI/vO +5V 0V TN C +5V0V GSP= 0V (3V5V)=-3V -5V GSN=5V (0V2V)=(53)V b、 I=3V5VTN導(dǎo)通，導(dǎo)通，TP截止截止a、 I=0 0V 2VTN導(dǎo)通，導(dǎo)通，TP導(dǎo)通導(dǎo)通TP導(dǎo)通，導(dǎo)通，TN截止截止C、 I=2V3VOIvv2）當(dāng)）當(dāng)c=1， c =0時(shí)時(shí) GSP=0V (0V2V)=(0-2)V GSN=5V (3V5V)=(20)V 電子與通信工程系電子學(xué)教研室傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通導(dǎo)通, TG2斷開斷開 L=XTG2導(dǎo)通導(dǎo)通, TG1斷開斷開 L=YC=1(3) 傳輸門的應(yīng)用傳輸門的應(yīng)

32、用12電子與通信工程系電子學(xué)教研室5. 漏極開路的門電路（漏極開路的門電路（OD門）門）輸出短接，在一定情況下會(huì)產(chǎn)生低阻通輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。且無法確定輸出是高電平還是低電平。 D DO H (m in)P(m ax)O ZIH (m ax)VURnIm IDDOL(max)P(min)OL(max)IL(max)VURIm I電子與通信工程系電子學(xué)教研室6. CMOS三態(tài)門電路三態(tài)門電路111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN001電子與通信工程系電子學(xué)教研室CMO

33、S邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達(dá)邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達(dá)到或者超過到或者超過TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出數(shù)大，器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。參數(shù)參數(shù)系列系列傳輸延遲時(shí)間傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗功耗(mW)延時(shí)功耗積延時(shí)功耗積(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087222.2.4

34、CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)CMOS門電路各系列的性能比較門電路各系列的性能比較電子與通信工程系電子學(xué)教研室 CMOS性能參數(shù)表性能參數(shù)表電子與通信工程系電子學(xué)教研室電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲功耗延遲積積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/V VNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE10

35、0K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455 103225 1032.23.45VDD=15V151215 103180 1036.59.015高速高速CMOS581 1038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較電子與通信工程系電子學(xué)教研室2.3.1 正負(fù)邏輯問題正負(fù)邏輯問題2.3 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題2.3.2 基本邏輯門的等效符號及其應(yīng)用基本邏輯門的等效符號及其應(yīng)用電子與通信工程系電子學(xué)教研室2.3.1 正負(fù)邏輯問題正負(fù)邏輯問題1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0

36、01 1 1 10 0正邏輯正邏輯負(fù)邏輯負(fù)邏輯2.3 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示電子與通信工程系電子學(xué)教研室 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏

37、輯_或非門或非門采用負(fù)邏輯采用負(fù)邏輯與非與非 或非或非負(fù)邏輯負(fù)邏輯 正邏輯正邏輯2. 正負(fù)邏輯等效正負(fù)邏輯等效變換變換 與與 或或非非 非非電子與通信工程系電子學(xué)教研室2.3.2 基本邏輯門電路的等效符號及其應(yīng)用基本邏輯門電路的等效符號及其應(yīng)用1、 基本邏輯門電路的等效符號基本邏輯門電路的等效符號ABL LA B & B A 與非門及其等效符號與非門及其等效符號 B A BAL 1 系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小

38、圓圈。小圓圈。BA 電子與通信工程系電子學(xué)教研室BABAL B A LAB 1 或非門及其等效符號或非門及其等效符號BAL & B A 電子與通信工程系電子學(xué)教研室 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 電子與通信工程系電子學(xué)教研室 & B A L 1 & B A & B A L 1 & B A & B A L & & B A 邏輯門等效符號的應(yīng)用邏輯門等效符號的應(yīng)用利用邏輯門等效符號，可實(shí)現(xiàn)對邏輯電路進(jìn)行變換，利用邏輯門等效符號，可實(shí)

39、現(xiàn)對邏輯電路進(jìn)行變換，以簡化電路，能減少實(shí)現(xiàn)電路的門的種類。以簡化電路，能減少實(shí)現(xiàn)電路的門的種類。LA B & B A 電子與通信工程系電子學(xué)教研室2.4 各種門電路之間的接口問題各種門電路之間的接口問題2.4.1 TTL TTL與與CMOSCMOS之間的接口問題之間的接口問題2.4.2 門電路帶負(fù)載時(shí)的接口問題門電路帶負(fù)載時(shí)的接口問題2.4.3 多余輸入端的處理問題多余輸入端的處理問題電子與通信工程系電子學(xué)教研室 驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。圍，包括高、低電壓值（

40、屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和和CMOS兩種器件兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，驅(qū)動(dòng)器件和負(fù)載器件要滿足以下兩個(gè)條件：，驅(qū)動(dòng)器件和負(fù)載器件要滿足以下兩個(gè)條件： 2) 驅(qū)動(dòng)器件必須對負(fù)載器件提供足夠大的拉電流和驅(qū)動(dòng)器件必須對負(fù)載器件提供足夠大的拉電流和灌電流灌電流（屬（屬 于門電路的扇出數(shù)問題）。于門電路的扇出數(shù)問題）。2.4.1 TTL TTL與

41、與CMOSCMOS之間的接口問題之間的接口問題電子與通信工程系電子學(xué)教研室vOvI驅(qū)動(dòng)門驅(qū)動(dòng)門 負(fù)載門負(fù)載門1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 負(fù)載器件所要求的輸入電壓負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)電子與通信工程系電子學(xué)教研室灌電流灌電流IILIOLIIL101111n個(gè)個(gè)對負(fù)載器件提供足夠大的拉電流和灌電流對負(fù)載器件提供足夠大的拉電流和灌電流IOL(max) IIL(total)1n個(gè)個(gè)1拉電流拉電流IIHIOHIIH0110 IOH(max) IIH(total)電子與通

42、信工程系電子學(xué)教研室驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路1）VOH(min) VIH(min)2）VOL(max) VIL(max)4） IOL(max) IIL(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平3） IOH(max) IIH(total)電子與通信工程系電子學(xué)教研室2. CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)TTL門門VOH（min)=4.9V VOL(max) =0.1VTTL門（門（74系列）系列）： VIH(min) = 2V VIL(m

43、ax )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載帶拉電流負(fù)載輸出、輸入電壓輸出、輸入電壓帶灌電流負(fù)載帶灌電流負(fù)載?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)電子與通信工程系電子學(xué)教研室【例例】 用一個(gè)用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)與非門電路驅(qū)動(dòng)一個(gè)74系列系列TTL反反相器和六個(gè)相器和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的系列

44、邏輯門電路。試驗(yàn)算此時(shí)的CMOS門電門電路是否過載？路是否過載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=-1.6mA74系列：系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)電子與通信工程系電子學(xué)教研室總的輸入電流總的輸入電流IIL(total)=-1.6mA+（6 -0.4mA）=-4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=-4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=-1.6mA74LS門：門： IIL(max)=-0.4mA驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流&a