第3章 存儲(chǔ)系統(tǒng)

1、本章主要講述存儲(chǔ)器結(jié)構(gòu)、工作原理及擴(kuò)充存儲(chǔ)存儲(chǔ)器容量的本章主要講述存儲(chǔ)器結(jié)構(gòu)、工作原理及擴(kuò)充存儲(chǔ)存儲(chǔ)器容量的方法等。方法等。本章包括以下本章包括以下 7 小結(jié)內(nèi)容：小結(jié)內(nèi)容： 3.1 存儲(chǔ)器概述存儲(chǔ)器概述 3.2 SRAM存儲(chǔ)器存儲(chǔ)器 3.3 DRAM存儲(chǔ)器存儲(chǔ)器 3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器和閃速存儲(chǔ)器 3.5 高速存儲(chǔ)器高速存儲(chǔ)器 3.6 并行存儲(chǔ)器并行存儲(chǔ)器 3.7 cache存儲(chǔ)器存儲(chǔ)器 功能功能：存儲(chǔ)器是記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。：存儲(chǔ)器是記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。介質(zhì)介質(zhì)：目前主要是半導(dǎo)體器件和磁性材料。：目前主要是半導(dǎo)體器件和磁性材料。單位單位：存儲(chǔ)器中最小的

2、存儲(chǔ)單位就是：存儲(chǔ)器中最小的存儲(chǔ)單位就是存儲(chǔ)元存儲(chǔ)元，一個(gè)存儲(chǔ)元可存，一個(gè)存儲(chǔ)元可存儲(chǔ)一個(gè)二進(jìn)制代碼。由若干個(gè)存儲(chǔ)元組成一個(gè)儲(chǔ)一個(gè)二進(jìn)制代碼。由若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元存儲(chǔ)單元，然后，然后再由許多存儲(chǔ)單元組成一個(gè)再由許多存儲(chǔ)單元組成一個(gè)存儲(chǔ)器存儲(chǔ)器。分類(lèi)分類(lèi)按存儲(chǔ)介質(zhì)劃分按存儲(chǔ)介質(zhì)劃分 l半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器。：用半導(dǎo)體器件組成的存儲(chǔ)器。l磁表面存儲(chǔ)器磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。：用磁性材料做成的存儲(chǔ)器。按存儲(chǔ)方式劃分按存儲(chǔ)方式劃分l隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物

3、理位置無(wú)關(guān)。存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)。l順序存儲(chǔ)器順序存儲(chǔ)器：只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)：只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)。單元的物理位置有關(guān)。分類(lèi)分類(lèi)按存儲(chǔ)介質(zhì)劃分按存儲(chǔ)介質(zhì)劃分 按存儲(chǔ)方式劃分按存儲(chǔ)方式劃分按存儲(chǔ)器的讀寫(xiě)功能分按存儲(chǔ)器的讀寫(xiě)功能分l只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)：存儲(chǔ)的內(nèi)容是固定不變的，只能讀：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而不能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。出而不能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。l隨機(jī)讀寫(xiě)存儲(chǔ)器隨機(jī)讀寫(xiě)存儲(chǔ)器(RAM)：既能讀出又能寫(xiě)入的半導(dǎo)體存：既能讀出又能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。儲(chǔ)器。 按信息的可保存性分按信息的可保存性分l非永久記憶

4、的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。l永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。按在計(jì)算機(jī)系統(tǒng)中的作用分按在計(jì)算機(jī)系統(tǒng)中的作用分l主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器等。等。為了解決對(duì)存儲(chǔ)器要求容量大，速度快，成本低三者之間的矛為了解決對(duì)存儲(chǔ)器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用盾，目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)高速緩沖存儲(chǔ)器器、主存儲(chǔ)器主存儲(chǔ)器和和外存儲(chǔ)器外存儲(chǔ)器。名名 稱(chēng)稱(chēng)

5、簡(jiǎn)簡(jiǎn) 稱(chēng)稱(chēng)用用 途途特特 點(diǎn)點(diǎn)高速緩存高速緩存CacheCache高速存取指令和數(shù)據(jù)高速存取指令和數(shù)據(jù)存取速度快，存取速度快，但存儲(chǔ)容量小但存儲(chǔ)容量小主存儲(chǔ)器主存儲(chǔ)器主存主存存放計(jì)算機(jī)運(yùn)行期間的大存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)量程序和數(shù)據(jù)存取速度較快，存取速度較快，存儲(chǔ)容量不大存儲(chǔ)容量不大外存儲(chǔ)器外存儲(chǔ)器外存外存存放系統(tǒng)程序和大型存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)數(shù)據(jù)文件及數(shù)據(jù)庫(kù)存儲(chǔ)容量大，存儲(chǔ)容量大，位成本低位成本低1主存儲(chǔ)器的性能指標(biāo)主要是主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量存儲(chǔ)容量、存取時(shí)間存取時(shí)間、存儲(chǔ)周期存儲(chǔ)周期和和存儲(chǔ)器帶寬存儲(chǔ)器帶寬。 指標(biāo)指標(biāo)含義含義表現(xiàn)表現(xiàn)單位單位存儲(chǔ)容量存儲(chǔ)

6、容量在一個(gè)存儲(chǔ)器中可以容納的在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)存儲(chǔ)單元總數(shù)存儲(chǔ)空間的存儲(chǔ)空間的大小大小字?jǐn)?shù)，字?jǐn)?shù)，字節(jié)數(shù)字節(jié)數(shù)存取時(shí)間存取時(shí)間啟動(dòng)到完成一次存儲(chǔ)器操作啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間所經(jīng)歷的時(shí)間主存的速度主存的速度存儲(chǔ)周期存儲(chǔ)周期連續(xù)啟動(dòng)兩次操作所需間隔連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間的最小時(shí)間主存的速度主存的速度存儲(chǔ)器帶寬存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的單位時(shí)間里存儲(chǔ)器所存取的信息量信息量,數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率技術(shù)指標(biāo)技術(shù)指標(biāo) 位位/秒，秒，字節(jié)字節(jié)/秒秒目前廣泛采用的半導(dǎo)體存儲(chǔ)器是目前廣泛采用的半導(dǎo)體存儲(chǔ)器是MOS存儲(chǔ)器。存儲(chǔ)器。根據(jù)存儲(chǔ)信息的原理不同，分為根

7、據(jù)存儲(chǔ)信息的原理不同，分為靜態(tài)靜態(tài)MOS存儲(chǔ)器存儲(chǔ)器（SRAM）和）和動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器存儲(chǔ)器（DRAM）。）。半導(dǎo)體存儲(chǔ)器的優(yōu)點(diǎn)：是存取速度快，存儲(chǔ)器體積小，可靠性半導(dǎo)體存儲(chǔ)器的優(yōu)點(diǎn)：是存取速度快，存儲(chǔ)器體積小，可靠性高，價(jià)格低廉；高，價(jià)格低廉；半導(dǎo)體存儲(chǔ)器的缺點(diǎn)：斷電后存儲(chǔ)器不能保存信息。半導(dǎo)體存儲(chǔ)器的缺點(diǎn)：斷電后存儲(chǔ)器不能保存信息?；敬鎯?chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心,它用來(lái)存儲(chǔ)一位二進(jìn)它用來(lái)存儲(chǔ)一位二進(jìn)制信息制信息 0 或或 1 。六管六管SRAM存儲(chǔ)元的電路圖存儲(chǔ)元的電路圖 T1,T2:T1,T2:工作管工作管T3,T4:T3,T4:負(fù)載管負(fù)載管T5

8、-T8:T5-T8:開(kāi)門(mén)開(kāi)門(mén)/ /控制管控制管T1T1和和T2T2交叉耦合成交叉耦合成為觸發(fā)器為觸發(fā)器, , 存儲(chǔ)元存儲(chǔ)元一位二進(jìn)制代碼。一位二進(jìn)制代碼。圖示的電路有兩個(gè)圖示的電路有兩個(gè)穩(wěn)定的狀態(tài)，并且穩(wěn)定的狀態(tài)，并且 A A，B B兩點(diǎn)的電位總兩點(diǎn)的電位總是互為相反的，因是互為相反的，因此它能表示一位二此它能表示一位二進(jìn)制的進(jìn)制的1 1和和0 0。2六管六管SRAM存儲(chǔ)元讀操作、寫(xiě)操作存儲(chǔ)元讀操作、寫(xiě)操作寫(xiě)操作寫(xiě)操作寫(xiě)寫(xiě)“1”：在：在I/O線上輸入高電位，在線上輸入高電位，在I/O線上輸入低電位，線上輸入低電位，開(kāi)啟開(kāi)啟T5,T6,T7,T8四個(gè)晶體管，把高、低電位分別加在四個(gè)晶體管，把高、

9、低電位分別加在A，B點(diǎn)，點(diǎn)，使使T1管截止，管截止，T2管導(dǎo)通管導(dǎo)通，將，將“1”寫(xiě)入了存儲(chǔ)元。寫(xiě)入了存儲(chǔ)元。寫(xiě)寫(xiě)“0”：在：在I/O線上輸入低電位，在線上輸入低電位，在I/O線上輸入高電位，線上輸入高電位，打開(kāi)打開(kāi)T5,T6,T7,T8四個(gè)開(kāi)門(mén)管，把低、高電位分別加在四個(gè)開(kāi)門(mén)管，把低、高電位分別加在A，B點(diǎn)，點(diǎn)，使使T1管導(dǎo)通，管導(dǎo)通，T2管截止，管截止，將將“0” 寫(xiě)入了存儲(chǔ)元。寫(xiě)入了存儲(chǔ)元。讀操作讀操作若某個(gè)存儲(chǔ)元被選中，則該存儲(chǔ)元的若某個(gè)存儲(chǔ)元被選中，則該存儲(chǔ)元的T5，T6，T7，T8管均管均導(dǎo)通，導(dǎo)通，A，B兩點(diǎn)與位線兩點(diǎn)與位線 D 與與 D 相連，存儲(chǔ)元的信息被送相連，存儲(chǔ)元的信息

10、被送到到I/O與與I/O線上。線上。I/O 與與 I/O 線接著一個(gè)差動(dòng)讀出放大器線接著一個(gè)差動(dòng)讀出放大器 ，從其電流方向可，從其電流方向可以判知所存信息是以判知所存信息是“1”還是還是“0”。鎖存器（觸發(fā)器）存儲(chǔ)元鎖存器（觸發(fā)器）存儲(chǔ)元只要保持直流供電，便永久的記憶只要保持直流供電，便永久的記憶“1”或或“0”打開(kāi)行選線，存儲(chǔ)元便記憶當(dāng)外部輸入打開(kāi)行選線，存儲(chǔ)元便記憶當(dāng)外部輸入 （ 0 或或 1）單譯碼器存儲(chǔ)元陣列單譯碼器存儲(chǔ)元陣列3雙譯碼雙譯碼SRAM器存儲(chǔ)陣列器存儲(chǔ)陣列432K8位邏輯結(jié)構(gòu)位邏輯結(jié)構(gòu)5_1讀寫(xiě)互鎖邏輯讀寫(xiě)互鎖邏輯讀周期讀周期: 讀周期讀周期與與讀出時(shí)間讀出時(shí)間是兩個(gè)不同的

11、概念。讀出時(shí)間是從是兩個(gè)不同的概念。讀出時(shí)間是從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。讀周期時(shí)間則是存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所經(jīng)歷的時(shí)間。讀周期時(shí)間則是存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。寫(xiě)周期寫(xiě)周期: 要求片選要求片選CS和寫(xiě)命令和寫(xiě)命令WE信號(hào)都為低（信號(hào)都為低（P78） 。5_2地址、數(shù)據(jù)、控制信號(hào)的基本同步要求地址、數(shù)據(jù)、控制信號(hào)的基本同步要求當(dāng)控制信號(hào)有效時(shí)，地址線和數(shù)據(jù)線的電平應(yīng)該是穩(wěn)定的。當(dāng)控制信號(hào)有效時(shí)，地址線和數(shù)據(jù)

12、線的電平應(yīng)該是穩(wěn)定的。 【例例1】 下圖是下圖是SRAM的寫(xiě)入時(shí)序圖。其中的寫(xiě)入時(shí)序圖。其中R/W是讀是讀/寫(xiě)命令控寫(xiě)命令控制線，當(dāng)制線，當(dāng)R/W線為低電平時(shí)線為低電平時(shí),存儲(chǔ)器按給定地址把數(shù)據(jù)線上的存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出下圖寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出下圖寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。的寫(xiě)入時(shí)序圖。6【解解】寫(xiě)入存儲(chǔ)器的時(shí)序信號(hào)必須同步。通常，當(dāng)寫(xiě)入存儲(chǔ)器的時(shí)序信號(hào)必須同步。通常，當(dāng)R/W線加負(fù)脈線加負(fù)脈沖時(shí)，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。沖時(shí)，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當(dāng)當(dāng)R/W線處于低電平時(shí)，如果數(shù)據(jù)線改變了數(shù)值，

13、那么存線處于低電平時(shí)，如果數(shù)據(jù)線改變了數(shù)值，那么存儲(chǔ)器將存儲(chǔ)新的數(shù)據(jù)。儲(chǔ)器將存儲(chǔ)新的數(shù)據(jù)。當(dāng)當(dāng)R/W線處于低電平時(shí)地址線如果發(fā)生了變化那么同樣數(shù)線處于低電平時(shí)地址線如果發(fā)生了變化那么同樣數(shù)據(jù)將存儲(chǔ)到新的地址。據(jù)將存儲(chǔ)到新的地址。正確的寫(xiě)入時(shí)序圖見(jiàn)下圖。正確的寫(xiě)入時(shí)序圖見(jiàn)下圖。6四管及單管存儲(chǔ)元四管及單管存儲(chǔ)元四管的動(dòng)態(tài)存儲(chǔ)電路是將六管靜態(tài)存儲(chǔ)元電路中的負(fù)載管四管的動(dòng)態(tài)存儲(chǔ)電路是將六管靜態(tài)存儲(chǔ)元電路中的負(fù)載管T3，T4去掉而成。單管動(dòng)態(tài)存儲(chǔ)元由去掉而成。單管動(dòng)態(tài)存儲(chǔ)元由T1管和電容管和電容C構(gòu)成。構(gòu)成。 四管及單管四管及單管DRAM存儲(chǔ)元的電路圖存儲(chǔ)元的電路圖7四管四管DRAM存儲(chǔ)元讀、寫(xiě)及涮新

14、操作存儲(chǔ)元讀、寫(xiě)及涮新操作寫(xiě)操作寫(xiě)操作:I/O與與I/O加相反的電平，當(dāng)加相反的電平，當(dāng)T5,T6截止時(shí)，靠截止時(shí)，靠T1，T2管柵極電容的存儲(chǔ)作用，在管柵極電容的存儲(chǔ)作用，在一定時(shí)間內(nèi)一定時(shí)間內(nèi)(如如2ms)可保留所可保留所寫(xiě)入的信息。寫(xiě)入的信息。讀操作讀操作:先給出預(yù)充信號(hào)，使先給出預(yù)充信號(hào)，使T9，T10管導(dǎo)通，位線管導(dǎo)通，位線D和和D上上的電容都達(dá)到電源電壓。字選擇線使的電容都達(dá)到電源電壓。字選擇線使T5，T6管導(dǎo)通時(shí)，存管導(dǎo)通時(shí)，存儲(chǔ)的信息通過(guò)儲(chǔ)的信息通過(guò)A，B端向位線輸出。端向位線輸出。 刷新操作刷新操作:為防止存儲(chǔ)的信息電荷泄漏而丟失信息，由外界為防止存儲(chǔ)的信息電荷泄漏而丟失信息

15、，由外界按一定規(guī)律不斷給柵極進(jìn)行充電，補(bǔ)足柵極的信息電荷按一定規(guī)律不斷給柵極進(jìn)行充電，補(bǔ)足柵極的信息電荷。 單管單管DRAM存儲(chǔ)元讀、寫(xiě)操作存儲(chǔ)元讀、寫(xiě)操作寫(xiě)入寫(xiě)入：字選擇線為：字選擇線為“1”，T1管導(dǎo)通，寫(xiě)入信息由位線管導(dǎo)通，寫(xiě)入信息由位線(數(shù)據(jù)數(shù)據(jù)線線)存入電容存入電容C中；中；讀出讀出：字選擇線為：字選擇線為“1”，存儲(chǔ)在電容，存儲(chǔ)在電容C上的電荷，通過(guò)上的電荷，通過(guò)T1輸出到數(shù)據(jù)線上，通過(guò)讀出放大器即可得到存儲(chǔ)信息。輸出到數(shù)據(jù)線上，通過(guò)讀出放大器即可得到存儲(chǔ)信息。第四版單管第四版單管DRAM存儲(chǔ)元的讀、寫(xiě)及刷新操作存儲(chǔ)元的讀、寫(xiě)及刷新操作（a）8第四版單管第四版單管DRAM存儲(chǔ)元的讀

16、、寫(xiě)及刷新操作存儲(chǔ)元的讀、寫(xiě)及刷新操作（b）8第四版單管第四版單管DRAM存儲(chǔ)元的讀、寫(xiě)及刷新操作存儲(chǔ)元的讀、寫(xiě)及刷新操作（c）8第四版單管第四版單管DRAM存儲(chǔ)元的讀、寫(xiě)及刷新操作存儲(chǔ)元的讀、寫(xiě)及刷新操作（d）8DRAM存儲(chǔ)器芯片的結(jié)構(gòu)大體與存儲(chǔ)器芯片的結(jié)構(gòu)大體與SRAM存儲(chǔ)器芯片相似，由存存儲(chǔ)器芯片相似，由存儲(chǔ)體與外圍電路構(gòu)成。但它集成度要高，外圍電路更復(fù)雜。儲(chǔ)體與外圍電路構(gòu)成。但它集成度要高，外圍電路更復(fù)雜。9動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器存儲(chǔ)器采用采用“讀出讀出”方式進(jìn)行刷新方式進(jìn)行刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷

17、新一遍為止，這一段時(shí)間間隔叫新一遍為止，這一段時(shí)間間隔叫刷新周期刷新周期。A常用的刷新方式有二種，常用的刷新方式有二種，集中式集中式、分散式分散式。集中式刷新：集中式刷新：整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫(xiě)寫(xiě)周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫(xiě)寫(xiě)或維持周期，逐行刷新整個(gè)存儲(chǔ)器，適用于高速存儲(chǔ)器?；蚓S持周期，逐行刷新整個(gè)存儲(chǔ)器，適用于高速存儲(chǔ)器。分散式刷新分散式刷新：保證在刷新周期內(nèi)將所有行刷新一遍。：保證在刷新周期內(nèi)將所有行刷新一遍。例：例：對(duì)于對(duì)于 T刷刷 =8ms, N行行 = 102

18、4，則每一行刷新間隔為：，則每一行刷新間隔為： T刷刷N行行 = 7.8us 【例例】 說(shuō)明說(shuō)明1M1位位DRAM片子的刷新方法，刷新周期為片子的刷新方法，刷新周期為8ms ?！窘饨狻緿RAM常采用按行刷新。常采用按行刷新。設(shè)刷新行地址為設(shè)刷新行地址為A0-A8，即存儲(chǔ)體矩陣為，即存儲(chǔ)體矩陣為51220481位。位。同一行上的同一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，共有個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，共有512行，須在行，須在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512個(gè)周期的刷新，即對(duì)個(gè)周期的刷新，即對(duì)1M位的存儲(chǔ)元全部進(jìn)行位的存儲(chǔ)元全部進(jìn)行刷新。刷新。刷新方式刷新方式l在在8ms中連續(xù)進(jìn)行中連續(xù)進(jìn)行512次刷新操作的集

19、中刷新方式，次刷新操作的集中刷新方式，l按按8ms 51215.5s間隔刷新一次（一行）的分散刷新方間隔刷新一次（一行）的分散刷新方式。式。CPU對(duì)存儲(chǔ)器進(jìn)行讀對(duì)存儲(chǔ)器進(jìn)行讀/寫(xiě)操作，須完成寫(xiě)操作，須完成地址線地址線的連接、的連接、數(shù)據(jù)線數(shù)據(jù)線的連接和的連接和控制線控制線的連接。的連接。存儲(chǔ)器芯片的容量是有限的存儲(chǔ)器芯片的容量是有限的, 實(shí)際應(yīng)用中，需要對(duì)存儲(chǔ)器進(jìn)行實(shí)際應(yīng)用中，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。主要三種方法有：擴(kuò)展。主要三種方法有： 位擴(kuò)展位擴(kuò)展、字?jǐn)U展字?jǐn)U展、字位同時(shí)擴(kuò)展字位同時(shí)擴(kuò)展。位擴(kuò)展法（位擴(kuò)展法（8片片 8K1位位 擴(kuò)展組成擴(kuò)展組成 8K8位位 RAM） B位擴(kuò)展法（位擴(kuò)展法（2

20、片片 1M4位位 擴(kuò)展組成擴(kuò)展組成 1M8位位 RAM）A0A190220 - 1I/OSRAM1低4位A0A190220 - 1I/OSRAM2高4位ER/WA0 A19字?jǐn)U展法（字?jǐn)U展法（4片片16K8位位 擴(kuò)展組成擴(kuò)展組成 64K8位位 RAM） 字位同時(shí)擴(kuò)展字位同時(shí)擴(kuò)展一個(gè)存儲(chǔ)器的容量假定為一個(gè)存儲(chǔ)器的容量假定為MN位，若使用位，若使用 lk 位的芯片位的芯片( lM, kN )，需要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共，需要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共需要需要(M/l)(N/k)個(gè)存儲(chǔ)器芯個(gè)存儲(chǔ)器芯 片。片。C字?jǐn)U展法（字?jǐn)U展法（2片片1M8位位 擴(kuò)展組成擴(kuò)展組成2M8位位 RAM）

21、A0A190I/OSRAM1220 - 1A0A19220I/OSRAM2221 - 1A0 A19A20CSR/WR/WCSR/W 【例例】CPU的地址總線的地址總線 16 根根 (A15A0，A0為低位為低位)，雙向數(shù)據(jù)總線雙向數(shù)據(jù)總線 8 根根 ( D7D0 )，與主存有關(guān)的控制信號(hào)有與主存有關(guān)的控制信號(hào)有: MREQ，R/W主存地址空間分配如下：主存地址空間分配如下：08191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；芯片組成；819232767為用戶(hù)程序區(qū)；最后為用戶(hù)程序區(qū)；最后(最大地最大地)2K地址地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進(jìn)制，按字節(jié)編?？臻g為系統(tǒng)程

22、序工作區(qū)。上述地址為十進(jìn)制，按字節(jié)編?，F(xiàn)有如下存儲(chǔ)器芯片：現(xiàn)有如下存儲(chǔ)器芯片：EPROM：8K8位位 ( 控制端僅有控制端僅有CS) ; SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫(huà)出主請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫(huà)出主存儲(chǔ)器邏輯框圖，注意畫(huà)出選片邏輯存儲(chǔ)器邏輯框圖，注意畫(huà)出選片邏輯(可選用門(mén)電路及可選用門(mén)電路及3 8譯譯碼器碼器74LS138)與與CPU 的連接，說(shuō)明選哪些存儲(chǔ)器芯片，選多的連接，說(shuō)明選哪些存儲(chǔ)器芯片，選多少片。少片?！窘饨狻恐鞔娴刂房臻g分布如圖所示。主存地址空間分布如圖所示。根據(jù)給定

23、條件，選用根據(jù)給定條件，選用EPROM：8K8位芯片位芯片1片。片。SRAM：8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片?！窘饨狻浚ɡm(xù)）（續(xù)）主存儲(chǔ)器的組成與主存儲(chǔ)器的組成與CPU連接邏輯圖連接邏輯圖MREQ1. 快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器（快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器（FPM-DRAM）若干個(gè)存儲(chǔ)單元組成若干個(gè)存儲(chǔ)單元組成一頁(yè)一頁(yè)，在一個(gè)，在一個(gè)快速頁(yè)周期快速頁(yè)周期內(nèi)讀出該頁(yè)內(nèi)讀出該頁(yè)內(nèi)的所有存儲(chǔ)單元。內(nèi)的所有存儲(chǔ)單元。一頁(yè)內(nèi)的所有存儲(chǔ)單元在存儲(chǔ)陣列中均在同一行中（所以，一頁(yè)內(nèi)的所有存儲(chǔ)單元在存儲(chǔ)陣列中均在同一行中（所以，常由一整行構(gòu)成一頁(yè)）常由一整行構(gòu)成一頁(yè)）在一個(gè)在一個(gè)快速頁(yè)周期快速頁(yè)周期

24、內(nèi)，內(nèi)，RAS信號(hào)保持低平，而信號(hào)保持低平，而CAS行連續(xù)行連續(xù)切換，以選擇該行中的不同列地址。切換，以選擇該行中的不同列地址。D2. 帶高速緩沖的動(dòng)態(tài)存儲(chǔ)器（帶高速緩沖的動(dòng)態(tài)存儲(chǔ)器（CDRAM）支持猝發(fā)式讀取支持猝發(fā)式讀取讀出期間可以進(jìn)行刷新讀出期間可以進(jìn)行刷新E3. 同步型的動(dòng)態(tài)存儲(chǔ)器（同步型的動(dòng)態(tài)存儲(chǔ)器（SDRAM）F3. 同步型的動(dòng)態(tài)存儲(chǔ)器（續(xù)）同步型的動(dòng)態(tài)存儲(chǔ)器（續(xù)）支持猝發(fā)式讀取（模式寄存器設(shè)定猝發(fā)長(zhǎng)度）支持猝發(fā)式讀?。Ｊ郊拇嫫髟O(shè)定猝發(fā)長(zhǎng)度）與與CPU的數(shù)據(jù)交換同步于系統(tǒng)時(shí)鐘，達(dá)到的數(shù)據(jù)交換同步于系統(tǒng)時(shí)鐘，達(dá)到CUP存儲(chǔ)總線存儲(chǔ)總線的最高速。的最高速。F 4 . CDRAM內(nèi)存條

25、實(shí)例內(nèi)存條實(shí)例1M4位位片片 （2片）片） 1M8位位/片組片組（1MB、_擴(kuò)展方式）擴(kuò)展方式）1M8位位/片組片組（4組）組）1M32位位/模塊模塊（4MB、_擴(kuò)展方式）擴(kuò)展方式）1M32位位/模塊模塊 （4模塊）模塊） 16MB內(nèi)內(nèi)存條存條（_擴(kuò)展方式）擴(kuò)展方式）G為保證主存儲(chǔ)器的讀寫(xiě)可靠性，增加附加位及相應(yīng)的硬件電路，為保證主存儲(chǔ)器的讀寫(xiě)可靠性，增加附加位及相應(yīng)的硬件電路，以校驗(yàn)輸入與輸出的一致性。以校驗(yàn)輸入與輸出的一致性。分檢錯(cuò)和糾錯(cuò)二個(gè)層次。分檢錯(cuò)和糾錯(cuò)二個(gè)層次。H1. 掩模掩模ROM- 陣列結(jié)構(gòu)和存儲(chǔ)元陣列結(jié)構(gòu)和存儲(chǔ)元I1. 掩模掩模ROM- 邏輯符號(hào)和內(nèi)部邏輯圖邏輯符號(hào)和內(nèi)部邏輯

26、圖J2. 可編程可編程ROM - EPROM存儲(chǔ)元（光擦除可編程存儲(chǔ)元（光擦除可編程ROM）2. 可編程可編程ROM - E2PROM存儲(chǔ)元存儲(chǔ)元1. FLASH存儲(chǔ)元存儲(chǔ)元K2. FLASH存儲(chǔ)器的基本操作存儲(chǔ)器的基本操作L3. FLASH存儲(chǔ)器的陣列結(jié)構(gòu)存儲(chǔ)器的陣列結(jié)構(gòu)M由于由于CPU和主存儲(chǔ)器在速度上不匹配，而且在一個(gè)和主存儲(chǔ)器在速度上不匹配，而且在一個(gè)CPU周期中周期中可能需要用幾個(gè)存儲(chǔ)器字，這便限制了高速計(jì)算可能需要用幾個(gè)存儲(chǔ)器字，這便限制了高速計(jì)算,為了使為了使CPU不至因?yàn)榈却鎯?chǔ)器讀寫(xiě)操作的完成而無(wú)事可做，可以采取一不至因?yàn)榈却鎯?chǔ)器讀寫(xiě)操作的完成而無(wú)事可做，可以采取一些加速些

27、加速CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧?。和存?chǔ)器之間有效傳輸?shù)奶厥獯胧ｋp端口存儲(chǔ)器是指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制雙端口存儲(chǔ)器是指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線路線路,是一種高速工作的存儲(chǔ)器。是一種高速工作的存儲(chǔ)器。N1. 存儲(chǔ)器的模塊化組織存儲(chǔ)器的模塊化組織一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊有兩種安排方式：一種是順序方式，一種是交叉方式。各模塊有兩種安排方式：一種是順序方式，一種是交叉方式。 順序方式順序方式:O1. 存儲(chǔ)器的模塊化組織（續(xù)）存儲(chǔ)器的模塊化組織（續(xù)）交叉方式交叉方式O2.

28、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu) 四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖 Pm=4的流水線方式存取示意圖（時(shí)空?qǐng)D）的流水線方式存取示意圖（時(shí)空?qǐng)D） Q多模塊交叉存儲(chǔ)器效率分析多模塊交叉存儲(chǔ)器效率分析假定模塊字長(zhǎng)等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的存儲(chǔ)假定模塊字長(zhǎng)等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的存儲(chǔ)周期為周期為T(mén)，總線傳送周期為，總線傳送周期為，存儲(chǔ)器的交叉模塊數(shù)為，存儲(chǔ)器的交叉模塊數(shù)為m，為了實(shí)現(xiàn)流水線方式存取，應(yīng)當(dāng)滿(mǎn)足：為了實(shí)現(xiàn)流水線方式存取，應(yīng)當(dāng)滿(mǎn)足： T=m （m=T/稱(chēng)為交叉存取度）稱(chēng)為交叉存取度） 交叉存儲(chǔ)器要求其模塊數(shù)必須大于或等于交叉存儲(chǔ)器要求其模塊

29、數(shù)必須大于或等于m，以保證啟動(dòng)，以保證啟動(dòng)某模塊后經(jīng)某模塊后經(jīng)m時(shí)間再次啟動(dòng)該模塊時(shí)，它的上次存取操作時(shí)間再次啟動(dòng)該模塊時(shí)，它的上次存取操作已經(jīng)完成。這樣，連續(xù)讀取已經(jīng)完成。這樣，連續(xù)讀取m 個(gè)字所需的時(shí)間為個(gè)字所需的時(shí)間為 t1=T+(m-1)而順序方式存儲(chǔ)器連續(xù)讀取而順序方式存儲(chǔ)器連續(xù)讀取m個(gè)字所需時(shí)間為個(gè)字所需時(shí)間為t2=mT. 【例例】設(shè)存儲(chǔ)器容量為設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)字，字長(zhǎng)64位，模塊數(shù)位，模塊數(shù)m=4，分別用，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線，數(shù)據(jù)總線寬度為寬度為64位，總線傳送周期位，總線傳送周期=50

30、ns。若連續(xù)讀出。若連續(xù)讀出4個(gè)字，問(wèn)順個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?解：解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是：個(gè)字的信息總量都是：q=64位位4=256位位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：個(gè)字所需的時(shí)間分別是：t2=mT=4200ns=800ns=810-7s;t1=T+(m-1) T=200ns+350ns=3510-7s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W2=q/t2=256(810-7)=3210

31、7位位/s W1=q/t1=256(3510-7)=73107位位/s3. 二模塊交叉存儲(chǔ)器舉例二模塊交叉存儲(chǔ)器舉例二模塊交叉存儲(chǔ)器方框圖二模塊交叉存儲(chǔ)器方框圖 R3. 二模塊交叉存儲(chǔ)器舉例（續(xù)）二模塊交叉存儲(chǔ)器舉例（續(xù)）二模塊交叉存儲(chǔ)器無(wú)等待狀態(tài)成塊存取示意圖二模塊交叉存儲(chǔ)器無(wú)等待狀態(tài)成塊存取示意圖S1.相聯(lián)存儲(chǔ)器的基本原理相聯(lián)存儲(chǔ)器的基本原理相聯(lián)存儲(chǔ)器是指其中任一存儲(chǔ)項(xiàng)內(nèi)容作為地址來(lái)存取的存相聯(lián)存儲(chǔ)器是指其中任一存儲(chǔ)項(xiàng)內(nèi)容作為地址來(lái)存取的存儲(chǔ)器。選用來(lái)尋址存儲(chǔ)器的子段叫做關(guān)鍵字。儲(chǔ)器。選用來(lái)尋址存儲(chǔ)器的子段叫做關(guān)鍵字。存放在相聯(lián)存儲(chǔ)器中的項(xiàng)可以看成具有存放在相聯(lián)存儲(chǔ)器中的項(xiàng)可以看成具有KE

32、Y、DATA這樣這樣的格式。其中的格式。其中KEY是地址，是地址，DATA是被讀寫(xiě)信息。是被讀寫(xiě)信息。相聯(lián)存儲(chǔ)器的基本原理是把存儲(chǔ)單元所存內(nèi)容的某一部分相聯(lián)存儲(chǔ)器的基本原理是把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)作為檢索項(xiàng)(即關(guān)鍵字項(xiàng)即關(guān)鍵字項(xiàng))，去檢索該存儲(chǔ)器，并將存儲(chǔ)器中，去檢索該存儲(chǔ)器，并將存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭?。與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭搿?.相聯(lián)存儲(chǔ)器的組成相聯(lián)存儲(chǔ)器的組成T1.cache的功能的功能cache是介于是介于CPU和主存之間的小容量存儲(chǔ)器，存取速度比主和主存之間的小容量存儲(chǔ)器，存取速度比主存快。它能高速地向存快。它能高速地向C

33、PU提供指令和數(shù)據(jù)，加快程序的執(zhí)行速提供指令和數(shù)據(jù)，加快程序的執(zhí)行速度。它是為了解決度。它是為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)。要技術(shù)。U2. cache的基本原理的基本原理V3. cache的命中率的命中率在一個(gè)程序執(zhí)行期間，設(shè)在一個(gè)程序執(zhí)行期間，設(shè)Nc表示表示cache完成存取的總次數(shù)，完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，表示主存完成存取的總次數(shù)，h定義為命中率，則有定義為命中率，則有:若若tc表示命中時(shí)的表示命中時(shí)的cache訪問(wèn)時(shí)間，訪問(wèn)時(shí)間，tm表示未命中時(shí)的主存訪問(wèn)表示未命中時(shí)的主存訪問(wèn)時(shí)間，時(shí)間，1-h表示未命中率

34、，則平均訪問(wèn)時(shí)間表示未命中率，則平均訪問(wèn)時(shí)間ta為：為：設(shè)設(shè)r=tm/tc表示主存慢于表示主存慢于cache的倍率的倍率,e表示訪問(wèn)效率，則有表示訪問(wèn)效率，則有: 為提高訪問(wèn)效率，命中率為提高訪問(wèn)效率，命中率h越接近越接近1越好，越好，r值以值以510為宜。命為宜。命中率中率h與程序的行為、與程序的行為、cache的容量、組織方式、塊的大小有關(guān)。的容量、組織方式、塊的大小有關(guān)。ta=htc+(1-h)tm (3. 5) 【例例】CPU執(zhí)行一段程序時(shí)，執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為完成存取的次數(shù)為1900次，次，主存完成存取的次數(shù)為主存完成存取的次數(shù)為100次，已知次，已知cache

35、存取周期為存取周期為50ns，主，主存存取周期為存存取周期為250ns，求，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 【解解】h=Nc / (Nc+Nm) = 1900 / (1900+100) = 0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3%ta=tc/e=50ns/0.833=60nscache的容量很小，它保存的內(nèi)容只是主存內(nèi)容的一個(gè)子集，的容量很小，它保存的內(nèi)容只是主存內(nèi)容的一個(gè)子集，且且cache與主存的數(shù)據(jù)交換是以塊為單位。地址映射即是應(yīng)用與主存的數(shù)據(jù)交換是以塊為單位。地址

36、映射即是應(yīng)用某種方法把主存地址定位到某種方法把主存地址定位到cache中。中。址映射方式有址映射方式有全相聯(lián)方式全相聯(lián)方式、直接方式直接方式和和組相聯(lián)組相聯(lián)方式三種方式三種 1.全相聯(lián)映射方式主存中一個(gè)塊的地址與塊的內(nèi)容一起存于主存中一個(gè)塊的地址與塊的內(nèi)容一起存于cache的行中，其中的行中，其中塊地址存于塊地址存于cache行的標(biāo)記部分中。這種方法可使主存的一個(gè)行的標(biāo)記部分中。這種方法可使主存的一個(gè)塊直接拷貝到塊直接拷貝到cache中的任意一行上，非常靈活。中的任意一行上，非常靈活。W1.全相聯(lián)映射方式(續(xù)) 全相聯(lián)映射全相聯(lián)映射cache的檢索過(guò)程的檢索過(guò)程2.直接映射方式這也是一種多對(duì)一

37、的映射關(guān)系，但一個(gè)主存塊只能拷貝到這也是一種多對(duì)一的映射關(guān)系，但一個(gè)主存塊只能拷貝到cache的一個(gè)特定行位置上去。的一個(gè)特定行位置上去。cache的行號(hào)的行號(hào)i和主存的塊號(hào)和主存的塊號(hào)j有有如下函數(shù)關(guān)系：如下函數(shù)關(guān)系： i=j mod m（m為為cache中的總行數(shù)）中的總行數(shù)）X2.直接映射方式(續(xù)) 直接映射直接映射cache的檢索過(guò)程的檢索過(guò)程3.組相聯(lián)映射方式這種方式是前兩種方式的折衷方案。它將這種方式是前兩種方式的折衷方案。它將cache分成分成u組，每組組，每組v行，主存塊存放到哪個(gè)組是固定的，至于存到該組哪行，主存塊存放到哪個(gè)組是固定的，至于存到該組哪 一行是一行是靈活的，即有

38、如下函數(shù)關(guān)系：靈活的，即有如下函數(shù)關(guān)系：muv組號(hào)組號(hào) qj mod u Y3.組相聯(lián)映射方式(續(xù)) 組相聯(lián)映射組相聯(lián)映射cache的檢索過(guò)程的檢索過(guò)程cache工作原理要求它盡量保存最新數(shù)據(jù)，必然要產(chǎn)生替換。工作原理要求它盡量保存最新數(shù)據(jù)，必然要產(chǎn)生替換。對(duì)直接映射的對(duì)直接映射的cache來(lái)說(shuō)，只要把此特定位置上的原主存塊換來(lái)說(shuō)，只要把此特定位置上的原主存塊換出出cache即可。即可。對(duì)全相聯(lián)和組相聯(lián)對(duì)全相聯(lián)和組相聯(lián)cache來(lái)說(shuō)，來(lái)說(shuō)， 就要從允許存放新主存塊的若就要從允許存放新主存塊的若干特定行中選取一行換出。干特定行中選取一行換出。最不經(jīng)常使用最不經(jīng)常使用(LFU)算法算法每行設(shè)置一個(gè)

39、計(jì)數(shù)器。從每行設(shè)置一個(gè)計(jì)數(shù)器。從0開(kāi)始計(jì)數(shù)，每訪問(wèn)一次，開(kāi)始計(jì)數(shù)，每訪問(wèn)一次， 被訪行被訪行的計(jì)數(shù)器增的計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最小的行換出，同。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最小的行換出，同時(shí)將該行的計(jì)數(shù)器都清零。時(shí)將該行的計(jì)數(shù)器都清零。這種算法將計(jì)數(shù)周期限定在對(duì)這些特定行兩次替換之間的這種算法將計(jì)數(shù)周期限定在對(duì)這些特定行兩次替換之間的間隔時(shí)間內(nèi)，不能?chē)?yán)格反映近期訪問(wèn)情況。間隔時(shí)間內(nèi)，不能?chē)?yán)格反映近期訪問(wèn)情況。近期最少使用近期最少使用(LRU)算法算法 每行也設(shè)置一個(gè)計(jì)數(shù)器，每行也設(shè)置一個(gè)計(jì)數(shù)器，cache每命中一次，命中行計(jì)數(shù)器每命中一次，命中行計(jì)數(shù)器清零，其它各行計(jì)數(shù)器增清零，其它各行

40、計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最大。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最大的行換出。的行換出。這種算法保護(hù)了剛拷貝到這種算法保護(hù)了剛拷貝到cache中的新數(shù)據(jù)行，有較高的命中的新數(shù)據(jù)行，有較高的命中率中率。 關(guān)注關(guān)注2 2路組相連的路組相連的LRULRU算法實(shí)現(xiàn)算法實(shí)現(xiàn)隨機(jī)替換隨機(jī)替換隨機(jī)替換策略從特定的行位置中隨機(jī)地選取一行換出。在隨機(jī)替換策略從特定的行位置中隨機(jī)地選取一行換出。在硬件上容易實(shí)現(xiàn)，且速度也比前兩種策略快。硬件上容易實(shí)現(xiàn)，且速度也比前兩種策略快。隨機(jī)替換策略的缺點(diǎn)是降低了命中率和隨機(jī)替換策略的缺點(diǎn)是降低了命中率和cache工作效率。工作效率。CPU對(duì)對(duì)cache的寫(xiě)入更改了的寫(xiě)入更改了

41、cache的內(nèi)容?？蛇x用寫(xiě)操作策略使的內(nèi)容?？蛇x用寫(xiě)操作策略使cache內(nèi)容和主存內(nèi)容保持一致。內(nèi)容和主存內(nèi)容保持一致。 寫(xiě)回法寫(xiě)回法當(dāng)當(dāng)CPU寫(xiě)寫(xiě)cache命中時(shí)，只修改命中時(shí)，只修改cache的內(nèi)容，而不立即寫(xiě)入的內(nèi)容，而不立即寫(xiě)入主存；主存；只有當(dāng)此行被換出時(shí)才寫(xiě)回主存。只有當(dāng)此行被換出時(shí)才寫(xiě)回主存。這種方法減少了訪問(wèn)主存的次數(shù)這種方法減少了訪問(wèn)主存的次數(shù),但是存在不一致性的隱患。但是存在不一致性的隱患。實(shí)現(xiàn)這種方法時(shí)，每個(gè)實(shí)現(xiàn)這種方法時(shí)，每個(gè)cache行必須配置一個(gè)修改位，以反行必須配置一個(gè)修改位，以反映此行是否被映此行是否被CPU修改過(guò)。修改過(guò)。全寫(xiě)法全寫(xiě)法 當(dāng)寫(xiě)當(dāng)寫(xiě)cache命中時(shí)

42、，命中時(shí)，cache與主存同時(shí)發(fā)生寫(xiě)修改與主存同時(shí)發(fā)生寫(xiě)修改，因而較好，因而較好地維護(hù)了地維護(hù)了cache與主存的內(nèi)容的一致性。當(dāng)寫(xiě)與主存的內(nèi)容的一致性。當(dāng)寫(xiě)cache未命中時(shí)，未命中時(shí)，直接向主存進(jìn)行寫(xiě)入。直接向主存進(jìn)行寫(xiě)入。使用這種方法，使用這種方法，cache中每行無(wú)需設(shè)置一個(gè)修改位以及相應(yīng)中每行無(wú)需設(shè)置一個(gè)修改位以及相應(yīng)的判斷邏輯。缺點(diǎn)是降低了的判斷邏輯。缺點(diǎn)是降低了cache的功效。的功效。 寫(xiě)一次法寫(xiě)一次法 基于寫(xiě)回法并結(jié)合全寫(xiě)法的寫(xiě)策略基于寫(xiě)回法并結(jié)合全寫(xiě)法的寫(xiě)策略,寫(xiě)命中與寫(xiě)未命中的處理寫(xiě)命中與寫(xiě)未命中的處理方法與寫(xiě)回法基本相同，方法與寫(xiě)回法基本相同，只是第一次寫(xiě)命中時(shí)要同時(shí)寫(xiě)

43、入主只是第一次寫(xiě)命中時(shí)要同時(shí)寫(xiě)入主存。存。這便于維護(hù)系統(tǒng)全部這便于維護(hù)系統(tǒng)全部cache的一致性。的一致性。Pentium4Pentium4 PC機(jī)采用機(jī)采用 3 級(jí)級(jí)cache結(jié)構(gòu)。結(jié)構(gòu)。Z下圖所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，下圖所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在后者可在A組跨接端和組跨接端和B組跨接端之間分別進(jìn)行接線。組跨接端之間分別進(jìn)行接線。74LS139是是 2 ：4譯碼器，使能端譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。接地表示譯碼器處于正常譯碼狀態(tài)。要求：完成要求：完成A組跨接端與組跨接端與B組跨接端內(nèi)部的正確連接，以便使組跨接端

44、內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。地址譯碼電路按圖的要求正確尋址。 1. 什么是虛擬存儲(chǔ)器什么是虛擬存儲(chǔ)器虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器的邏輯模型，不虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器的邏輯模型，不是任何實(shí)際的物理存儲(chǔ)器。是任何實(shí)際的物理存儲(chǔ)器。它借助于磁盤(pán)等輔助存儲(chǔ)器來(lái)擴(kuò)大主存容量，使之為更大它借助于磁盤(pán)等輔助存儲(chǔ)器來(lái)擴(kuò)大主存容量，使之為更大或更多的程序所使用?；蚋嗟某绦蛩褂?。它指的是主存它指的是主存-外存層次。以透明的方式給用戶(hù)提供了一個(gè)外存層次。以透明的方式給用戶(hù)提供了一個(gè)比實(shí)際主存空間大得多的程序地址空間。比實(shí)際主存空間大得多的程序地址空間。物理地址由物

45、理地址由CPU地址引腳送出，用于訪問(wèn)主存的地址。地址引腳送出，用于訪問(wèn)主存的地址。虛擬地址由編譯程序生成的，是程序的邏輯地址，其地址虛擬地址由編譯程序生成的，是程序的邏輯地址，其地址空間的大小受到輔助存儲(chǔ)器容量的限制?？臻g的大小受到輔助存儲(chǔ)器容量的限制。主存主存-外存層次和外存層次和cache-主存層次比較主存層次比較主存主存-外存層次和外存層次和cache-主存層次用的地址變換映射方法和替換主存層次用的地址變換映射方法和替換策略是相似的，都基于程序局部性原理。它們遵循的原則是：策略是相似的，都基于程序局部性原理。它們遵循的原則是： 把程序中最近常用的部分駐留在高速的存儲(chǔ)器中。把程序中最近常用

46、的部分駐留在高速的存儲(chǔ)器中。 一旦這部分變得不常用了，把它們送回到低速存儲(chǔ)器中。一旦這部分變得不常用了，把它們送回到低速存儲(chǔ)器中。 換入換出是由硬件或操作系統(tǒng)完成的，對(duì)用戶(hù)是透明的。換入換出是由硬件或操作系統(tǒng)完成的，對(duì)用戶(hù)是透明的。 力圖使存儲(chǔ)系統(tǒng)的性能接近高速存儲(chǔ)器，價(jià)格接近低速存力圖使存儲(chǔ)系統(tǒng)的性能接近高速存儲(chǔ)器，價(jià)格接近低速存儲(chǔ)器。儲(chǔ)器。兩種存儲(chǔ)系統(tǒng)的主要區(qū)別在于：兩種存儲(chǔ)系統(tǒng)的主要區(qū)別在于：在虛擬存儲(chǔ)器中未命中的性能損失要遠(yuǎn)大于在虛擬存儲(chǔ)器中未命中的性能損失要遠(yuǎn)大于cache系統(tǒng)中未系統(tǒng)中未命中的損失。命中的損失。2. 主存主存-外存層次的基本信息傳送單位外存層次的基本信息傳送單位主存

47、主存-外存層次的基本信息傳送單位可采用幾種不同的方案：外存層次的基本信息傳送單位可采用幾種不同的方案：段、頁(yè)或段頁(yè)段、頁(yè)或段頁(yè)。 段段是按照程序的邏輯結(jié)構(gòu)劃分成的多個(gè)相對(duì)獨(dú)立部分，作為獨(dú)是按照程序的邏輯結(jié)構(gòu)劃分成的多個(gè)相對(duì)獨(dú)立部分，作為獨(dú)立的邏輯單位。立的邏輯單位。優(yōu)點(diǎn)是段的邏輯獨(dú)立性使它易于編譯、管理、保護(hù)等。優(yōu)點(diǎn)是段的邏輯獨(dú)立性使它易于編譯、管理、保護(hù)等。缺點(diǎn)是因?yàn)槎蔚拈L(zhǎng)度各不相同，起點(diǎn)和終點(diǎn)不定，給主存缺點(diǎn)是因?yàn)槎蔚拈L(zhǎng)度各不相同，起點(diǎn)和終點(diǎn)不定，給主存空間分配帶來(lái)麻煩，造成主存浪費(fèi)?？臻g分配帶來(lái)麻煩，造成主存浪費(fèi)。頁(yè)頁(yè)是主存物理空間中劃分出來(lái)的等長(zhǎng)的固定區(qū)域。是主存物理空間中劃分出來(lái)的等

48、長(zhǎng)的固定區(qū)域。 優(yōu)點(diǎn)是頁(yè)面的起點(diǎn)和終點(diǎn)地址是固定的優(yōu)點(diǎn)是頁(yè)面的起點(diǎn)和終點(diǎn)地址是固定的,方便造頁(yè)表方便造頁(yè)表,新頁(yè)調(diào)新頁(yè)調(diào)入主存也很容易掌握，比段式空間浪費(fèi)小。入主存也很容易掌握，比段式空間浪費(fèi)小。缺點(diǎn)是處理、保護(hù)和共享都不及段式來(lái)得方便。缺點(diǎn)是處理、保護(hù)和共享都不及段式來(lái)得方便。段頁(yè)式管理段頁(yè)式管理采用分段和分頁(yè)結(jié)合的方法。采用分段和分頁(yè)結(jié)合的方法。程序按模塊分段，段內(nèi)再分頁(yè)，進(jìn)入主存以頁(yè)為基本信息程序按模塊分段，段內(nèi)再分頁(yè)，進(jìn)入主存以頁(yè)為基本信息傳送單位，用段表和頁(yè)表進(jìn)行兩級(jí)定位管理。傳送單位，用段表和頁(yè)表進(jìn)行兩級(jí)定位管理。頁(yè)式虛擬存儲(chǔ)系統(tǒng)中，虛擬空間分成頁(yè)，稱(chēng)為頁(yè)式虛擬存儲(chǔ)系統(tǒng)中，虛擬空間

49、分成頁(yè)，稱(chēng)為邏輯頁(yè)邏輯頁(yè)；主存空；主存空間也分成同樣大小的頁(yè)，稱(chēng)為間也分成同樣大小的頁(yè)，稱(chēng)為物理頁(yè)物理頁(yè)。虛存地址虛存地址分為兩個(gè)字段：高字段為邏輯頁(yè)號(hào)，低字段為頁(yè)內(nèi)行分為兩個(gè)字段：高字段為邏輯頁(yè)號(hào)，低字段為頁(yè)內(nèi)行地址。地址。實(shí)存地址實(shí)存地址也分兩個(gè)字段：高字段為物理頁(yè)號(hào)，低字段為也分兩個(gè)字段：高字段為物理頁(yè)號(hào)，低字段為頁(yè)內(nèi)行地址。頁(yè)內(nèi)行地址。為了避免頁(yè)表已保存或已調(diào)入主存儲(chǔ)器時(shí)對(duì)主存訪問(wèn)次數(shù)的增為了避免頁(yè)表已保存或已調(diào)入主存儲(chǔ)器時(shí)對(duì)主存訪問(wèn)次數(shù)的增多多, 把頁(yè)表的最活躍部分存放在高速存儲(chǔ)器中組成快表。把頁(yè)表的最活躍部分存放在高速存儲(chǔ)器中組成快表?？毂砼c慢表實(shí)現(xiàn)內(nèi)部地址變換快表與慢表實(shí)現(xiàn)內(nèi)部地

50、址變換 在段式虛擬存儲(chǔ)系統(tǒng)中，段是按照程序的邏輯結(jié)構(gòu)劃分的，各在段式虛擬存儲(chǔ)系統(tǒng)中，段是按照程序的邏輯結(jié)構(gòu)劃分的，各個(gè)段的長(zhǎng)度因程序而異。個(gè)段的長(zhǎng)度因程序而異。虛擬地址由段號(hào)和段內(nèi)地址組成虛擬地址由段號(hào)和段內(nèi)地址組成,為了把虛擬地址變換成實(shí)主為了把虛擬地址變換成實(shí)主存地址，需要一個(gè)段表。存地址，需要一個(gè)段表。段表也是一個(gè)段，可以存在外存中，但一般是駐留在主存中段表也是一個(gè)段，可以存在外存中，但一般是駐留在主存中段頁(yè)式段頁(yè)式是是段式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器和和頁(yè)式虛擬存儲(chǔ)器頁(yè)式虛擬存儲(chǔ)器的結(jié)合。的結(jié)合。它把程序按邏輯單位分段以后，再把每段分成固定大小的頁(yè)。它把程序按邏輯單位分段以后，再把每段分成

51、固定大小的頁(yè)。程序?qū)χ鞔娴恼{(diào)入調(diào)出是按頁(yè)面進(jìn)行的，但它又可以按段實(shí)現(xiàn)程序?qū)χ鞔娴恼{(diào)入調(diào)出是按頁(yè)面進(jìn)行的，但它又可以按段實(shí)現(xiàn)共享和保護(hù)，兼?zhèn)漤?yè)式和段式的優(yōu)點(diǎn)。共享和保護(hù)，兼?zhèn)漤?yè)式和段式的優(yōu)點(diǎn)。缺點(diǎn)是在映象過(guò)程中需要多次查表。缺點(diǎn)是在映象過(guò)程中需要多次查表。如果有多個(gè)用戶(hù)在機(jī)器上運(yùn)行，多道程序的每一道需要一個(gè)基如果有多個(gè)用戶(hù)在機(jī)器上運(yùn)行，多道程序的每一道需要一個(gè)基號(hào)號(hào),由它指明該道程序的段表起始地址。由它指明該道程序的段表起始地址。虛擬地址格式如下：虛擬地址格式如下：基號(hào)基號(hào)段號(hào)段號(hào)頁(yè)號(hào)頁(yè)號(hào)頁(yè)內(nèi)地址頁(yè)內(nèi)地址 段頁(yè)式虛擬存儲(chǔ)系統(tǒng)由虛擬地址向主存地址的變換示例段頁(yè)式虛擬存儲(chǔ)系統(tǒng)由虛擬地址向主存地址的變

52、換示例【例例6】 假設(shè)有三道程序假設(shè)有三道程序(用戶(hù)標(biāo)志號(hào)為用戶(hù)標(biāo)志號(hào)為A，B，C)，其基址寄，其基址寄存器內(nèi)容分別為存器內(nèi)容分別為SA，SB，SC ，邏輯地址到物理地址的變換過(guò)，邏輯地址到物理地址的變換過(guò)程見(jiàn)演示在主存中，每道程序都有一張段表，程見(jiàn)演示在主存中，每道程序都有一張段表，A程序有程序有4段，段，C程序有程序有3段。每段應(yīng)有一張頁(yè)表，段表的每行就表示相應(yīng)頁(yè)表段。每段應(yīng)有一張頁(yè)表，段表的每行就表示相應(yīng)頁(yè)表的起始位置，而頁(yè)表內(nèi)的每行即為相應(yīng)的物理頁(yè)號(hào)。請(qǐng)說(shuō)明虛的起始位置，而頁(yè)表內(nèi)的每行即為相應(yīng)的物理頁(yè)號(hào)。請(qǐng)說(shuō)明虛實(shí)地址變換過(guò)程。實(shí)地址變換過(guò)程。【解解】虛擬存儲(chǔ)器中的頁(yè)面替換策略和虛擬存儲(chǔ)器中的頁(yè)面替換策略和cache中的行替換策略有很多中的行替換策略有很多相似之處，但有三點(diǎn)顯著不同：相似之處，但有三點(diǎn)顯著不同：(1)缺頁(yè)至少要涉及前一次磁盤(pán)存取，讀取所缺的頁(yè)，缺頁(yè)缺頁(yè)至少要涉及前一次磁盤(pán)存取，讀取所缺的頁(yè)，缺頁(yè)使系統(tǒng)蒙受的損失要比使系統(tǒng)蒙受的損失要比cache未命中大得多。未命中大得多。(2)頁(yè)面替換是由操作系統(tǒng)軟件實(shí)現(xiàn)的。頁(yè)面替換是由操作系統(tǒng)軟件實(shí)現(xiàn)的。(3)替換的選擇余地很大，屬于一個(gè)進(jìn)程的頁(yè)面都可替換。替換的選擇余地很大，屬