手機PCB_布局及布線方案

1、手機PCB LAYOUT目的： A. 是為PCB設(shè)計者提供必須遵循的規(guī)則和約定。 B. 提高PCB設(shè)計質(zhì)量和設(shè)計效率。 提高PCB·的可生產(chǎn)性、可測試、可維護性手機PCB設(shè)計最大的特點：集成度高，集成了ABB，DBB，JPEG和PMU給Layout 帶來：“217Hz”noise 問題；電源，數(shù)字和模擬部分的相互干擾問題；更復(fù)雜的EMI/EMC問題；第一節(jié)：設(shè)計任務(wù)受理A PCB設(shè)計申請流程 當硬件項目人員需要進行PCB設(shè)計時，須在PCB設(shè)計投板申請表中提出投板申請，并經(jīng)其項目經(jīng)理和計劃處批準后，流程狀態(tài)到達指定的PCB設(shè)計部門審批，此時硬件項目人員須準備好以下資料： l 經(jīng)過評審的

2、，完全正確的原理圖，包括紙面文件和電子件； l 帶有MRPII元件編碼的正式的BOM； l PCB結(jié)構(gòu)圖，應(yīng)標明外形尺寸、安裝孔大小及定位尺寸、接插件定位尺寸、禁止布線區(qū)等相關(guān)尺寸； l 對于新器件，即無MRPII編碼的器件，需要提供封裝資料； l 以上資料經(jīng)指定的PCB設(shè)計部門審批合格并指定PCB設(shè)計者后方可開始PCB設(shè)計。 B. 理解設(shè)計要求并制定設(shè)計計劃 l 仔細審讀原理圖，理解電路的工作條件。如模擬電路的工作頻率，數(shù)字電路的工作速度等與布線要求相關(guān)的要素。理解電路的基本功能、在系統(tǒng)中的作用等相關(guān)問題。 l 在與原理圖設(shè)計者充分交流的基礎(chǔ)上，確認板上的關(guān)鍵網(wǎng)絡(luò)，如電源、時鐘、高速總線等，

3、了解其布線要求。理解板上的高速器件及其布線要求。 l 根據(jù)硬件原理圖設(shè)計規(guī)范的要求，對原理圖進行規(guī)范性審查。 l 對于原理圖中不符合硬件原理圖設(shè)計規(guī)范的地方，要明確指出，并積極協(xié)助原理圖設(shè)計者進行修改。 l 在與原理圖設(shè)計者交流的基礎(chǔ)上制定出單板的PCB設(shè)計計劃，填寫設(shè)計記錄表，計劃要包含設(shè)計過程中原理圖輸入、布局完成、布線完成、信號完整性分析、光繪完成等關(guān)鍵檢查點的時間要求。設(shè)計計劃應(yīng)由PCB設(shè)計者和原理圖設(shè)計者雙方簽字認可。 l 必要時，設(shè)計計劃應(yīng)征得上級主管的批準。 第二節(jié)：設(shè)計過程A. 創(chuàng)建網(wǎng)絡(luò)表 l 網(wǎng)絡(luò)表是原理圖與PCB的接口文件，PCB設(shè)計人員應(yīng)根據(jù)所用的原理圖和PCB設(shè)計工具的

4、特性，選用正確的網(wǎng)絡(luò)表格式，創(chuàng)建符合要求的網(wǎng)絡(luò)表。 l 創(chuàng)建網(wǎng)絡(luò)表的過程中，應(yīng)根據(jù)原理圖設(shè)計工具的特性，積極協(xié)助原理圖設(shè)計者排除錯誤。保證網(wǎng)絡(luò)表的正確性和完整性。 l 確定器件的封裝（PCB FOOTPRINT） l 創(chuàng)建PCB板 根據(jù)單板結(jié)構(gòu)圖或?qū)?yīng)的標準板框, 創(chuàng)建PCB設(shè)計文件； 注意正確選定單板坐標原點的位置，原點的設(shè)置原則： 1. 單板左邊和下邊的延長線交匯點。 2. 單板左下角的第一個焊盤。 板框四周倒圓角，倒角半徑5mm。特殊情況參考結(jié)構(gòu)設(shè)計要求。 B. 布局 l 根據(jù)結(jié)構(gòu)圖設(shè)置板框尺寸，按結(jié)構(gòu)要素布置安裝孔、接插件等需要定位的器件，并給這些器件賦予不可移動屬性。 按工藝設(shè)計規(guī)范

5、的要求進行尺寸標注。 l 根據(jù)結(jié)構(gòu)圖和生產(chǎn)加工時所須的夾持邊設(shè)置印制板的禁止布線區(qū)、禁止布局區(qū)域。根據(jù)某些元件的特殊要求，設(shè)置禁止布線區(qū)。 l 綜合考慮PCB性能和加工的效率選擇加工流程。 加工工藝的優(yōu)選順序為：元件面單面貼裝元件面貼、插混裝（元件面插裝焊接面貼裝一次波峰成型）雙面貼裝元件面貼插混裝、焊接面貼裝。但對手機小而薄的特點，手機單板的組裝形式通常為雙面全SMD。組裝形式示意圖PCB設(shè)計特征I、單面全SMD 僅一面裝有SMDII、雙面全SMDA/B面裝有SMDIII、單面元件混裝僅A面裝有元件，既有SMD又有THCIV、A面元件混裝B面僅貼簡單SMDA面混裝，B面僅裝簡單SMDV、A面

6、插件 B面僅貼簡 單SMDA面裝THC，B面僅裝簡單SMD 注：簡單SMD-CHIP、SOT、引線中心距大于1 mm的SOP。l 布局操作的基本原則 1. 遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當優(yōu)先布局 2. 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號流向規(guī)律安排主要元器件 3. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短，關(guān)鍵信號線最短;高電壓、大電流信號與小電流，低電壓的弱信號完全分開;模擬信號與數(shù)字信號分開；高頻信號與低頻信號分開；高頻元器件的間隔要充分 4. 相同結(jié)構(gòu)電路部分，盡可能采用“對稱式”標準布局； 5. 按照均勻分布、重心平衡、版面美觀的標準優(yōu)化布局

7、； 6. 器件布局柵格的設(shè)置，一般IC器件布局時，柵格應(yīng)為50-100 mil,小型表面安裝器件，如表面貼裝元件布局時，柵格設(shè)置應(yīng)不少于25mil。 7. 如有特殊布局要求，應(yīng)雙方溝通后確定。 8. 同類型插裝元器件在X或Y方向上應(yīng)朝一個方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產(chǎn)和檢驗。 9. 發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機的散熱，除溫度檢測元件以外的溫度敏感器件應(yīng)遠離發(fā)熱量大的元器件。 10. 元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。 11. 需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔

8、都應(yīng)為非金屬化孔。當安裝孔需要接地時, 應(yīng)采用分布接地小孔的方式與地平面連接。 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時，阻、容件軸向要與波峰焊傳送方向垂直， 阻排及SOP（PIN間距大于等于1.27mm）元器件軸向與傳送方向平行；PIN間距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。對于手機板元器件的間距建議按照以下原則設(shè)計（其中間隙指不同元器件最小間隙含焊盤間的間隙或元件體間隙）。 a) PLCC、QFP、SOP各自之間和相互之間間隙0.5mm（20 mil）。 b) PLCC、QFP、SOP與Chip 、SOT之間間隙0.3mm（12 mil）

9、。 c) Chip、SOT各自之間和相互之間的間隙0.3mm（12 mil）。d) BGA外形與其他元器件的間隙0.45mm（17.7 mil）。如果考慮要Underfill,BGA外形(至少是一邊)與其他元器件的間隙0.7mm（28 mil）。0.7mm的間隙作為點膠邊. 如果有位置相鄰的多個BGA元件, 則點膠邊的位置應(yīng)一致。 e) PLCC表面貼轉(zhuǎn)接插座與其他元器件的間隙0.5mm（20 mil）。 f) 表面貼片連接器與連接器之間的間隙0.5mm（20 mil）。g) 元件到金邊距離應(yīng)該在0. 5mm(20mil)以上。h) 元件到拼板分離邊需大于1mm(40mil)以上。(特殊元件除

10、外,如耳機,底部連接器等)i) 后備電池如需手工焊接，其引腳周圍應(yīng)留出可以用電烙鐵手工焊接的空間，一般 引腳一側(cè)應(yīng)至少留出2mm的空白區(qū)域，同時旁邊不能有較高的元器件，見圖。12. IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。 13. 元件布局時,應(yīng)適當考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。 14. 用于阻抗匹配目的阻容器件的布局，要根據(jù)其屬性合理布置。 15. 串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端，距離一般不超過500mil。 16. 匹配電阻、電容的布局一定要分清信號的源端與終端，對于多負載的終端匹配一定要在信號的最遠端匹配。

11、17. 布局完成后打印出裝配圖供原理圖設(shè)計者檢查器件封裝的正確性，并且確認單板、主板和接插件的信號對應(yīng)關(guān)系，經(jīng)確認無誤后方可開始布線。 手機PCB設(shè)計布局原則：l 器件集中/隔離原則l 保持不同部分信號的回路的通暢和相對獨立l 器件布局與信號走向考慮以電路板及器件外形輪廓為設(shè)計出發(fā)點，有如下兩種自然的信號走向:a. 從天線開始，經(jīng)由接收機到基帶器件，此為接收通路；b. 從基帶器件開始，經(jīng)由發(fā)射機再到天線,此為發(fā)射通路。根據(jù)這兩種自然的信號流向來確定初始的器件布局，可以粗略地將主要的RF器件沿著代表著RX和TX的兩條信號走向線 擺放，以便之后的布線更清楚直接。 各大主要器件之間要留有足夠的空間來

12、擺放周邊輔助之用的小器件（諸如電阻、電容、電感、二三極管等） 及相關(guān)走線之用。如果板上增加了周邊器件或者出于保護最高優(yōu)先級的走線考慮，可能需要對主要器件的擺放作一些輕微的挪動， 要不斷調(diào)整器件位置、方向及RF連接位置以避免RF走線的交叉。如果交叉走線確實無法避免，最好是讓它們90度垂直交叉，并且這些射頻走線一定要用微帶線或者帶狀線。在增加走線細節(jié)的同時，要持續(xù)地微調(diào)器件布局，直到獲得一種比較合適的布局安排，所有的元件都在指定的空間內(nèi)，關(guān)鍵信號線有個很好的安排，敏感線路與其它可能的干擾源或者干擾線路有足夠大的隔離等等。圖1.1是MTK的一個參考布局安排。1 RF：l RF部分的器件擺放請參考提供

13、的參考設(shè)計。尤其注意濾波器、開關(guān)、隔離器等器件的位置。將收發(fā)電路功能塊電路分開，并采用屏蔽蓋屏蔽。l 布局保證RF走線盡量短，而且不要有交叉；大功率線（PA輸出和從開關(guān)到天線的連線）優(yōu)先級更高；l RF 電路集中在一個區(qū)域內(nèi)并采用屏蔽結(jié)構(gòu)，減小對外輻射和加強抗干擾能力，在手機里，用以加強隔離保護的屏蔽區(qū)域通常包括Rx, Tx, 及基帶 (包含數(shù)字IC，電源管理IC)等部分。屏蔽框的焊接走線要求在PCB板外層上，沿著屏蔽框的輪廓走，線寬大約是框壁厚的數(shù)倍，并且要有足夠多的接地孔直接接到主地。另外，屏蔽框焊接走線要與被屏蔽區(qū)域內(nèi)的器件及走線保持足夠的安全距離l FEM要和天線端、PA靠近,保證比較

14、小的插入損耗l 13MHz TCXO 遠離天線口和接收前端匹配電路。l 濾波電路要緊靠需濾波的IC引腳2 BBl flash（MCP)同BB，以及其他總線設(shè)備的相對位置盡量按推薦的，保證BB到flash(MCP)的走線最順暢；l 晶振必須放在離芯片最近的地方，但不要放在靠近板邊的地方，包括13M(26M)、32.768K。l 基帶處理芯片及外部MEMORY盡量靠近，并采用屏蔽蓋屏蔽。屏蔽蓋的焊接線的寬度視屏蔽蓋厚度而定，但至少0.8mm，元器件距離屏蔽蓋的焊接線距離至少0.3mm，同時要考慮器件的高度是否超出屏蔽蓋。3 電源（VBAT、LDO)l 電源VBAT和LDO輸出線上的電容盡量靠近相應(yīng)

15、的管腿；l 芯片電源的濾波電容必須放在芯片PIN 旁邊， 比如AVDDVBO 、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD等等。4 EMI/ESDl BB 周圍器件（特別是模擬部分）要嚴格按照參考設(shè)計l FPC的EMI器件盡量靠近connector；l ESD器件要就近擺放l 元器件與元器件外框邊緣的距離大于0.25mm,一般最少為0.3mm，元器件距板邊的距離至少0.3mm以上，結(jié)構(gòu)定位器件除外l 升壓電路，音頻電路、FPC遠離天線，充電電路遠離RF、Audio以及其它敏感電路。l AUDIO部

16、分濾波電路的輸入輸出級應(yīng)該相互隔離，不能有耦合C. 設(shè)置布線約束條件 1. 報告設(shè)計參數(shù) 布局基本確定后，應(yīng)用PCB設(shè)計工具的統(tǒng)計功能，報告網(wǎng)絡(luò)數(shù)量，網(wǎng)絡(luò)密度，平均管腳密度等基本參數(shù)，以便確定所需要的信號布線層數(shù)。 信號層數(shù)的確定可參考以下經(jīng)驗數(shù)據(jù) 注：PIN密度的定義為： 板面積（平方英寸）/（板上管腳總數(shù)/14） 布線層數(shù)的具體確定還要考慮單板的可靠性要求，信號的工作速度，制造成本和交貨期等因素。 2 布線層設(shè)置l PCB 的疊層安排需要考慮如下幾個內(nèi)容：l 介質(zhì)材料（介電常數(shù)）l 整個PCB板厚l 金屬層數(shù)l 每層金屬層的厚度l 金屬層之間的介質(zhì)厚度l 賦于各金屬層的電氣功能分配MTK

17、的參考疊層設(shè)計如圖1.2所示：MTK射頻走線: 阻抗控制傳輸線連接射頻信號源與負載的走線，其特性阻抗標稱值為50歐。在手機PCB中，50的傳輸線用如下兩種技術(shù)實現(xiàn)：微帶線 ：走線布在PCB最外層，以其下面整個地平面為參考地，并且周邊被大面積的地所包圍。帶狀線： 走線布在PCB內(nèi)層，相鄰的上下地平面均為其參考地，并且周邊被大面積的地所包圍。50 走線參考設(shè)計如下：線寬由PCB的疊層結(jié)構(gòu)決定（一些參考值如下圖所示）至少有兩倍線寬的安全間距沿著其走線的周圍要有足夠多的接地孔。展訊Impedance Control阻抗控制（八層）展訊常用手機疊層方法：分配方式并不是一成不變的，可依功能要求和所須繞線層

18、要求有所適當修改，所注意的一點是關(guān)鍵走線層必須靠近一個完整參考平層布線層常用的布線規(guī)劃八層 六層L1: Component; L1：Component;L2/L3/: trace; L2：trace;L4: GND; L3：GND；L5: RF/Audio trace; L4：power;L6: power; L5：trace;L7: keypad trace; L6：Keypad、SIML8: Keypad;一個典型的展訊8層板結(jié)構(gòu)(H=1mm)一個典型的6層板結(jié)構(gòu)(H=1mm)1OZ=1.4mil=35m3 線寬和線間距的設(shè)置 線寬和線間距的設(shè)置要考慮的因素 A. 單板的密度。板的密度越高

19、，傾向于使用更細的線寬和更窄的間隙。 B. 信號的電流強度。當信號的平均電流較大時，應(yīng)考慮布線寬度所能承載的的電流，線寬可參考以下數(shù)據(jù)： PCB設(shè)計時銅箔厚度,走線寬度和電流的關(guān)系 不同厚度，不同寬度的銅箔的載流量見下表: 銅皮厚度35um 銅皮厚度50um 銅皮厚度70um 注： 用銅皮作導(dǎo)線通過大電流時，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考慮。 在PCB設(shè)計加工中，常用OZ（盎司）作為銅皮厚度的單位，1 OZ銅厚的定義為1 平方英尺面積內(nèi)銅箔的重量為一盎，對應(yīng)的物理厚度為35um；2OZ銅厚為70umC. 電路工作電壓：線間距的設(shè)置應(yīng)考慮其介電強度。 輸入150V-300V電

20、源最小空氣間隙及爬電距離 D. 可靠性要求?？煽啃砸蟾邥r，傾向于使用較寬的布線和較大的間距。 E. PCB加工技術(shù)限制 國內(nèi) 國際先進水平 推薦使用最小線寬/間距 6mil/6mil 4mil/4mil 極限最小線寬/間距 4mil/6mil 2mil/2mil 下列為某國內(nèi)電路板的制板加工能力：4 孔的設(shè)置 l 過線孔 制成板的最小孔徑定義取決于板厚度，板厚孔徑比應(yīng)小于 5-8。 l 孔徑優(yōu)選系列如下： 孔徑： 24mil 20mil 16mil 12mil 8mil 焊盤直徑： 40mil 35mil 28mil 25mil 20mil 內(nèi)層熱焊盤尺寸： 50mil 45mil 40mi

21、l 35mil 30mil l 板厚度與最小孔徑的關(guān)系： 板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔徑： 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔盲孔是連接表層和內(nèi)層而不貫通整板的導(dǎo)通孔，埋孔是連接內(nèi)層之間而在成 品板表層不可見的導(dǎo)通孔，這兩類過孔尺寸設(shè)置可參考過線孔。 應(yīng)用盲孔和埋孔設(shè)計時應(yīng)對PCB加工流程有充分的認識，避免給PCB加工帶 來不必要的問題，必要時要與PCB供應(yīng)商協(xié)商。測試孔 測試孔是指用于ICT測試目的的過孔，可以兼做導(dǎo)通孔，原則上孔徑不限，焊盤直徑應(yīng)不小于25mil，測試孔之間中心距不小于50mil。 不推薦用元件

22、焊接孔作為測試孔。 5 特殊布線區(qū)間的設(shè)定 特殊布線區(qū)間是指單板上某些特殊區(qū)域需要用到不同于一般設(shè)置的布線參數(shù)，如某些高密度器件需要用到較細的線寬、較小的間距和較小的過孔等，或某些網(wǎng)絡(luò)的布線參數(shù)的調(diào)整等，需要在布線前加以確認和設(shè)置。6 定義和分割平面層 l 平面層一般用于電路的電源和地層（參考層），由于電路中可能用到不同的電源和地層，需要對電源層和地層進行分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時，分隔寬度為50mil，反之，可選20-25mil 。 l 平面分隔要考慮高速信號回流路徑的完整性。 l 當由于高速信號的回流路徑遭到破壞時，應(yīng)當在其他布線層給予補嘗。例如可用接地

23、的銅箔將該信號網(wǎng)絡(luò)包圍，以提供信號的地回路。綜上所述手機常用的約束條件設(shè)置設(shè)置如下：八層板規(guī)則：走線WIDTH/SPACE 為0.1mm/0.1mmCopper與Trace、Via、Pad、Board Line等的距離應(yīng)大于0.2mm以上同一NET上的兩個VIA的距離為0，不允許出現(xiàn)外環(huán)重疊的情況，最壞情況為邊緣相切。過孔的類型有1-2、2-7、7-8、1-8四種，其中1-2、7-8的標準為0.3/0.1mm，2-7的為0.5/0.25mm，1-8的VIA根據(jù)需要確定，一般為0.6/0.3mm，根據(jù)板廠的能力設(shè)置。六層板規(guī)則：走線WIDTH/SPACE 為0.1mm/0.1mmCopper與T

24、race、Via、Pad、Board Line等的距離應(yīng)大于0.2mm以上同一NET上的兩個VIA的距離為0，不允許出現(xiàn)外環(huán)重疊的情況，最壞情況為邊緣相切。過孔的類型有1-2、2-5、5-6、1-6四種，其中1-2、5-6的標準為0.3/0.1mm，2-5的為0.5/0.25mm，1-6的VIA根據(jù)需要確定，一般為0.6/0.3mm，根據(jù)板廠的能力設(shè)置。如下一板廠的制程能力：C 布線前仿真（布局評估，待擴充）D 布線 布線優(yōu)先次序 關(guān)鍵信號線優(yōu)先：電源、摸擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線 密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線最密集的區(qū)域開始L

25、ayout：RF設(shè)計l 同樣性質(zhì)的線盡量壓縮l 保持差分線走線平等且等長l 保持時鐘信號線的盡量短且其上下左右都要有地包圍。如果不能做到良好的地包圍，請遵循 3W 原則且在其周圍放置足夠多的接地孔l 保證輸入輸出走線之間的良好隔離l 不同性質(zhì)的線之間盡量用GND+VIA隔開；l 保證信號回路的相對獨立；l 保證地的完整性，每個GND PIN需要可靠連接到主GND平面(L4)；l 敏感線的包GND和隔離處理;l EMI/ESD考慮；l 可靠的接地，PA電流可靠的回流路徑；l 充足的GND VIA，特別是PA和switchplexer下面；l 注意阻抗控制線,鋪GND時用0.3mm clearan

26、ce；l 避免PA的輸入和輸出之間，開關(guān)的輸入和輸出之間的耦合；l Transceiver下面在表層不要有線；l 為減小寄生電容，挖GND處理：天線的PAD下面全部挖空，表層RF線和PAD下面，以L4為參考GND； l Vramp/AFC/IQ線/clk線避免被其他信號干擾或干擾別人；Transceiver 布線指南：1) 保持RF 信號走線與附近的過孔之間有足夠空間隔離，這個距離應(yīng)當至少為RF 信號線寬的兩倍。所有 RF traces 都應(yīng)當盡可能地短且直。2) 諸如LNA 與IQ 信號線這類的差分信號線從IC 端到匹配元件的接頭的走線應(yīng)當平行且等長。DCS 及PCS頻段的LNA 輸入走線尤

27、其要做到這點。3) 所有接地引腳應(yīng)當直接接到良好定義的主地平面，小容值旁路電容必須盡可能靠近電源引腳端擺放。4) IC 下面的地焊盤應(yīng)該填充盡可能多的地過孔。如圖2.1 所示5) 不要在靠近LNA 輸入端的地方放置、交叉任何信號線或開關(guān)的輸出走線。（包括在LNA 的走線的鄰層）6) 環(huán)路濾波器的元件和走線必須遠離噪聲信號。任何走線都不得靠近他們。另外，環(huán)路的地過孔須緊密排放一起。要使環(huán)路濾波器的環(huán)形區(qū)域盡量小的。7) 如果鄰層之間的走線重疊不可避免，那就讓它們盡量地彼此正交走線。8) 不要讓VCC 走線形成一個閉環(huán)回路。為了避免級間耦合，電源走線可選擇總線或者星形結(jié)構(gòu)的布局。9) 地過孔之間的

28、距離要小于可能潛在的最高工作頻率的信號或者潛在干擾信號的波長的1/20, 避免使用射頻性能不好的用于散熱的地孔。10) 除非給RF 走線用的板層介質(zhì)厚度超過10 mils ，否則不要在LNA 的匹配輸入端的下面有什么任何走線。11) 給LNA 輸入端走線用的層厚至少要10mils。12) 不要把在頂層上的屏蔽罩接地走線連接到RF 模塊的地上。13) 在pin1pin14 與 pin43pin56 之間的拐角處放置適當?shù)牡剡^孔。14) 建議13/26MHz TCVCXO 離MT6129 遠一點，不要在TCVCXO 下面有任何的走線。15) Creg2 的接地需要從用頂層到Layer2 單孔連接。

29、不要在transceiver 模組隔間里鋪多邊形的地，以防止有不確定的電流流經(jīng)Creg2 的地。一些其它重要的射頻相關(guān)走線：26MHz TCVCXO VAFC :非常敏感的信號，一定要嚴格保護。保證基帶IC 的AVDD 足夠“干凈”，否則可能會引入Frequency Error 問題。PA 的散熱過孔在PA IC 下面的接地焊盤上，一定留有足夠多的散熱過孔及足夠大的敷銅空間 ，否則很有可能會引起功率下掉的現(xiàn)象。TX 與 RX 之間的隔離要特別注意RX 與 TX 走線之間有足夠大的距離，尤其是在高頻段； 最好保持PA 有良好的獨立的屏蔽 ;否則很有可能會降低接收靈敏度及在低功率等級時引起 PvT

30、 fail。Layout：天線設(shè)計這里簡單比較一下兩種主流PIFA皮法和MONOPOLE單極天線，以及分別適用的機型結(jié)構(gòu)：有效面積mm2 距主板mm 天線投影下方 天線饋源 天線體積 電性能 SAR皮法 600 7 有地 2 大 很好 低單極 350 4 無地 1 小 好 稍高折疊機 滑蓋機 旋蓋機 直板機 超薄折疊機 超薄直板機皮法 適用 適用 適用 適用 不適用 不適用 單極 不適用 不適用 不適用 適用 適用定制 適用 單極 皮法（藍牙部分）Layout: BB處理l 模擬部分外圍走線要緊湊，避免交叉和干擾(特別注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO）；

31、l 保證模擬部分有一個相對干凈的GND（L2或L3）；l 不同模擬GND要單點接地處理；避免數(shù)字部分的線對模擬的干擾；l 盡量壓縮從BB先到MCP.再到其他總線設(shè)備; Layout: VBAT處理l 星型走線：不同的分支到PA，到BBchip ，到Audio PA等；l 濾波電容靠近芯片Pin擺放，電源走線先走到濾波電容，再走到芯片Pin腳l 針對不同電源在電源層進行了分割，走線就近回流通路l 根據(jù)流經(jīng)的電流大小來控制不同分支的寬度和打孔數(shù)量，Power 換層請多打vial VBAT線需要避開其他線，特別是audio線；高頻時鐘信號、RF信號等易感信號、數(shù)據(jù)BUSl BB內(nèi)部的LDO分別給，d

32、igital, analog供電，相應(yīng)的電源也要用不同分支來供電，中間串BEAD接到VBAT。Layout:電池電路l 充電電路遠離RF、Audio以及其它敏感電路l 充電電路元器件緊湊布局，以盡量縮短模擬信號的走線l Vbat和VCHG上的Bypass電容靠近pin腳擺放l 考慮電流降額，充電電流流過的路徑（比如VCHG/ISENSE/三極管集電極/三極管發(fā)射極/Vbat）用粗線走線（500mA至少20mil）l 散熱時需要將充電芯片或電路中的導(dǎo)熱引腳以粗線和多過孔接到大面積銅箔上, 并且在發(fā)熱單元周圍表面鋪地以散熱.Layout: audio處理l Audio的線（特別是MIC的線）一定要

33、同其他的線充分隔離，保證上下層都是比較完整的GND，整個用GND包起來； l audio PA的輸出功率較大，注意線寬；減少PA在最大發(fā)射功率時由電源引起的217HZ的音頻噪音l 基帶芯片音頻部分電源AVDD36，AVDDVB，AVDDVBO，VBREF1的走線是否足夠短、足夠?qū)抣 speaker的濾波電容靠近芯片、連接器和SPEAKER的地方分別放置l 保證所有audio信號經(jīng)過濾波以后進入到芯片之前不能受到任何天線輻射的干擾，具體做法是中間層走線，上下兩層都是地平面，信號線兩側(cè)有伴隨地，且信號線兩側(cè)打上足夠多的接地孔。l 盡量避免其它信號（power,digital, analog,RF等

34、）對與音頻信號的干擾。禁止出現(xiàn)其它信號與音頻信號平行走線，避免交叉。尤其需要注意那些在整機安裝完成以后可能會受到RF強烈輻射的信號。如果無法避免，需要在該信號線上加27PF濾波。l 布線應(yīng)避開Vbias,Vbias 受到干擾以后會引起上行噪音。l 濾波電路的輸入輸出級相互隔離，不能有耦合。l 注意Audio AGND布線，Audio AGND受到干擾以后會引起上行噪音。同時注意AGND是否影響到GNDl 上行、下行音頻電路和走線盡量與其它電路和走線隔離，特別需要注意避開數(shù)字和高頻電路，避免由于音頻電路受到干擾而引起上、下行白噪音。Layout: Bluetoothl Bluetooth Ant

35、enna 擺在PCB四個角為最佳(圖23.1)l Bluetooth Antenna 全層挖空(圖23.2)l Bluetooth rule§ Bypass cap close to power pin§ Crystal L1 挖空§ 訊號線與電源線上下層勿平行§ 26MHz trace 需包地§ Bluetooth 的RF-in/out 為50ohm trace 及差分信號Layout:FMl FM chip close to earphone jackl RF signal pins 8/9 遠離高速的數(shù)位device或干擾源l 26MHz

36、跟loop filter，兩者之間最好是分開一點並在中間打ground via。Layout: ESD考慮l 讓元器件離板邊保持一定的距離，在板邊放至40mil 的粿銅(圖26.1)l Trace 儘量勿曝露在Top/Bottom Side l 會曝露在外的CONN pin 腳放置Spark (圖26.2)l 利用TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead元件保護(圖26.3) l 全層ground area 以via 穿孔互連l 敏感線（reset，PBINT）走板內(nèi)層和不要太靠近板邊；l ESD電路布線，走線先到ESD管腳（減小走線電感

37、的影響），ESD接地線短粗，盡量直接到地平面。如下圖：Layout: EMC考慮l 盡量把高速信號線（13M時鐘線等），電源線等易產(chǎn)生輻射和干擾的線走在板中間層，用地平面隔開和保護；對于音頻、RST、RFRAMP信號等敏感信號，容易被干擾而影響性能盡量用地隔開和保護；l 解耦電容必須盡量靠近相應(yīng)的器件，走線先到電容，來保證解耦的有效性；RF、digital、audio電路之間注意隔離和保護；l 盡量把線走到板內(nèi)層，把器件放在屏蔽罩內(nèi)，避免不必要的輻射；l FPC數(shù)據(jù)總線需要濾波（RC)，以免影響天線口靈敏度（外置天線更明顯，F(xiàn)PC離天線更近），電容盡量要靠近connector;FPC需要充分屏

38、蔽。l 板邊露銅，寬度約0.81mmLayout: CLK信號考慮l 時鐘信號線（CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK線等）盡量走在內(nèi)層，要做到上下左右包地； 13M CLK OUTl 對這些信號的2-7的過孔要注意L層為地。l 敏感線（reset，PBINT）走板內(nèi)層和必要太靠近板邊l 時鐘信號等周期性快速變化的信號盡量不要與其它信號線同層或隔層平行走線l 晶振類器件不要放置在板邊，不要靠近接插件，晶振類器件下面盡量不要有走線l 時鐘信號要充分隔離，防止耦合到其他線上（電源線或其他信號線），間接輻射，導(dǎo)致天線口靈敏度