數(shù)電習(xí)題及答案

1、、時(shí)序邏輯電路與組合邏輯電路不同，其電路由組合邏輯電路和 存儲(chǔ)電路（觸發(fā)器）兩部分組成。二、 描述同步時(shí)序電路有三組方程，分別是驅(qū)動(dòng)方程、狀態(tài)方程 和輸出方程。三、時(shí)序邏輯電路根據(jù)觸發(fā)器的動(dòng)作特點(diǎn)不同可分為同步時(shí)序邏輯電路和 異步時(shí)序邏輯電路兩大類(lèi)。四、試分析圖T7.5時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。FF.Jo=K=1Q0 =Q0解：驅(qū)動(dòng)方程： 狀態(tài)方程： I _ _輸出方程：Y-Q.Q。J1 =Ki 二Q。Q1nQ1Qo QQ。狀態(tài)圖：功能：同步三進(jìn)制計(jì)數(shù)器五、試用觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)同步五進(jìn)制計(jì)數(shù)器。解：采用3個(gè)D觸發(fā)器，用狀態(tài)0

2、00到100構(gòu)成五進(jìn)制計(jì)數(shù)器。（i）狀態(tài)轉(zhuǎn)換圖i(2)狀態(tài)真值表狀態(tài)轉(zhuǎn)現(xiàn)態(tài)次態(tài)進(jìn)位輸出換順序Q2QiQ0Q；+ Q? +Q嚴(yán)YSo0000010Si001010090100110S30111000S10000013#(4)驅(qū)動(dòng)方程(5)邏輯圖(略)題7.1分析圖P7.1所示的時(shí)序電路的邏輯功能，寫(xiě)出電路驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程和輸出方 程，畫(huà)出狀態(tài)轉(zhuǎn)換圖，并說(shuō)明時(shí)序電路是否具有自啟動(dòng)性。y進(jìn)位輪出#解：觸發(fā)器的驅(qū)動(dòng)方程I J? = QQ0K2 觸發(fā)器的狀態(tài)方程Q；1二 Q?Qo-QiQoQiQo=Q 2Q1Q0輸出方程 丫二Q2狀態(tài)轉(zhuǎn)換圖如圖 A7.1所示#所以該電路的功能是：能自啟動(dòng)的五進(jìn)制加

3、法計(jì)數(shù)器。題7.3試分析圖P7.3時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà) 出電路的狀態(tài)轉(zhuǎn)換圖，并檢查電路能否自啟動(dòng)。Ko =1解：驅(qū)動(dòng)方程Jo = X 兀 QiJi 二 X 二 QoK1 =1輸出方程狀態(tài)方程Z = （X 二 Q“）Q。Q/ 1 = J0Q0 K0Q0 = （X 二 Q1 ）Q0 Qin 1 = JiQ KQi =（X 二 Qo） Q狀態(tài)轉(zhuǎn)換圖如圖A7.3所示功能：所以該電路是一個(gè)可控的題7.5分析圖P7.5時(shí)序電路的功能, 的狀態(tài)轉(zhuǎn)換圖，并檢查電路能否自啟動(dòng)。3進(jìn)制計(jì)數(shù)器。寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路解：輸出方程 Y, =SQQ0,

4、-Q2QQ0Jo = Ko = 1I 驅(qū)動(dòng)方程 J, =SQ2Q0K, =Q0! J2 =Q,Q0K2 二 SQ,Q0求狀態(tài)方程Q； 1 =QI n ,Qi 二 SQiQ。Q2QQ QiQ。n ,Q2 二SQQ, Q2QiQ Q2Q0得電路的狀態(tài)轉(zhuǎn)換表如表A7.5所示表 A7.5輸入現(xiàn)態(tài)次態(tài)輸出SQnQinQ0Q；出YiY2000000i00000i0i00000i00ii0000iii00000i00i0i000i0iii0000ii0iii000iii0000ii00000i00i00i0i000i0i00ii00i0iii0000ii00i0i00ii0i00000iii0iii00ii

5、ii000ii畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖如圖 A7.5所示1/10Q：QgSAiY111000001010 Oil 100101 0700110 211!1/00|I1105701圖 A7.5邏輯功能：這是一個(gè)有兩個(gè)循環(huán)的電路，S = 0時(shí)實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)、 y2為進(jìn)位輸出，S =1時(shí)實(shí)現(xiàn)六進(jìn)制計(jì)數(shù)、 y為進(jìn)位輸出。當(dāng)s=i時(shí)存在2個(gè)無(wú)效態(tài)iio、iii，但未形成循環(huán)，電路能自啟 動(dòng)。題7.6試用JK觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器。解：采用3個(gè)JK觸發(fā)器，用狀態(tài)000到i0i構(gòu)成六進(jìn)制計(jì)數(shù)器，設(shè)電路的輸出為Y。根據(jù)題意可列電路狀態(tài)轉(zhuǎn)換表如表A7.6 所示狀態(tài)轉(zhuǎn)現(xiàn)態(tài)次態(tài)進(jìn)位輸出換順序Q2Qi

6、 Q0Q廣Qi；+q廣YS00 0 000 i0s00 i0 i 0090100110011100010010101010001Y的值,由狀態(tài)表求得電路的次態(tài)和輸出的卡諾圖如圖A7.6 (a)所示，其中斜線(xiàn)下方是輸出端狀態(tài)101、110、111作無(wú)效態(tài)處理，用X表示。001.0(JIQOio(yo011/01010000/1XX0111107#由卡諾圖得電路的狀態(tài)方程和輸出方程q：1 gn1 -Qt Q2QQ QQ- -Q2Q2QiQ0 q2q0Y =Q2QtQ0由狀態(tài)方程可得電路的驅(qū)動(dòng)方程J0 - 1 丄= Q2Q0J2 = QiQ0K0 =1Ki 二 Q0K2 二 Q0最后設(shè)計(jì)電路邏輯圖如

7、圖A7.6(b)#題7.7用D觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)十一進(jìn)制計(jì)數(shù)器，并檢查設(shè)計(jì)的電路能否自啟動(dòng)。A7.7解：用4個(gè)下降沿D觸發(fā)器設(shè)計(jì)，設(shè)電路的進(jìn)位輸出為Y，可列電路的狀態(tài)轉(zhuǎn)換表如表表 A7.7CP的觸發(fā)器的狀態(tài)輸出順序Q Q2 Q1 QoY00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1060 1 1 0070 1 1 1081 0 0 0091 0 0 10101 0 1 01110 0 0 00驅(qū)動(dòng)方程D3 =Q3Qt +Q2QQ0D2 =Q2Qt +Q2Q0 +Q2QQ0Di =QQ +Q3QQ(Do =QiQo +Q3Q0輸出方

8、程Y =030,電路圖略題7.8試用JK觸發(fā)器設(shè)計(jì)一個(gè)可控型計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖如圖P7.8所示，A = 0，實(shí)現(xiàn)8421碼六進(jìn)制計(jì)數(shù)；A = 1，實(shí)現(xiàn)循環(huán)碼六進(jìn)制計(jì)數(shù)，并檢驗(yàn)電路能否自啟動(dòng)。解：本例所設(shè)計(jì)的計(jì)數(shù)器有一控制變量存在，設(shè)計(jì)時(shí)將控制變量作為一個(gè)邏輯變量畫(huà)入電路的次態(tài)卡諾圖中。設(shè)電路的進(jìn)位輸出為Y，根據(jù)題意可畫(huà)出次態(tài)卡諾圖如圖A7.8所示0011001001 ao】0000110loro000/1XXX001/1101.01 ?oX01 I/O01001100Ul11id(K)圖中上面兩行為 M = 0時(shí)的狀態(tài)及次態(tài)的內(nèi)容，下面兩行為M =1的狀態(tài)及次態(tài)的內(nèi)容。電路作8421碼六進(jìn)制

9、加法計(jì)數(shù)器時(shí)，110和111為無(wú)效狀態(tài)視為無(wú)關(guān)項(xiàng)，電路作循環(huán)碼路進(jìn)制計(jì)數(shù)器時(shí)， 000和100為無(wú)效態(tài)視為無(wú)關(guān)項(xiàng)。電路的驅(qū)動(dòng)方程和輸出方程（設(shè)計(jì)時(shí)需用3個(gè)JK觸發(fā)器）IJ0 = AQ2jJ1 =Q2QJ? = AQ|Q AQK0 二 AQ2 MQ1K AQ2Q0K2 NQ丫 = Q2Q1Q0邏輯圖略題7.12四相八拍步進(jìn)電機(jī)脈沖分配電路的狀態(tài)轉(zhuǎn)換圖如圖P7.12所示。試用JK觸發(fā)器和部分門(mén)電路實(shí)現(xiàn)之，畫(huà)出相應(yīng)的邏輯電路圖。9#解：用觸發(fā)器Q3、Q2、Q_!、Q0的狀態(tài)來(lái)表示步進(jìn)電機(jī)四相的狀態(tài)，根據(jù)題意可求得四相八拍脈沖分配電路的驅(qū)動(dòng)方程為J3 = Q2 Q1K3 = Q2Jo -Q3 Q2J1

10、 = Q3Q2工2 = Q3Q0K0 - Q3J K - Q0J K - Q1邏輯電路圖略1 半導(dǎo)體存儲(chǔ)器從存、取功能上可以分為只讀存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器兩大類(lèi)。5 半導(dǎo)體存儲(chǔ)器中，ROM屬于組合邏輯電路，而 RAM可歸屬于時(shí)序邏輯電路。習(xí)題題11.1假設(shè)存儲(chǔ)器的容量為 256 x 8位，則地址代碼應(yīng)取幾位。解：&一、 可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件叫寄存器 。二、移位寄存器除 寄存數(shù)據(jù)功能外，還有 移位功能。三、 某寄存器由 D觸發(fā)器構(gòu)成，有4位代碼要存儲(chǔ)，此寄存器必須由 個(gè)觸發(fā)器構(gòu)成。四、一個(gè)四位二進(jìn)制加法計(jì)數(shù)器，由0000狀態(tài)開(kāi)始，問(wèn)經(jīng)過(guò) 18個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為 0010。五、n

11、級(jí)環(huán)形計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是 _ n _ ,n級(jí)扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是 _ 2n六、集成計(jì)數(shù)器的模值是固定的，但可以用清零 法和 置數(shù)法來(lái)改變它們的模值。七、 通過(guò)級(jí)聯(lián)方式，把兩片 4位二進(jìn)制計(jì)數(shù)器 74161連接成為8位二進(jìn)制計(jì)數(shù)器后，其最大模 值是256 ;將3片4位十進(jìn)制計(jì)數(shù)器 74160連接成12位十進(jìn)制計(jì)數(shù)器后，其最大模值是 4096。八、設(shè)計(jì)模值為 38的計(jì)數(shù)器至少需要_6個(gè)觸發(fā)器題8.3分析圖P8.3的計(jì)數(shù)器電路，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是多少進(jìn)制計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器74161的功能表如表8.2.2所示。解：采用同步預(yù)置數(shù)法，LD =Q3Q1。計(jì)數(shù)器起始狀態(tài)為 0011,結(jié)束

12、狀態(tài)為1010，所以該計(jì)數(shù)器為八進(jìn)制加法計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖略。題8.4分析圖P8.4的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器，并畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。十進(jìn)制計(jì)數(shù)器74160的功能表如表8.2.6所示。11解：該計(jì)數(shù)器采用異步清零法，Rd =Q3Q 。計(jì)數(shù)器起始狀態(tài)為 0000,結(jié)束狀態(tài)為1000 （狀態(tài)1001只是維持瞬間），所以該計(jì)數(shù)器為九進(jìn)制加 法計(jì)數(shù)器。題8.5試用十六進(jìn)制計(jì)數(shù)器74161設(shè)計(jì)十三進(jìn)制計(jì)數(shù)器，標(biāo)出輸入、輸出端。可以附加必要的門(mén)電路。74161的功能表如表8.2.2所示。解:1 一EPa q q：QiC1 HI74LS16ILD計(jì)戲算沖卩_q a paRDT 0#題8.6分析

13、圖P8.6的計(jì)數(shù)器在 M =1和M =0時(shí)各為幾進(jìn)制計(jì)數(shù)器，并畫(huà)出相應(yīng)的狀態(tài)轉(zhuǎn)換圖。74161的功能表如表8.2.2所示。解：該計(jì)數(shù)器采用同步預(yù)置數(shù)法，LD二Q3Q2。所以M -0時(shí)：起始狀態(tài)為0010,結(jié)束狀態(tài)為1100,所以該計(jì)數(shù)器為十一進(jìn)制加法計(jì)數(shù)器。M =1時(shí)：起始狀態(tài)為0100,結(jié)束狀態(tài)為1100,所以該計(jì)數(shù)器為九進(jìn)制加法計(jì)數(shù)器。 狀態(tài)圖略。題8.7分析圖P8.7的計(jì)數(shù)器在 M =1和M =0時(shí)各為幾進(jìn)制，并畫(huà)出相應(yīng)的狀態(tài)轉(zhuǎn)換圖。#1374161的功能表如表 822所示。計(jì)數(shù)貳沖#解：該計(jì)數(shù)器采用同步預(yù)置數(shù)法。LD =MQ2QiQ0 - MQ3QiM -0時(shí)：起始狀態(tài)為0000,結(jié)束

14、狀態(tài)為1010 ,所以該計(jì)數(shù)器為十一進(jìn)制加法計(jì)數(shù)器。M =1時(shí)：起始狀態(tài)為0000,結(jié)束狀態(tài)為0111，所以該計(jì)數(shù)器為八進(jìn)制加法計(jì)數(shù)器。狀態(tài)圖略。題8.8設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量A = 1時(shí)為13進(jìn)制計(jì)數(shù)器，A = 0時(shí)為7進(jìn)制計(jì)數(shù)器。標(biāo)出計(jì)數(shù)器的輸入端和進(jìn)位輸出端。解：電路采用同步預(yù)置數(shù)法。LD二AQ3Q2 - MQ2Q1電路邏輯圖如圖 A8.8所示計(jì)敵脈沖cr題8.11試分析圖P8.11計(jì)數(shù)器電路的分頻比 （即Y和CP的頻率比）。74LS1610的功能表如表8.2.2所示。解：兩片計(jì)數(shù)器接成并行進(jìn)位方式，其中第1片74160計(jì)數(shù)，起始狀態(tài)為 0000,結(jié)束狀態(tài)為1001，為

15、十進(jìn)制計(jì)數(shù)器。第2片74160計(jì)數(shù)，起始狀態(tài)為 0110,結(jié)束狀態(tài)為1001，為四進(jìn)制計(jì)數(shù)器。所以該計(jì)數(shù)電路的分頻比 = 1fcp40題8.12試用同步4位二進(jìn)制計(jì)數(shù)器74LS161芯片和必要的門(mén)電路來(lái)組成一個(gè)125進(jìn)制加法計(jì)數(shù)器。要求標(biāo)出計(jì)數(shù)器的輸入端和進(jìn)位輸出端；畫(huà)出邏輯連接圖。解：計(jì)數(shù)的起始狀態(tài)為00000000，結(jié)束狀態(tài)為01111101，電路邏輯圖如圖 A8.12所示題8.13設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器電路，使之在一系列CP信號(hào)作用下能周期性地輸出“11010010111 ”的序列信號(hào)。解：根據(jù)題意電路可由計(jì)數(shù)器+組合輸出電路兩部分組成。第一步：設(shè)計(jì)計(jì)數(shù)器序列長(zhǎng)度S=d1，設(shè)計(jì)一個(gè)模11

16、計(jì)數(shù)器，選用74LS161，設(shè)定有效狀態(tài)為 Q3Q2QQ0=01011111。第二步：設(shè)計(jì)組合電路設(shè)序列輸出信號(hào)為L(zhǎng),則計(jì)數(shù)器的輸出Q3Q2QQ0和序列L之間的關(guān)系如表A8.13所示。Q3Q?Q1Q0L0000X0001X0010X0011X0100X0101101101011101000110010101001011111000110111110111111化簡(jiǎn)得組合邏輯電路表達(dá)式為：l=q2Q1Q0 q2q1q0 q3qq0 q2qQ0最后電路圖如圖 A8.13所示（其中組合部分略）組合電路RDET 74161 LD 些-CP D Q D、D 妙】 1 I題8.14圖P8.14是由同步十進(jìn)

17、制計(jì)數(shù)器74160和3線(xiàn)-8線(xiàn)譯碼器74LS138組成的電路。分析電路功能，畫(huà)出74160的狀態(tài)轉(zhuǎn)換圖和電路輸出YiLICP的波形圖。TdCPCPQo Qi Q Q374LS160% 口 D3 6 Rds,74LS138_蜀|耳 A2ALAO15#解：74160接成八進(jìn)制計(jì)數(shù)器，計(jì)數(shù)狀態(tài)從0000到0111,電路輸出波形如圖 A8.14所示17CPY1Y2Y3Y4y5Y6Y7題 8.15試設(shè)計(jì)一個(gè)具有控制端 M的序列信號(hào)發(fā)生電路。 當(dāng)M分別為0和1時(shí)，在時(shí)鐘CP作用下，電路輸出端 丫能分別周期性地輸出1001 1010和0011 0101的序列信號(hào)。用74LS161芯片和門(mén)電路實(shí)現(xiàn)。解：第一步

18、：設(shè)計(jì)計(jì)數(shù)器序列長(zhǎng)度S =8，則只用74LS161的Q2QQ00從000到111狀態(tài)即可。第二步：設(shè)計(jì)組合電路根據(jù)題意，計(jì)數(shù)器的輸出Q2QQ0，控制端M和序列Y之間的關(guān)系如表 A8.15所示。表 A8.1500000000111111110000111100001111001100110011001101010101010101011001101000110101化簡(jiǎn)得組合邏輯電路表達(dá)式為：Ymq2q0 mq2q1 mq2q0 q2qq0#電路圖略一、單項(xiàng)選擇題1組合邏輯電路通常由 組和而成。(a)記憶元件(b)門(mén)電路(c)計(jì)數(shù)器 (d)以上均正確答案(b)2 .能實(shí)現(xiàn)算術(shù)加法運(yùn)算的電路是 。

19、(a)與門(mén)(b)或門(mén)(c)異或門(mén) (d)全加器答案(d)注釋?zhuān)号c門(mén)，或門(mén)，異或門(mén)等實(shí)現(xiàn)的是邏輯運(yùn)算，半加器，全加器，加法器實(shí)現(xiàn)的 是算術(shù)運(yùn)算3. N位二進(jìn)制譯碼器的輸出端共有 個(gè)。(a) 2n 個(gè)(b) 2n 個(gè)(c) 16 個(gè) (d) 12 個(gè)答案(b)4. 3線(xiàn)-8線(xiàn)譯碼器74LS138，若使輸出 乂=0,則對(duì)應(yīng)的輸入端 AAA)應(yīng)為.(a) 001(b) 100(c) 101(d) 110答案(c)5 .要使3-8線(xiàn)譯碼器正常工作，使能控制端G、G；A、GB的電平信號(hào)為 。(a) 011(b) 100(c) 000(d) 0101答案(b)二、 試用3線(xiàn)8線(xiàn)譯碼器74LS138和門(mén)電路實(shí)

20、現(xiàn)一個(gè)判別電路，當(dāng)輸入的三位二進(jìn)制代碼能被2 整除時(shí)電路輸出為1,否則為0。答案：根據(jù)題意，寫(xiě)出真值表，如表R5.4所示。ABC丫00000010010101101001101011011110表 R5.4A -B C -Y由表R5.4,得出，丫 = AbC - ABC ABm, 46由于74LS138的輸出為m，因此令A(yù)=A2,B=A,C = A，則得 Y gm；二丫2 丫4 丫6 根據(jù)上式畫(huà)出邏輯圖，如 圖 R5.3所示。四、用與非門(mén)實(shí)現(xiàn)4變量多數(shù)表決電路，即當(dāng)4個(gè)變量中有3個(gè)或3個(gè)以上的變量為1時(shí)，輸出為1。答案：(1)四變量多數(shù)表決電路的真值表如表R5.6ABCDYABCDY00000

21、100000001010010001001010000110101110100011000010101101101100111010111111111表 R5.6ABCDY由表R5.6，寫(xiě)出Y的表達(dá)式：Y = ABCD - ABCD - ABCD - ABCD用卡諾圖化簡(jiǎn)，如圖 R5.5。化簡(jiǎn)得Y =BCD - ACD - ABD - ABC將變換得，Y = BCD ACD ABD ABC寫(xiě)出邏輯圖，如圖 R5.60000000000（1100u000011110011110題5.1分析圖P5.1所示組合電路，寫(xiě)出輸出Y的邏輯函數(shù)式，列出真值表，說(shuō)明邏輯功能。A A2Y0B A1Y1CAoY2

22、74 L138Y3Y45V S1丫5cS2Y6S3Y7一 &_ Y解：（1）寫(xiě)出輸出 Y的邏輯函數(shù)該電路式由3線(xiàn)8線(xiàn)譯碼器74LS138和一個(gè)與門(mén)構(gòu)成。使能端S3 =1, =S廣0時(shí)，譯碼器處于譯碼狀態(tài)，其輸出為 Y=mi, m是由A , A , A （或圖中A,B,C ）構(gòu)成的最小項(xiàng)。Y） = m。=民 A A0Y7 = m = A2 A| Ao將A2二A, A二BA二C代入上述各式，Y0,Yz變?yōu)?Y0 ABCY7 二 ABCY =Y0 Y；二 ABC ABC =(A B C)(A B AB AB AC AC BC BC(2) 列出真值表，女口 表A5.2所示。(3) 分析邏輯功能由真值表

23、A5.2可知，當(dāng)A二B二C=0時(shí)，Y =0 ;當(dāng) A=B=C=1 時(shí)，Y =0 因此，該電路是一個(gè)不一致電路，即當(dāng)A,B,C相同時(shí)，Y為0; A, B,C不同時(shí)，Y為1。表 A5.2ABCY00000011010101111001101111011110先權(quán)高低設(shè)火警為A，急救為B,報(bào)警為C,分別編碼00、 電路如圖A5.2(b)所示。01、10,列真值表A5.6。畫(huà)卡諾圖 圖A5.2(a)。BC A010J)0010000F =AB00 01 11 10X0(廠1)000000 01 11 10FF2ABCF2000XX00110010010110110000101001100011100表

24、 A5.6題5.4電話(huà)室對(duì)3種電話(huà)編碼控制，按緊急次序排列優(yōu) 是：火警電話(huà)、急救電話(huà)、報(bào)警電話(huà)試設(shè)計(jì)該編碼電路。題5.8某學(xué)校有三個(gè)實(shí)驗(yàn)室，每個(gè)實(shí)驗(yàn)室各需 2kW電力。這三個(gè)實(shí)驗(yàn)室由兩臺(tái)發(fā)電機(jī)組供電, 一臺(tái)是2kW，另一臺(tái)是4kW。三個(gè)實(shí)驗(yàn)室有時(shí)可能不同時(shí)工作，試設(shè)計(jì)一邏輯電路，使資源合理分配。解：(1 )分析題意設(shè)輸入變量為 A、B、C表示三個(gè)實(shí)驗(yàn)室，工作為 1,不工作為0;設(shè)輸出變量為 X、Y，分別表示2kW , 4kW的發(fā)電機(jī)，啟動(dòng)為 1,不啟動(dòng)為0。(2)列真值表分析過(guò)程可列出真值表如 表A5.9所示。表 A5.9ABCX Y000000011001010011011001010101

25、1100111111由真值表畫(huà)出卡諾圖，如圖圖A5.6所示。(3)畫(huà)卡諾圖(4) 邏輯表達(dá)式將圖A3-6-1 ( a)的卡諾圖化簡(jiǎn)得X 八(124,7)Y (3,5,6,7)=A 二 B 二 C二 AB BC AC21#(5) 畫(huà)邏輯電路圖由邏輯表達(dá)式可畫(huà)出邏輯圖，如圖A5.7所示。#題5.9用全加器實(shí)現(xiàn)4位8421BCD碼解：用全加器實(shí)現(xiàn) 4位8421BCD碼相加時(shí)，其和是二進(jìn)制碼。當(dāng)和數(shù)小于等于9時(shí)，8421BCD碼與二進(jìn)制碼相同。但當(dāng)和數(shù)大于9時(shí)，8421BCD碼產(chǎn)生進(jìn)位(逢十進(jìn)一)，所以用二進(jìn)制全加器對(duì)兩個(gè)8421BCD碼相加后，需要將二進(jìn)制表示的和數(shù)轉(zhuǎn)換成8421BCD碼。轉(zhuǎn)換原理：

26、4位二進(jìn)制數(shù)是逢十六進(jìn)一，4位BCD碼是逢十進(jìn)一，所以當(dāng)二進(jìn)制數(shù)表示的和數(shù)大于9時(shí)，就應(yīng)加6實(shí)現(xiàn)逢十進(jìn)一，而小于等于 9不加6，電路如圖A5.8所示。A3 A2_A1_AB3B2 -BlBo A3A2B2 74283Bl1C4A1Ao74 283B3B2FoB1BoCo7485 Fa=bB3FaB IA=B IaBA3A2A1BoC4S3S2Si So題5.11在某項(xiàng)比賽中，有 A , B , C三名裁判。其中 A為主裁判。當(dāng)兩名(必須包括 A在內(nèi))或 兩名以上裁判認(rèn)為運(yùn)動(dòng)員合格后發(fā)出得分信號(hào)。試用4選1MUX設(shè)計(jì)此邏輯電路。解 列出真值表。設(shè)合格為1，不合格為0, A , B , C為輸入邏

27、輯變量，F(xiàn)為輸出邏輯變量，其真 值表如表A5.11所示。確定地址輸入變量令A(yù)Ao = AB。O寫(xiě)出F的表達(dá)式。F 二 ABC ABC ABC 二 ABC AB0確定Di，使y=f。把F表達(dá)式與4選1MUX的功能表達(dá)Y式相比較，并取 D, = Do二Of (D),2 二 C , D3 = 1，則有 y=F。0畫(huà)邏輯圖如圖A5.11所示。_c SA1AoYMUXD 0 D1 D 2 D 3表A5.11 真值表輸入輸出ABCF0 0 100 1 000 1 101 0 001 0 111 1 011 1 11題5.12試用雙四選一 74LS153設(shè)計(jì)全減器電路。解：(1)列真值表，如表A5.12所示

28、。A，B i分別為被減數(shù)，減數(shù)，為低位向本位的借位,Ci為本位向高一位的借位。表 A5.12ABiCi 丄SiCi0000000111010110110110010101001100011111(2)表A5.12的邏輯函數(shù)與四選一的輸出邏輯函數(shù)對(duì)比。并畫(huà)出邏輯圖對(duì)比可采用邏輯函數(shù)式 對(duì)比，也可以采用真值表對(duì)比。方法一：采用邏輯函數(shù)式對(duì)比表A5.12的輸出S，G的表達(dá)式分別為 S =AiBc+ABCid + ABCi+ABCG = A B G 4 * A BCj 丄 * A BjCi+ A BjCj對(duì)于輸出 Si, Ci廠分別進(jìn)行設(shè)計(jì)，先設(shè)計(jì)S。利用 74LS153的一個(gè)四選一，如令Y1=S則S

29、 = ABG 丄+ABiG+ ABiG+AiBiGY1=4厲口0 A1A0D11 A1A0D12 A1A0D令A(yù), = A, Ao = Bi則上兩 式對(duì)比 結(jié)果為13D10 二Ci,D11 =CjD12 二 CiD13 - Ci j。設(shè)計(jì)Ci。與上述方法同，令74LS153的Y2 = Ci，則有D20 = G厶，D21 = 1Q22 = 0, D23 = G畫(huà)出邏輯圖，如圖A5.12所示。25SiCiABC-i題5.14用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù) Z =ABC AD ACD解：當(dāng)使能控制端 S =0時(shí)，8選1數(shù)據(jù)選擇器輸出與輸入之間的關(guān)系表示為丫 -(AAAjDo (A2AA

30、OD1 (A2AAJD2(弘人心(A2AAOD4(AA1Ao)D5(AAA0)D6 (A2AAOD78選1數(shù)據(jù)選擇器有3位地址輸入(n=3),能產(chǎn)生任何形式的四變量以下的邏輯函數(shù)，故可將 給定的函數(shù)式化成與上式完成對(duì)應(yīng)的形式z =ABC A(C c)(b B)d a(b B)cD二 ABC ABCD ABCD ABCD aBCD ABCD ABCD=ABC 1 ABC 0 AbC 0 Abc 0 abc d aBc d abC D abc D對(duì)照Y, Z兩式，令Y =Z可得A2 = A、A = B、人=CD0 =1,Dr = D2 = D3 = 0D4 = D5 = D6 = D7 = D電路

31、的接法如圖A5.14所示。ZY74LS151STA2Ai Ao0 Di D2 D3D4D三、試畫(huà)出用三個(gè)二輸入的“與非”門(mén)實(shí)現(xiàn)A B的等效邏輯電路圖。解：將表達(dá)式化成“與非一與非“表達(dá)式如下后，即可畫(huà)出電路圖。L二A B二A B二此 B#A_q&ji題4.2電路如圖4.2（a）、（b）、（c）、（d）所示，試找出電路中的錯(cuò)誤，并說(shuō)明為什么。27#圖(b)圖(c)VCcAYBGt（C）圖（a）:電路中多余輸入端接“1”是錯(cuò)誤的，或門(mén)有一個(gè)輸入為1,輸出即為1。:電路中多余輸入端接“ 0 ”電平是錯(cuò)誤的，與門(mén)輸入有一個(gè)為0，輸出即為0。:電路中兩個(gè)與門(mén)輸出端并接是錯(cuò)誤的，會(huì)燒壞器件。因?yàn)楫?dāng)兩個(gè)與非

32、門(mén)的輸出電平不相等時(shí)，兩個(gè)門(mén)的輸出級(jí)形成了低阻通道，使得電流過(guò)大，從而燒壞器件。圖（d）:電路中兩 OC門(mén)輸出端雖能并接，但它們沒(méi)有外接電阻至電源，電路不會(huì)有任何輸出電壓，所以是錯(cuò)誤的。題4.3如圖P4.3所示的電路，寫(xiě)出輸出端的邏輯函數(shù)式，并分析電路的邏輯功能。解：由題意知：Y輸出為A，Y2輸出為B，丫3輸出為AB，丫4輸出為AB。根據(jù)oc門(mén)的線(xiàn)與功能，可以求得y的邏輯函數(shù)：y二ABgAB二AB ab二a二b，該電路實(shí)現(xiàn)異或功能。題4.5 CMOS門(mén)電路如圖P4.5所示，分析電路的功能，寫(xiě)出功能表，并畫(huà)出相應(yīng)的邏輯符號(hào)。#VddY#解：真值表見(jiàn)表 A4.5所示。#EAY1X高阻001010分

33、析：巨=1時(shí)，TG截止，輸出高阻態(tài)；巨=0時(shí)，TG導(dǎo)通，Y=A邏輯符號(hào)如圖A4.5。E解：(a) LABC DEF =ABCDEF是一個(gè)六輸入的與非邏輯關(guān)系；(b) L2二A B (C D EH A B C D E是一個(gè)六輸入的或非邏輯關(guān)系;(c) L3二ABCDE五輸入與非邏輯關(guān)系；(d) L4 = A B CgD E F=A B C D E F題4.14 用增強(qiáng)型NMO管構(gòu)成的電路如圖 4.14所示。試寫(xiě)出F的邏輯表達(dá)式。一、選擇題(1) 滿(mǎn)足 b時(shí)，與非門(mén)輸出為低電平。(a) 只要有一個(gè)輸入為高電平(b) 所有輸入都是高電平(c) 所有輸入都是低電平(2) 對(duì)于未使用的或非門(mén)輸入，正確的

34、處理方法是_a(a) 連接到地(b) 直接連接到Vcc(c) 通過(guò)電阻連接到地(3) 異或門(mén)的等效電路包含_b。(a) 兩個(gè)或門(mén)、一個(gè)與門(mén)和兩個(gè)非門(mén)(b) 兩個(gè)與門(mén)、一個(gè)或門(mén)和兩個(gè)非門(mén)(c) 兩個(gè)與門(mén)和一個(gè)或門(mén)五、利用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)以下各式。(4)ABC (A B)C(5)Y A,B,C,D 八 m(i =0,1,2,4,5,6,7,14,15)i六、用卡諾圖化簡(jiǎn)法化簡(jiǎn)以下邏輯函數(shù)(1) Y 二 AB ABC AB( 2)Y 二 AB ABD AC BCD七、用卡諾圖化簡(jiǎn)法化簡(jiǎn)以下邏輯函數(shù)(1) Y =ABC ABC ABC ABC 給定的約束條件為 ABC 入BC=0(2)

35、 Y = ABC - ABC - ABCD給定的約束條件為 A二B =0題2.5寫(xiě)出下列各式的反函數(shù)。(1)Y =(A BC)CD(4)Y =ABC (A B C)AB BC AC題2.6寫(xiě)出下列各式的對(duì)偶式。(1)Y 二AB C D E(2)Y =(A B C)(AB CD) E題2.13化簡(jiǎn)下列邏輯函數(shù)(方法不限)。29(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D五、4. C 5. AC - BC - AD六、1.Y =B AC31(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D#(1) Y =AB

36、 AC CD D(2) Y =(A B)D (AB BD)C ACBD D七、(1) Y 二 A BC BC ;(2)題 2.51.0001001111y0000000111100000j11000011100001111000 01 11 10Y 二 AC BC 或 Y 二 AC AC 或 Y 二 BC BC 或 Y 二 BC AC ;解:Y =A*(B C) C D =A C D#(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D#(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD DY =(A B C)LAB

37、C (A B)(B C)(A C)4.解：=(A B C)LABC AB BC AC=ABC ABC ABC ABC題 2.61. Y =(A B)CDE2. Y =(A B C)(AB CD) E) =(ABC) (A B)(C D)E =ABC (A B)(C D)E題 2.131. Y 二A B C D 2. Y 二 AB AC D 或 Y 二 BC AC D一、填空題.模擬 信號(hào)；在時(shí)間和數(shù)值上是離散和量化的信號(hào)是1. 在時(shí)間和數(shù)值上都是連續(xù)變化的信號(hào)是數(shù)字信號(hào)。#2. 表示邏輯函數(shù)常用的方法有4種，它們是_真值表，邏輯函數(shù)式,邏輯圖,卡諾圖。二、請(qǐng)完成下列題的進(jìn)制轉(zhuǎn)換1. (1011

38、001)2 =()102. (16.6875)10 =()21.89;2. 10000.1011題1.11寫(xiě)出下列BCD碼對(duì)應(yīng)的十進(jìn)制數(shù)。(1) (010110010110)8421bcd(2) (01001000111) 8421BCD 答：596; 247; 2796、填空題1 .十進(jìn)制數(shù)315轉(zhuǎn)換為二進(jìn)制數(shù)為（）。A. 0001 1001 1001B. 0001 0011 1011C. 0100 1001 1101D . 0100 1001 01102. 8421BCD碼（01010010）轉(zhuǎn)換為十進(jìn)制數(shù)為 （A. 38 B. 82 C. 52 D. 283. 有一個(gè)8位D/A轉(zhuǎn)換器，設(shè)

39、它的滿(mǎn)度輸出電壓為壓為（）。）。25.5V，當(dāng)輸入數(shù)字量為 11101101時(shí)，輸出電33A . 12.5V B . 12.7V C . 23.7V D . 25V4 .如果異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器為10個(gè)，則計(jì)數(shù)狀態(tài)有（）種。A . 20 B . 200 C . 1000 D. 10245 . 一片存儲(chǔ)容量為8K*4的只讀存儲(chǔ)器ROM芯片應(yīng)該有（）條地址線(xiàn)。A . 10 B . 11 C . 2 D. 136. 對(duì)于四位二進(jìn)制計(jì)數(shù)器， 初始狀態(tài)為0000,經(jīng)過(guò)100個(gè)脈沖后進(jìn)入（）狀態(tài)。A . 0100 B . 00 01C. 0011 D. 10007. 下列說(shuō)法正確的是（）。B . CO

40、MS集成門(mén)電路集成度A .雙極型數(shù)字集成門(mén)電路是以場(chǎng)效應(yīng)管為基本器件構(gòu)成的集成電路;高，但功耗較高；C . TTL邏輯門(mén)電路是以晶體管為基本器件構(gòu)成的集成電路；D . TTL邏輯門(mén)電路和COMS集成門(mén)電路不能混合使用。&一個(gè)4位串行數(shù)據(jù)，輸入 4位移位寄存器，時(shí)鐘脈沖頻率為1KHZ，經(jīng)過(guò)（）可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。A . 8ms B . 4ms C . 2ms D . 1ms9 . 下列邏輯代數(shù)基本運(yùn)算關(guān)系式中不正確的是 （）。A . A+A=AB . AZA C . A+0=0 D . A+1=110 . 4分頻電路是指計(jì)滿(mǎn)（）個(gè)時(shí)鐘脈沖CP后產(chǎn)生一個(gè)輸出信號(hào)。A . 2 B . 4 C

41、 . 6 D . 81 1 .下列邏輯電路中為時(shí)序邏輯電路的是（）。A.變量譯碼器 B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器12. N個(gè)觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。 A. N- 1 B. NC. N+1 D. 2N13. 有一個(gè)與非門(mén)構(gòu)成的基本 rs鎖存器，欲使該鎖存器保持原態(tài)即 Qn+1）=d則輸入信號(hào)應(yīng)為（）。A. S= R= 0 B. S= R= 1 C. S= 1, R二 0 D. S=0, R= 1-_14. 邏輯表達(dá)式(A+ B) (A+ C) = ()。A. AB + AC B. A+ BC C. B + AC D. C+ AB15. 設(shè)F = AB CD則它的反

42、函數(shù)是()。A. A BC D B. (A B)(C D) C. (A B)(C D) D. AB.CD16. 最小項(xiàng)ABCD的邏輯相鄰項(xiàng)是（）。A. ABCD B. ABCD C. ABCD D. ABCD17. 對(duì)于JK觸發(fā)器，輸入J = 0, K= 1, CP脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為（）。 A. 0 B. 1C. d D.不確定18. 個(gè)T觸發(fā)器，在T=0時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器（）。A. 翻轉(zhuǎn)B.置1 C.保持原態(tài)D.置019 .比較兩個(gè)一位二進(jìn)制數(shù) A和B,當(dāng)A=B時(shí)輸出F=1,則F的表達(dá)式是（）。 A . F=ABB. F =AB C. AB D. F=A O B20. 二輸

43、入端或非門(mén)，其輸入端為A、B,輸出端為Y，則其表達(dá)式Y(jié)= （）。 A . AB B. ABC. A B D. A+B1. 構(gòu)成組合邏輯電路的基本邏輯單元電路是（）。）和轉(zhuǎn)換速度兩個(gè)參數(shù)描述。2. 體現(xiàn)A/D和D/A轉(zhuǎn)換器的工作性能的技術(shù)指標(biāo)，可采用（丿極數(shù)碼管。Rd=1 , Sd=0 ,則觸發(fā)器直接置成（）狀3. 當(dāng)七段顯示譯碼器的輸出為高電平有效時(shí)，應(yīng)選用共（4. 觸發(fā)器異步輸入端為低電平有效時(shí)，如果異步輸入端 態(tài)。5. 數(shù)字電路中，常用的脈沖波形產(chǎn)生電路是（）器。6. 幾個(gè)集電極開(kāi)路與非門(mén)（OC門(mén)）輸出端直接相連，配加負(fù)載電阻后實(shí)現(xiàn)（）功能。7. 對(duì)于D/A轉(zhuǎn)換器，其轉(zhuǎn)換位數(shù)越多，轉(zhuǎn)換精度

44、會(huì)越（）。&若用二進(jìn)制代碼對(duì) 48個(gè)字符進(jìn)行編碼，則至少需要（）位二進(jìn)制數(shù)。9. 一個(gè)邏輯函數(shù)，如果有 n個(gè)變量，則有（）個(gè)最小項(xiàng)。10. 十六路數(shù)據(jù)選擇器，其選擇控制輸入端有（）個(gè)。三、分析計(jì)算題（共 32分）1.八選一數(shù)據(jù)選擇器74LS151的真值表如下表，圖為由八選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，圖中a1a。、b1b0為兩個(gè)二位二進(jìn)制數(shù)，試列出電路的真值表，并說(shuō)明其邏輯功能。（10分）二1aob1AY廠UsA274LS151A1A0D0D1 D2 D3 D4 d5 d6 D7FF丨k352 寫(xiě)出下圖所示電路中各觸發(fā)器的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出其狀態(tài)表、狀態(tài)圖、時(shí)序圖，并且分 析電路的功能。（16分）Q2QiCP計(jì)數(shù)脈沖CR清零脈沖3.兩相脈沖產(chǎn)生電路如下圖所示，試畫(huà)出在CP作用下1、 2的波形，并說(shuō)明 ”、觸發(fā)器的初始狀態(tài)為2的相位差。0。#yiKTmj-LTLnTL為1時(shí)，開(kāi)關(guān)接4.圖示D/A轉(zhuǎn)換器。已知R=20K Q ,Vref=20V ;當(dāng)某位數(shù)為0,開(kāi)關(guān)接地, 運(yùn)放反相端。試求（1） Vo的輸出范圍；當(dāng)D3D2DiDo=111O時(shí)，Vo=?#四、設(shè)計(jì)題A在內(nèi)）認(rèn)為1.舉重比賽中有 A、B、C三名裁判，A為主裁，當(dāng)兩名或