電子設(shè)計(jì)自動(dòng)化的特點(diǎn)

1、電子設(shè)計(jì)自動(dòng)化的特點(diǎn)電子設(shè)計(jì)自動(dòng)化（EDA:ElectronicDesignautomation）是將計(jì)算機(jī)技術(shù)應(yīng)用于電子設(shè)計(jì)過程中而形成的一門新技術(shù)。下面我們一起分析一下電子設(shè)計(jì)自動(dòng)化的特點(diǎn)，喜歡的朋友快來看看吧!電子設(shè)計(jì)自動(dòng)化的發(fā)展優(yōu)勢(shì)一、電子設(shè)計(jì)自動(dòng)化技術(shù)概述2世紀(jì)末，電子設(shè)計(jì)技術(shù)獲得了飛速的發(fā)展，現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即EDA（ElectronicDesignAutomation）技術(shù)。EDAJ術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDAX具軟件平臺(tái)上，對(duì)以硬件描述語言HDL（HardwareDescriptionLanguage）為系統(tǒng)邏輯描述手段完

2、成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDAK術(shù)在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)，IC版圖設(shè)計(jì)技術(shù)、ASIC測(cè)試和封裝技術(shù)、FPGA/CPL端程下載技術(shù)、自動(dòng)測(cè)試技術(shù)等；在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAMb計(jì)算機(jī)輔助測(cè)試（CAT）、計(jì)算機(jī)輔助工程（CAE）技術(shù)以及多種計(jì)算機(jī)語言的設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等。二、電子設(shè)計(jì)自動(dòng)化技術(shù)的發(fā)展歷程EDAK

3、術(shù)的發(fā)展經(jīng)歷了一個(gè)由淺到深的過程。2世紀(jì)7年代，隨著中小規(guī)模集成電路的開發(fā)應(yīng)用，傳統(tǒng)的手工制圖設(shè)計(jì)印刷電路板和集成電路的方法已無法滿足設(shè)計(jì)精度和效率的要求，因此工程師們開始進(jìn)行二維平面圖形的計(jì)算機(jī)輔助設(shè)計(jì)，以便把人們從繁雜、機(jī)械的版圖設(shè)計(jì)工作中解脫出來，這就產(chǎn)生了第一代EDA工具。到了8年代，為了適應(yīng)電子產(chǎn)品在規(guī)模和制作上的需要，隨之出現(xiàn)了以計(jì)算機(jī)仿真和自動(dòng)布線為核心技術(shù)的第二代EDAJJ術(shù)。其特點(diǎn)是以軟件工具為核心，通過這些軟件完成產(chǎn)品開發(fā)的設(shè)計(jì)、分析、生產(chǎn)、測(cè)試等各項(xiàng)工作。9年代后，EDA技術(shù)繼續(xù)發(fā)展，出現(xiàn)了以高級(jí)語言描述、系統(tǒng)級(jí)仿真和綜合技術(shù)為特征的第三代EDA技術(shù)。它的出現(xiàn)，極大地提高

4、了系統(tǒng)設(shè)計(jì)的效率，使廣大的電子設(shè)計(jì)師開始實(shí)現(xiàn)“概念驅(qū)動(dòng)工程”的夢(mèng)想。設(shè)計(jì)師們擺脫了大量的輔助設(shè)計(jì)工作，而把精力集中于創(chuàng)造性的方案與概念構(gòu)思上，從而極大地提高了設(shè)計(jì)效率，縮短了產(chǎn)品的研制周期。由此可見，EDAK術(shù)可以看做是電子CAD勺高級(jí)階段。EDAX具的出現(xiàn)，給電子系統(tǒng)設(shè)計(jì)帶來了革命性的變化。隨著Intel公司Pentium處理器的推出，Xilinx等公司幾十萬門規(guī)模的FPGA勺上市，以及大規(guī)模的芯片組和高速、高密度印刷電路板的應(yīng)用，EDAK術(shù)在仿真、時(shí)序分析、集成電路自動(dòng)測(cè)試、高速印刷電路板設(shè)計(jì)及操作平臺(tái)的擴(kuò)展等方面都面臨著新的巨大的挑戰(zhàn)。這些問題實(shí)際上也是新一代EDAK術(shù)未來發(fā)展的.趨勢(shì)。

5、三、電子設(shè)計(jì)自動(dòng)化技術(shù)的優(yōu)勢(shì)在傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)中，手工設(shè)計(jì)占了較大的比例。一般先按電子系統(tǒng)的具體功能要求進(jìn)行功能劃分，然后將每個(gè)電子模塊畫出真值表，用卡諾圖進(jìn)行手工邏輯簡(jiǎn)化，寫出布爾表達(dá)式，畫出相應(yīng)的邏輯線路圖，再據(jù)此選擇元器件，設(shè)計(jì)電路板，最后進(jìn)行實(shí)測(cè)與調(diào)試。手工設(shè)計(jì)方法主要有以下缺點(diǎn)：復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難;由于無法進(jìn)行硬件系統(tǒng)功能仿真，如果某一過程存在錯(cuò)誤，查找和修改十分不便;設(shè)計(jì)過程中產(chǎn)生大量文檔，不易管理;對(duì)于IC設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差;只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè)。與之相比，EDAJ術(shù)的優(yōu)勢(shì)則顯而易見。1 .用H

6、DLM數(shù)字電子系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證，保證設(shè)計(jì)過程的正確性，可以大大降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期。2 .EDA工具之所以能夠完成各種自動(dòng)設(shè)計(jì)過程，關(guān)鍵是有各類庫(kù)的支持，如邏輯仿真時(shí)的模擬庫(kù)、邏輯綜合時(shí)的綜合庫(kù)、版圖綜合時(shí)的版圖庫(kù)、測(cè)試綜合時(shí)的測(cè)試庫(kù)等。3 .某些HDL語言也是文本3型的語言（如VHDL）極大地簡(jiǎn)化設(shè)計(jì)文檔的管理。4 .EDA技術(shù)中最為令人矚目的功能，即最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能是日益強(qiáng)大的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。這極大地提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。5 .傳統(tǒng)的電子設(shè)計(jì)方法至今沒有任

7、何標(biāo)準(zhǔn)規(guī)范加以約束，因此，設(shè)計(jì)效率低，系統(tǒng)性能差，開發(fā)成本高，市場(chǎng)競(jìng)爭(zhēng)能力小。EDAK術(shù)的設(shè)計(jì)語言是標(biāo)準(zhǔn)化的，不會(huì)由于設(shè)計(jì)對(duì)象的不同而改變；它的開發(fā)工具是規(guī)范化的，ED岷件平臺(tái)支持任何標(biāo)準(zhǔn)化的設(shè)計(jì)語言;它的設(shè)計(jì)成果是通用性的，IP核具有規(guī)范的接口協(xié)議。良好的可移植與可測(cè)試性，為系統(tǒng)開發(fā)提供了可靠的保證。6 .EDA技術(shù)最大的優(yōu)勢(shì)就是能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)、.i?>r方案中。7 .EDA不但在整個(gè)設(shè)計(jì)流程上充分利用計(jì)算機(jī)的自動(dòng)設(shè)計(jì)能力，在各個(gè)設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真模擬，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整的測(cè)試。而傳統(tǒng)的設(shè)計(jì)方法，如單片機(jī)

8、仿真器的使用僅僅只能在最后完成的系統(tǒng)上進(jìn)行局部的軟件仿真調(diào)試，在整個(gè)設(shè)計(jì)的中間過程是無能為力的。四、電子設(shè)計(jì)自動(dòng)化技術(shù)的展望目前，現(xiàn)代集成電路技術(shù)的發(fā)展使以現(xiàn)場(chǎng)可編程門陣列為代表的大容量可編程邏輯器件的等效門數(shù)迅速提高，其規(guī)模直逼標(biāo)準(zhǔn)門陣列，達(dá)到了系統(tǒng)集成的水平。特別是進(jìn)入2世紀(jì)9年代后，隨著CPLD、FPG邵現(xiàn)場(chǎng)可編程邏輯器件的逐漸興起，VHDLVerilog等通用性好、移植性強(qiáng)的硬件描述語言的普及，ASIC技術(shù)的不斷完善，EDAft術(shù)在現(xiàn)代數(shù)字系統(tǒng)和微電子技術(shù)應(yīng)用中起著越來越重要的作用。從通常意義上來說，現(xiàn)代電子系統(tǒng)的設(shè)計(jì)已經(jīng)再也離不開EDAg術(shù)的幫助了。21世紀(jì)將是EDAK術(shù)的高速發(fā)展時(shí)期，并著眼于數(shù)