頻率計(jì)設(shè)計(jì)方法

1、頻率計(jì)設(shè)計(jì)方法 1.基本工作原理 頻率計(jì)是實(shí)驗(yàn)室常用儀器,用其測(cè)量外輸入信號(hào)的頻率.首先有準(zhǔn)確的頻率源，用它產(chǎn)生的頻率信號(hào)經(jīng)過(guò)分頻電路后得到標(biāo)準(zhǔn)時(shí)間等于一秒的閘門信號(hào)，并在閘門信號(hào)的后沿由鎖存清零控制器產(chǎn)生鎖存信號(hào)使鎖存器鎖存數(shù)據(jù)、產(chǎn)生清零脈沖使計(jì)數(shù)器清零，以便下一次重新開始計(jì)數(shù)。 被測(cè)頻率信號(hào)在閘門開啟的一秒鐘內(nèi)可以通過(guò)閘門電路進(jìn)入BCD碼計(jì)數(shù)器進(jìn)行計(jì)數(shù)，當(dāng)閘門信號(hào)的后沿到來(lái)時(shí)計(jì)數(shù)器停止計(jì)數(shù)，同時(shí)在鎖存信號(hào)的控制下將計(jì)數(shù)結(jié)果鎖存在鎖存器中，被鎖存的數(shù)據(jù)經(jīng)譯碼驅(qū)動(dòng)電路譯碼后驅(qū)動(dòng)數(shù)碼顯示電路。 2 電路分析與設(shè)計(jì)（1）晶體振蕩器和分頻器用內(nèi)含非門電路的集成芯片4060外加石英晶體的方法構(gòu)成晶體振

2、蕩器，4060是16腳雙列直插式CMOS集成電路，內(nèi)含6級(jí)反向器、一級(jí)施密特反向器和14級(jí)串行2分頻電路，其中Q4Q10和Q12Q14共10個(gè)引腳有輸出端。最大分頻比是1/16384。11腳是時(shí)鐘輸入端（Clock-in），12腳是復(fù)位端（Reset），這兩個(gè)信號(hào)與各級(jí)分頻輸出之間的關(guān)系見表6.6.1。 表6.6.1 4060真值表Clock-inResetOutput上升沿0不變下降沿0計(jì)數(shù)分頻1全0 選用32.768MHz晶體，經(jīng)4060芯片的14級(jí)二分頻之后，在第三腳只能得到2Hz頻率信號(hào)，要想得到寬度為1秒的閘門信號(hào)，還需要兩極二分頻器，所以在4060的Q14輸出端（第三腳）又串入一只

3、雙4位二進(jìn)制計(jì)數(shù)器4520。4520的R端為高電平時(shí)各個(gè)輸出端均復(fù)位為0，R端為底電平時(shí)，有兩種可以讓計(jì)數(shù)器計(jì)數(shù)的方法：一是EN端保持高電平時(shí)CLK輸入端每輸入一個(gè)脈沖的上升沿，計(jì)數(shù)器均可加1。二是當(dāng)CLK保持底電平時(shí)EN端每輸入一個(gè)脈沖的下降沿，計(jì)數(shù)器可加1。所以按圖6.6.3的接線方法，從4520的Q1輸出端的信號(hào)就是再經(jīng)過(guò)四分頻的正負(fù)半周均為1秒的方波信號(hào)。其中脈寬為1秒的正信號(hào)就是閘門信號(hào)（Gate）。U2A也可以選用BCD碼計(jì)數(shù)器4518，為了保證Q1輸出端分頻邏輯的正確性，須將4518接成4分頻電路，4518芯片的R、EN、和CLK三腳的控制邏輯與4520完全一樣，所以要改成4分頻

4、電路，須按圖6.6.4的方式接線。 （2）鎖存清零控制器鎖存信號(hào)是用來(lái)鎖存1秒閘門時(shí)間內(nèi)計(jì)數(shù)結(jié)果的，所以應(yīng)在閘門脈沖結(jié)束后產(chǎn)生鎖存信號(hào)。清零信號(hào)是用來(lái)對(duì)計(jì)數(shù)器清零的，必須在鎖存信號(hào)之后到來(lái)。這一電路可用十進(jìn)制循環(huán)計(jì)數(shù)器4017來(lái)完成。4017是16腳雙列直插式CMOS集成電路，有兩個(gè)控制端，即復(fù)位端RST（15腳）和使能端（13腳）；一個(gè)時(shí)鐘輸入端CLK（14腳）；一個(gè)進(jìn)位輸出端CO（12腳）和十個(gè)循環(huán)輸出端Q0Q9。當(dāng)RST為高時(shí)，除Q0輸出“1”外，所有輸出端均為“0”，當(dāng)RST和均為低時(shí)，它對(duì)CLK端輸入的時(shí)鐘脈沖上升沿進(jìn)行循環(huán)計(jì)數(shù)，Q0Q9依次循環(huán)輸出高電平。根據(jù)這一特點(diǎn)可以設(shè)計(jì)出鎖存

5、清零控制器電路。來(lái)自4520的Q1端的閘門信號(hào)是正邏輯信號(hào)，閘門開啟期間為高電平，這時(shí)4017的Q1端為“0”，計(jì)數(shù)器可以正常計(jì)數(shù)。閘門信號(hào)結(jié)束后級(jí)數(shù)停止，4017開始工作，來(lái)自4060的Q13端的脈沖重復(fù)頻率比閘門信號(hào)低8倍，第二個(gè)脈沖上升沿使4017的Q1變高，將計(jì)數(shù)器中的數(shù)據(jù)鎖存在鎖存器中。第三個(gè)脈沖上升沿使4017的Q2變回低電平，Q1變成高電平，鎖存器中的數(shù)據(jù)不變，但計(jì)數(shù)器被清零。第三個(gè)脈沖上升沿使Q0和Q1均變低，鎖存器中的數(shù)據(jù)仍然不變，計(jì)數(shù)器保持“0”狀態(tài)，但由于這時(shí)的閘門信號(hào)仍然是低電平，所以計(jì)數(shù)器并不計(jì)數(shù)。到第八個(gè)脈沖結(jié)束時(shí)，4017只循環(huán)到Q7為高電平，還沒有輪到Q0第二次

6、變高，第二個(gè)閘門脈沖就開始了，計(jì)數(shù)器重新開始計(jì)數(shù)。在計(jì)數(shù)器計(jì)數(shù)期間，由于鎖存信號(hào)始終為低電平，鎖存器中的數(shù)據(jù)仍然是前一次鎖存的結(jié)果，一直保持到計(jì)數(shù)結(jié)束，鎖存脈沖到來(lái)，鎖存器中的數(shù)據(jù)才被更新。（3）限幅整形電路頻率計(jì)的輸入信號(hào)是各種各樣的，既可能有正弦波、矩形波和三角波，也可能有各種周期的、非周期的脈沖波和奇異波。無(wú)論什么波形，要計(jì)數(shù)準(zhǔn)確，起碼的條件是信號(hào)的信噪比必須足夠大。輸入級(jí)阻抗要足夠高，而且當(dāng)信號(hào)幅度很高時(shí)輸入級(jí)電路不能被燒毀。因此在信號(hào)輸入端應(yīng)有一級(jí)高阻輸入低噪聲前置放大器和限幅器，并且應(yīng)有一級(jí)整形電路，把各種輸入信號(hào)變成比較規(guī)范的矩形波。本電路屬于原理型簡(jiǎn)易試驗(yàn)電路，可不考慮前置放大

7、器，僅考慮限幅和整形電路，故可選用圖6.6.6所示電路。內(nèi)帶施密特電路的74LS14將限幅后的信號(hào)變成方波并反相后輸出。 1 2 74LS14 R 1k 5V Ui Uo （4）BCD碼計(jì)數(shù)器計(jì)數(shù)器由BCD碼“0000”計(jì)數(shù)到“1001”時(shí)代表十進(jìn)制從“0”計(jì)數(shù)到 “9”，向高位進(jìn)位發(fā)生在“9+1=10”的時(shí)候，也就是BCD碼“1001”向“0000”跳變， Q3由高變低的時(shí)候，故高位計(jì)數(shù)器要用低位計(jì)數(shù)器Q3的下降沿作為進(jìn)位脈沖。為了滿足這一要求，個(gè)位、十位和百位的進(jìn)位信號(hào)都從本級(jí)的Q3接到高位的EN端，并將各計(jì)數(shù)器的CLK端接地，用清零脈沖控制復(fù)位端（R）。構(gòu)成4級(jí)十進(jìn)制計(jì)數(shù)器電路如圖6.6

8、.7所示。該電路個(gè)位計(jì)數(shù)器輸入信號(hào)和控制信號(hào)的接法也應(yīng)滿足這樣的邏輯，這是因?yàn)檩斎胄盘?hào)在整形電路中經(jīng)過(guò)了反相，為保證計(jì)數(shù)的準(zhǔn)確性，應(yīng)該用輸入信號(hào)的下降沿觸發(fā)計(jì)數(shù)，故應(yīng)從EN端接入輸入信號(hào)，同時(shí)將閘門信號(hào)用74LS14反相后接入最低位十進(jìn)制計(jì)數(shù)器的CLK端。 4518和4520的真值表CLK ENR輸出上升沿10+10下降沿0+1下降沿0不變上升沿0不變上升沿00不變1下降沿0不變1Q0Q3為0圖6.6.7 四位BCD碼計(jì)數(shù)器電路圖6.6.7 四位BCD碼計(jì)數(shù)器電路(5 ).鎖存器數(shù)據(jù)鎖存器一般選用74LS373。該芯片為具有三態(tài)輸出的八D透明鎖存器，輸出端（Q0Q7）可直接與總線相連。當(dāng)三態(tài)允

9、許控制端為低電平時(shí)，Q0Q7為正常邏輯狀態(tài)。當(dāng)為高電平時(shí)，Q0Q7呈高阻態(tài)，既不驅(qū)動(dòng)總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。當(dāng)鎖存允許端LE為高電平時(shí)，Q隨數(shù)據(jù)D而變。當(dāng)LE為低電平時(shí)，Q被鎖存在已建立的數(shù)據(jù)電平。74系列集成電路的電源額定值為+50.5V。超過(guò)5.5V會(huì)燒毀器件，低于4.5V不能正常工作。在進(jìn)行實(shí)驗(yàn)時(shí)必須當(dāng)心。74LS373為20腳雙列直插集成電路，20腳接+5V，10腳接地，其余引腳定義見圖6.6.8。其真值表見表6.6.3。 圖6.6.8 八D透明鎖存器74LS373的用法 表6.6.3 74LS373真值表 OE輸入輸出LEDQLHHHLHLLLL鎖存H

10、高阻(6 )譯碼驅(qū)動(dòng)器 用于驅(qū)動(dòng)共陽(yáng)極型數(shù)碼管顯示器的譯碼驅(qū)動(dòng)電路常用74LS247，它是雙列直插16引腳集成電路，16腳接VCC，8腳接地，其余引腳的定義如圖6.6.9所示。真值表見表6.6.4。74LS247為集電極開路輸出的BCD-7段譯碼/驅(qū)動(dòng)器。輸出端ag為低電平有效，能帶動(dòng)24mA的灌電流（電流從輸出端流入）負(fù)載，可直接驅(qū)動(dòng)指示燈或共陽(yáng)極數(shù)碼管。圖6.6.9 74LS247引腳定義 74LS247真值表見講義. 注：H高電平；L低電平；任意；O截止態(tài)（Off）。當(dāng)要求對(duì)十進(jìn)制數(shù)015進(jìn)行譯碼驅(qū)動(dòng)輸出時(shí)，（消隱輸入）應(yīng)為高電平或開路。當(dāng)要求對(duì)十進(jìn)制數(shù)0進(jìn)行譯碼驅(qū)動(dòng)輸出時(shí)，還要求（脈沖

11、消隱輸入）應(yīng)為高電平或開路。當(dāng)（消隱輸入）為低電平時(shí)，不管其他輸入端的狀態(tài)如何，ag輸出端均為截止態(tài)。當(dāng)（脈沖消隱輸入）和輸入數(shù)據(jù)（AD）均為低電平，且（燈測(cè)試）為高電平時(shí)，ag輸出端均為截止態(tài)，（脈沖消隱輸出）為低電平。當(dāng)（消隱輸入）為高電平或開路時(shí)，（燈測(cè)試）的低電平可使ag輸出端為低電平。根據(jù)以上要求，只要將、和這三個(gè)控制端均接VCC，譯碼驅(qū)動(dòng)電路即可正常工作。(7 )數(shù)碼管常用的小型數(shù)碼管有共陽(yáng)極型數(shù)碼管和共陰極型數(shù)碼管。這里以共陽(yáng)極型數(shù)碼管為例介紹數(shù)碼管的結(jié)構(gòu)和使用方法。圖6.6.10（a）所示為0.5英寸數(shù)碼管的管腳排列（俯視）示意圖，圖6.6.10（b）所示為數(shù)碼管的電路標(biāo)識(shí)圖。

12、無(wú)論是LA5011還是別的型號(hào)，只要是0.5英寸數(shù)碼管，管腳排列都是一樣的，由圖可見，數(shù)碼管的第3腳和第8腳為COM端，接VCC，其余引腳的作用為：7腳接低電平時(shí)a字段輝光；6腳接低電平時(shí)b字段輝光；4腳接低電平時(shí)c字段輝光；2腳接低電平時(shí)d字段輝光；1腳接低電平時(shí)e字段輝光；9腳接低電平時(shí)f字段輝光；10腳接低電平時(shí)g字段輝光；5腳接低電平時(shí)小數(shù)點(diǎn)dp輝光； 共陰極型數(shù)碼管與共陽(yáng)極型數(shù)碼管的區(qū)別僅在于接入電路時(shí)的極性不同。共陰極型數(shù)碼管的COM端應(yīng)該接地，而各個(gè)字段控制端接高電平時(shí)才能輝光。如果不準(zhǔn)備讓某個(gè)筆段（例如小數(shù)點(diǎn)dp）輝光時(shí)，只要將該筆段的控制端懸空或接到COM端即可。 0.5英寸

13、數(shù)碼管每個(gè)字段的最大驅(qū)動(dòng)電流不得超過(guò)20mA（2mA時(shí)即可看見輝光），正常情況下每個(gè)字段上的電壓降為1.62.8V，所以當(dāng)電源電壓為5V時(shí)，在筆段控制端與驅(qū)動(dòng)電路輸出端之間應(yīng)該串接一只200300的限流電阻, 否則既有可能燒毀數(shù)碼管，也有可能燒毀驅(qū)動(dòng)電路。g10f9com8a7b6e1d2com3c4dp5abfcgdedpLA5011(a)(b)ag10f9com8a7d2e1b6com3c4dp5abfcgdedpLA5011圖6.6.10 0.5英寸數(shù)碼管結(jié)構(gòu)示意圖和電路標(biāo)識(shí)圖 (8)完整的動(dòng)態(tài)顯示電路由同學(xué)思考自行設(shè)計(jì)三 連接和調(diào)試步驟1 連接和調(diào)試顯示電路首先連接數(shù)碼管、限流電阻和7

14、4LS247譯碼驅(qū)動(dòng)器。輸入端A、B、C、D可以暫不接線。注意所有數(shù)字集成電路缺口向左時(shí)下面最右邊的引腳都應(yīng)接地，上面最左邊的引腳都應(yīng)接VCC。接好電路后，將74LS247的3腳（）改為接地，通電后對(duì)應(yīng)的數(shù)碼管穎顯示“8”。調(diào)試正確后將3腳（）接線復(fù)原。2 連接和調(diào)試計(jì)數(shù)電路第二步將輸入級(jí)74LS14、鎖存器74LS373、BCD碼計(jì)數(shù)分頻器4518的電路連接好。然后將74LS373的鎖存脈沖輸入端（LE，11腳）全部接到+5V，并將4518計(jì)數(shù)器的清零脈沖輸入端（R，7腳）全部接地。接通電源后從信號(hào)輸入端接進(jìn)頻率信號(hào)（三角波、方波、正弦波均可，電壓幅度不要超過(guò)30VP-P），這時(shí)整個(gè)電路應(yīng)能

15、不間斷的計(jì)數(shù)。3 連接和調(diào)試振蕩分頻器第三步連接由4060和4520（4518）構(gòu)成的振蕩分頻電路和74LS14構(gòu)成的反相電路，連接好并通電后用示波器在4060的2腳（Q13）應(yīng)能看到重復(fù)頻率為4Hz的TTL電平邏輯方波信號(hào)，在4518（4520）的4腳（Q1）應(yīng)能看到重復(fù)頻率為0.5Hz的TTL電平邏輯方波信號(hào)，高電平脈沖寬度為1秒，該信號(hào)被74LS14反相后作為閘門信號(hào)。注意測(cè)量信號(hào)的頻率，由于電路中的電阻是不可調(diào)的，振蕩頻率有一些誤差是正常的，如果頻率嚴(yán)重超差，可將諧振電阻R1調(diào)整一下。根據(jù)經(jīng)驗(yàn)，該電阻可在100k3M之間選擇，一般選用1M或2M即可。4連接和調(diào)試控制電路將4017構(gòu)成的

16、時(shí)序控制器電路連接好并與振蕩分頻電路對(duì)接，通電后在4017的14腳（CLK）、15腳（RST）、2腳（Q1）和4腳（Q2）應(yīng)能用示波器看到4Hz方波信號(hào)、倒相前的閘門信號(hào)、鎖存信號(hào)和清零信號(hào)，波形和時(shí)序如圖6.6.11所示。圖6.6.11 控制電路4017各引腳的控制波形如果波形正常，將這三個(gè)信號(hào)用導(dǎo)線連接到相應(yīng)的控制端后，計(jì)數(shù)器即可正常工作。課程設(shè)計(jì)時(shí)間安排課程設(shè)計(jì)時(shí)間安排1. 3月1日 (星期一) 上午: 講解原理. 下午: 自習(xí).2. 3月2日 (星期二) 上午: 上機(jī)畫原理圖. 下午:上機(jī)畫原理圖.3. 3月3日 (星期三) 上午: 上機(jī)畫原理圖. 下午: 自習(xí).4. 3月4日 (星期四) 上午: 上機(jī)畫原理圖. 下午: 進(jìn)實(shí)驗(yàn)室搭接電路.5. 3月5日 (星期五) 3月12日完常課程設(shè)計(jì)任務(wù).實(shí)驗(yàn)室安排實(shí)驗(yàn)室安排通信0801班(教3-408室室), 李春云老師.通信0804班(教3-403