數字時鐘設計(完全數字電路)

1、精選優(yōu)質文檔-傾情為你奉上數字時鐘設計姓 名 學 號 專業(yè) 電子信息技術 指導教師 成 績 日期 基于555的數字時鐘顯示摘 要：數字鐘是一種用數字電路技術實現時、分、秒 計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，通過555定時器改裝的多諧震蕩器發(fā)出的脈沖頻率具有一定的準確性。在這次設計中對分頻器、計數器、譯碼器和顯示器進行研究編譯，并完成了各種器件的編譯工作，實現數字鐘的功能。有準確計時，以數字形式顯示時、分、秒的時間和校時功能。秒和校時功能都有一個共同特點就是它們都要用到振蕩電路提供

2、的1Hz脈沖信號。在計時出現誤差時電路還可以進行校時和校分，為了使電路簡單所設計的電路不具備校秒的功能。并且要用數碼管顯示時、分、秒，各位均為兩位顯示。1 引言隨著科技的快速發(fā)展，數字電子鐘在實際生活中的應用越來越廣泛，小到普通的電子表，大到航天器等高科技電子產品中的計時設備。數字鐘是一個將“時”，“分”,“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外應有整點報時附加功能。因此，一個基本的數字鐘電路主要由譯碼顯示器、“時”，“分”，“秒”計數器、報時電路和振蕩器組成。作為電子技術的一名學生掌握并能夠獨立自主設計一個數字電子鐘是必要和必須的，既可

3、以加深對課本上理論知識的理解又能鍛煉自己的思考和解決問題的能力。于是，經過查閱許多相關書籍和瀏覽許多網絡未找到目錄項。資源，我做了這款簡單數字電子鐘的設計。2 方案論證2.1 原理設計和功能描述2.1.1 數字計時器的設計思想要想構成數字鐘，首先應選擇一個脈沖源能自動地產生穩(wěn)定的標準時間脈沖信號。而脈沖源產生的脈沖信號地頻率較高，因此，需要進行分頻，使得高頻脈沖信號變成適合于計時的低頻脈沖信號，即“秒脈沖信號”（頻率為1Hz）。經過分頻器輸出的秒脈沖信號到計數器中進行計數。由于計時的規(guī)律是：60秒=1分，60分=1小時，24小時=1天，就需要分別設計60進制，12進制計數器，并發(fā)出驅動信號。各

4、計數器輸出信號經譯碼器、驅動器到數字顯示器，是“時”、“分”、“秒”得以數字顯示出來。2.1.2 數字電子鐘總體框架圖圖1框架圖2.2 單元電路的設計2.2.1 振蕩電路 數字電路中的時鐘是由振蕩器產生的，振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精度決定了數字鐘計時的準確程度，一般來說，振蕩器的頻率越高，計時精度越高。方案一: 石英晶振因為想到要使產生的脈沖較穩(wěn)定，我們首先想到了使用石英晶振電路，即采用37267Hz晶體震蕩器，電路圖如圖2：圖2 石英晶振工作原理：由晶體振蕩器產生37268Hz的1KHz的脈沖經集成塊CD4060分頻后變?yōu)?0Hz脈沖，再經74LS160計數器分頻得到了所

5、需要的1Hz穩(wěn)定脈沖。方案二： 555定時器其中R2=8 k, R1=1K C1=68uF,C4=0.01uF,振蕩電路由555構成的自激多諧振蕩器直接產生 1000Hz時鐘脈沖頻率。圖3 555定時器方案選擇：剛開始的時候覺得用石英晶振比較準確，希望設計更好，雖然使用石英晶振產生頻率穩(wěn)定，但是電路圖很復雜，而且37268晶體振蕩器中阻值要求10MHz以上，還需要分頻電路。而555定時器是我們數字電路基礎中剛學的，對它的用法也很熟悉，并且可以由555構成自激多諧振蕩器通過調節(jié)電阻直接產生1000Hz的脈沖，然后經過分頻器得到1HZ的秒脈沖，經過自己的慎重考慮，最終選用555，舍棄了之前的晶振方

6、案。2.2.2 計數電路數字鐘的計數電路是用兩個六十進制計數電路和一個十二進制計數電路實現的。數字鐘的計數電路的設計可以用反饋清零法。當計數器正常計數時，反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數電路清零，實現相應模的循環(huán)計數。以六十進制為例，當計數器從00，01，02，59計數時，反饋門不起作用，只有當第60個秒脈沖到來時，反饋信號隨即將計數電路清零，實現模為60的循環(huán)計數。在計數部分我們同樣采用了兩種方案，分別是使用74ls160和74ls90，74LS191,74LS74.以下是對兩種芯片連接成60進制計數器和12進制計數器的介紹。方案一： 數字鐘的計數電路是用兩個六十進制計數

7、電路和一個十二進制計數電路實現的，但是考慮到對74LS90比較熟悉，覺得用兩個74LS90來分別控制秒和分的十位和個位。個位采用十進制，十位采用六進制就能完美解決六十進制的秒計數。然后再用74ls191和74ls74來分別控制時的個位和十位。圖4 90十進制計數器方案二： 采用74LS160分別連成60進制計數器和24進制計數器圖5 60進制計數器圖6 24進制計數器計數部分方案選擇：因為對74ls90用法很熟悉，但是其最大是十進制，所以我們通過把時分秒的十位和個位分開來分別計數。想法很有新意，雖然比其他的電路多了芯片，但是原理很簡單。所以就選用74LS90和74ls191，74ls74來作為

8、計數器。2.2.3 譯碼與顯示電路 圖7譯碼是編碼的相反過程，譯碼器是將輸入的二進制代碼翻譯成相應的輸出信號以表示編碼時所賦予原意的電路。常用的集成譯碼器有二進制譯碼器、74ls48制譯碼器和BCD7段譯碼器、顯示模塊用來顯示計時模塊輸出的結果。a.譯碼器CD4511譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數字顯示，還用于數字分配，存儲器尋址和組合控制信。圖8譯碼器b.顯示器在此電路圖中所用的顯示器是共陰極形式，陰極必須接地。圖9顯示器2.2.4校時

9、電路數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。用與或非門實現的時或分校時電路，校正信號可直接取自分頻器產生的1HZ信號；輸出端則與分或時個位計時輸入端相連。當開關不動時，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態(tài)；當開關按下時，情況正好與上述相反，這時校時電路處于校時狀態(tài)。圖103 電路原理圖，PCB圖和實物調試3.1電路部分仿真圖圖113.2電路原理圖圖123.3電路PCB圖圖133.4實物調試圖14圖153.5設計總結本數字電子鐘的設計是由振蕩器、分頻器、計數器、譯碼器、顯示器所組成。但

10、本設計電路的缺點是：沒有整點報時電路，即據該方案進行生產得到的產品并無報時功能。該設計方案的優(yōu)點是：采用北京時間計時，直接將時間以數字形式表現出來、精確度較高、走時穩(wěn)定、使用方便。本設計采用有集成電路定時器555與RC組成的多諧振蕩器組成，由它得到高頻信號；再將此信號傳至由3片中規(guī)模集成電路計數器74LS90相串聯得到的分頻器中，從而得到我們計時所需要的秒信號（頻率為1Hz的秒信號）；之后再將該信號傳至計數器，計數器計數的準確性直接影響數字表的準確，且計數器部分是我們電子技術課程學習的重點，計數器包括兩部分，即12進制計數和60進制計數，本設計12進制計數采用74LS191和74LS74共同來

11、實現，60進制采用兩片74LS90分別控制個位和十位來實現；經過準確計數后，再將信號傳至譯碼器，由于我對74LS48的用法非常熟悉，所以就選用它作譯碼器來進行對來自計數器信號的譯碼；最后將時間以數字形式體現在顯示器上，顯示器由七段發(fā)光二極管采用共陰極接法組成。4 結論通過這次對數字電子鐘的課程設計，我覺著最大的收獲就是增強了自己獨立收集資料的能力，鍛煉了自己獨立思考、獨立解決問題的能力。雖然我們至此已經完成了電子技術課程（模電部分和數電部分）的學習，但在本次課設的實際應用當中仍然遇到了很多未曾想到的問題。實際操作是我們的目的，而理論知識是我們實際操作的基礎，這使我更加體會到了理論聯系實際的重要性，同時也增加了自己解決實際問題的能力，對獨立設計電路的過程、對各個分塊電路的工作原理和功能的實現過程都有了更加清楚的了解。同時對所學