第三章_常用Verilog語法之一_第1頁
第三章_常用Verilog語法之一_第2頁
第三章_常用Verilog語法之一_第3頁
第三章_常用Verilog語法之一_第4頁
第三章_常用Verilog語法之一_第5頁
已閱讀5頁，還剩51頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、2022-3-1012022-3-1022022-3-103 module block (a,b,c,d);input a,b;output c,d;assign c= a | b ;assign d= a & b;endmodule abcd2022-3-1042022-3-1052022-3-106abcde2022-3-107abcde2022-3-1082022-3-1092022-3-10102022-3-10112022-3-10122022-3-10132022-3-10142022-3-10152022-3-10162022-3-10172022-3-10182022-

2、3-10192022-3-10202022-3-10212022-3-10222022-3-10232022-3-102401XZ0bufbufbufbufif11 1、高、真、邏輯高、電源、高、真、邏輯高、電源、VDD、正插入、正插入X X、不確定：邏輯沖突無法確定其邏輯值、不確定：邏輯沖突無法確定其邏輯值HiZHiZ、高阻抗、三態(tài)、無驅(qū)動源、高阻抗、三態(tài)、無驅(qū)動源 2022-3-10252022-3-10262022-3-10272022-3-10282022-3-10292022-3-10302022-3-10312022-3-10322022-3-10332022-3-10342022

3、-3-10352022-3-10362022-3-1037 netsabslselbselanslout2022-3-10382022-3-10392022-3-10402022-3-1041abslselbselansloutreg_areg_selreg_b2022-3-1042可綜合2022-3-10432022-3-10442022-3-1045模塊DUT的邊界輸入口輸出口輸出/入口netnetnet/registernetnet/registernetinoutmodule DUT(Y, A, B_);output Y;input A,B: wire Y, A, B; and (Y, A, B);endmodule2022-3-10462022-3-10472022-3-10482022-3-1049aout2BUFFbINVout12022-3-1050dout2AND2i1clkout1D QDFF2022-3-105120

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論