第七章 數(shù)字電子技術(shù)基礎(chǔ)

1、第七章 數(shù)字電子技術(shù)基礎(chǔ)電子技術(shù)中電子電路分為兩大類，一類是傳輸和處理模擬信號的電路，稱為模擬電路；另一類是傳輸和處理數(shù)字信號的電路，稱為數(shù)字電路。模擬信號是指在時間和數(shù)值上都連續(xù)變化的信號，如正弦波、三角波；數(shù)字信號是指在時間和數(shù)值上都不連續(xù)變化的離散的脈沖信號。第一節(jié) 數(shù)字電路基本知識一、數(shù)字信號與數(shù)字電路電子技術(shù)中電子電路分為兩大類，一類是傳輸和處理模擬信號的電路，稱為模擬電路；另一類是傳輸和處理數(shù)字信號的電路，稱為數(shù)字電路。模擬信號是指在時間和數(shù)值上都連續(xù)變化的信號，如正弦波、三角波；數(shù)字信號是指在時間和數(shù)值上都不連續(xù)變化的離散的脈沖信號數(shù)字信號也叫脈沖信號，持續(xù)時間短。在數(shù)字電路中，

2、最常見的數(shù)字信號是矩形波和尖頂波，如圖7-1所示。實(shí)際的波形并不是那么理想，圖7-2為實(shí)際的矩形波。以矩形波為例，數(shù)字信號即脈沖信號的基本參數(shù)如下：（1）脈沖幅度A脈沖信號變化的最大值。（2）脈沖上升時間tr從脈沖10的幅度上升到90所需的時間。（3）脈沖下降時間tf 從脈沖90的幅度下降到10所需的時間。（5）脈沖周期T周期性脈沖信號前后兩次出現(xiàn)的間隔時間。（6）脈沖頻率f單位時間內(nèi)的脈沖數(shù)，f1/T。電路中沒有脈沖信號時的狀態(tài)稱為靜態(tài)，靜態(tài)時的電壓值可以為正、為負(fù)或?yàn)榱悖ㄒ话阍?V左右）。脈沖出現(xiàn)時電壓大于靜態(tài)電壓值稱為正脈沖，小于靜態(tài)電壓值稱為負(fù)脈沖。如圖7-3。 （4）脈沖寬度tp從上

3、升沿50幅度到下降沿50幅度所需的時間。數(shù)字電路通常是根據(jù)脈沖信號的有無、個數(shù)、頻率、寬度來進(jìn)行工作的，而與脈沖幅度無關(guān)，所以抗干擾能力強(qiáng)，準(zhǔn)確度高。以矩形波表示的數(shù)字信號只有高、低電平兩種狀態(tài)，可以利用晶體管的開關(guān)特性來實(shí)現(xiàn)，因此數(shù)字電路的基本元件比較簡單，且適于集成化和批量生產(chǎn)。目前，數(shù)字電路廣泛應(yīng)用與數(shù)字通訊、自動控制、數(shù)據(jù)的采集和處理、數(shù)字計算機(jī)等技術(shù)領(lǐng)域。隨著電子技術(shù)的發(fā)展，數(shù)字電路的重要性顯得越來越突出。二、數(shù)制數(shù)值可以表示長度、質(zhì)量、表示數(shù)值大小的各種計數(shù)方法最常用的是十進(jìn)制，它有1，2，39十個數(shù)碼，用來組成不同的數(shù)。稱為計數(shù)體制，簡稱數(shù)制時間、溫度等物理量的大小程度。在數(shù)字電

4、路中采用二進(jìn)制，還有八進(jìn)制，十進(jìn)制。1、二進(jìn)制（）有兩個數(shù)碼：0和1。它們與電路的兩個狀態(tài)（開和關(guān)、電平高和低）直接對應(yīng)。 （）進(jìn)位規(guī)則：逢二進(jìn)一。1+1=102、二進(jìn)制轉(zhuǎn)換為十進(jìn)制：按權(quán)展開，再求各位數(shù)值之和例：（11011）2=1×24+1×23+1×22+1×21+1×20=（27）103、十進(jìn)制轉(zhuǎn)換為二進(jìn)制：除二取余法。將十進(jìn)制數(shù)連續(xù)除以2，并依次記下余數(shù)，一直除到商為0為止。以最后所得的余數(shù)為最高位，依次從后向前排即為轉(zhuǎn)換后對應(yīng)的二進(jìn)制數(shù)。（28）10=（11100）2三、碼數(shù)字系統(tǒng)中的信息，除數(shù)據(jù)外還包括文字、符號和各種對象、信號等

5、。用數(shù)字或某種文字和符號來表示某一對象或信號的過程就稱為編碼。1、二十進(jìn)制編碼（BCD碼）在數(shù)字電路中一般采用二進(jìn)制數(shù)。用二進(jìn)制數(shù)表示十進(jìn)制數(shù)的編碼方式，稱為二十進(jìn)制編碼，即BCD碼。用一組（4位）二十進(jìn)制碼表示一位十進(jìn)制數(shù)。其中8421碼每組（4位）內(nèi)8421碼符合二進(jìn)制規(guī)則，而組與組之間是十進(jìn)制。二十進(jìn)制碼與自然二進(jìn)制數(shù)形式相似，但本質(zhì)不同。二進(jìn)制數(shù)是按二進(jìn)制的規(guī)則表示數(shù)值的大小，而二十進(jìn)制碼是用二進(jìn)制數(shù)表示十進(jìn)制數(shù)碼，它們的值并不一定相等。（18）10=（00011000）8421=（10010）2表7-1幾種常用的二十進(jìn)制碼2、字符碼目前廣泛應(yīng)用的表示字母、符號的二進(jìn)制代碼是ASCII

6、碼。ASCII碼采用7位二進(jìn)制數(shù)編碼，可以表示128個字符。3、其他代碼在數(shù)字系統(tǒng)中，任何信息包括各種特定的對象、信號等都要轉(zhuǎn)化為二進(jìn)制代碼來代理。如：現(xiàn)代汽車上都配備自診斷系統(tǒng)，汽車的電子控制單元（ECU）能夠自動檢測汽車本身的故障，而各種故障在ECU中是以代碼形式存儲、處理的，這些代碼稱故障碼。第二節(jié) 基本邏輯門電路、基本邏輯關(guān)系在數(shù)字電路中，把電路的輸入信號作為某種“原因”或“條件”，電路輸出信號則是這種條件下的必然“結(jié)果”。即輸出信號與輸入信號之間存在一定的邏輯關(guān)系。數(shù)字電路就是實(shí)現(xiàn)這種邏輯關(guān)系的，因此，數(shù)字電路又稱邏輯電路。在數(shù)字邏輯電路中，只有兩種相反的工作狀態(tài)高電平、低電平，分別

7、用“1”和“0”表示。當(dāng)用“1”表示高電平、“0”表示低電平時，稱正邏輯關(guān)系，反之稱為負(fù)邏輯關(guān)系。本課程采用正邏輯關(guān)系。數(shù)字電路中，由開關(guān)元件組成的實(shí)現(xiàn)一定邏輯關(guān)系的電路稱邏輯門電路。簡稱門電路。數(shù)字電路中的基本邏輯關(guān)系有三種：“與”、“或”、“非”。相應(yīng)的，基本門電路有“與門”、“或門”、“非門”。二、基本門電路1、與門（1）VA=VB=0V。此時二極管D1和D2都導(dǎo)通，由于二極管正向?qū)〞r的鉗位作用，VL0V。（2）VA=0V，VB=5V。此時二極管D1導(dǎo)通，由于鉗位作用，VL0V，D2受反向電壓而截止。（3）VA=5V，VB=0V。此時D2導(dǎo)通，VL0V，D1受反向電壓而截止。（4）VA

8、=VB=5V。此時二極管D1和D2都截止，VL=VCC=5V。把上述分析結(jié)果歸納起來列入表7-2中，如果采用正邏輯體制，很容易看出它實(shí)現(xiàn)邏輯運(yùn)算：增加一個輸入端和一個二極管，就可變成三輸入端與門。按此辦法可構(gòu)成更多輸入端的與門。常用與門電路有四2輸入與門74LS08和CD4081。如圖7-5所示圖7-5 常用與門電路2、或門電路可見，它實(shí)現(xiàn)邏輯運(yùn)算： L=A+B同樣，可用增加輸入端和二極管的方法，構(gòu)成更多輸入端的或門。 常用或門電路有四2輸入或門74LS32和CD4071。如圖7-7所示3、非門電路圖7-8是由三極管組成的非門電路，非門又稱反相器。仍設(shè)輸入信號為+5V或0V。此電路只有以下兩種

9、工作情況：（1）VA=0V。此時三極管的發(fā)射結(jié)電壓小于死區(qū)電壓，滿足截止條件，所以管子截止，VL=VCC=5V。（2）VA=5V。此時三極管的發(fā)射結(jié)正偏，管子導(dǎo)通，只要合理選擇電路參數(shù)，使其滿足飽和條件IBIBS，則管子工作于飽和狀態(tài)，有VL=VCES0V（0.3V）。把上述分析結(jié)果列入表7-6中，此電路不管采用正邏輯體制還是負(fù)邏輯體制，都滿足非運(yùn)算的邏輯關(guān)系。常用的非門電路有74LS04和CD4069。如圖7-9所示三、復(fù)合門電路由與門、或門、非門經(jīng)過簡單的組合，可構(gòu)成另一些常用的復(fù)合邏輯門，如“與非門”、“活非門”、“異或門”等。1、與非門“與”和“非”的復(fù)合運(yùn)算（先求“與”，再求“非”）

10、稱“與非”運(yùn)算。實(shí)現(xiàn)與非復(fù)合運(yùn)算的電路稱為與非門。與非門的邏輯符號如圖7-10所示。與非邏輯狀態(tài)表見表7-7。與非門的邏輯表達(dá)式為：74LS00是一種典型的與非門器件，內(nèi)部含有4個2輸入端與非門，共有14個引腳，引腳排列圖如圖7-11所示。2、或非門實(shí)現(xiàn)“或非”復(fù)合運(yùn)算的電路稱為或非門?；蚍情T邏輯符號如圖7-8所示。或非門的邏輯狀態(tài)見表7-9。或非門的邏輯表達(dá)式為：3、異或門邏輯符號如圖7-13所示，由表達(dá)式可得出邏輯狀態(tài)見表7-9。四、門電路在汽車電子電路中的綜合應(yīng)用1、汽車水箱水位過低報警器如圖7-14所示該報警器由銅棒探測器、六非門CO33（IC）、發(fā)光二極管LED、壓電陶瓷片HTD、電

11、源等組成。壓電陶瓷片是一種結(jié)構(gòu)簡單、輕巧的電聲器件，用于超聲波和次聲波的發(fā)射和接收，工作原理是利用壓電效應(yīng)的可逆性，在其上施加音頻電壓，就可產(chǎn)生機(jī)械振動，從而發(fā)生聲音。探測器放入水箱內(nèi)，銅棒的半徑可依具體情況而定，一般選用半徑為2毫米的漆包線。探測器的下端置于水箱最低水位處，且不與接地的水箱體接觸。當(dāng)水箱水位處于最低水位以下時，探測器與水箱體之間呈開路狀態(tài)，結(jié)果使反相器IC1a的輸入端為高電平，相應(yīng)IC1c的輸出端為低電平，LED中的紅燈亮，指示水箱水位已處于最低水位以下。同時，IC1d輸出高電平，使二極管D截止，IC1e和IC1f組成的振蕩器工作，其輸出信號促使HTD發(fā)出聲響報警。當(dāng)水箱內(nèi)水

12、位正常（最低水位以上）時，探測器與水箱體之間的電阻較小，結(jié)果IC1a的輸入端為低電平，相應(yīng)IC1c輸出高電平，LED中的綠燈變亮，指示水位正常。同時IC1d輸出低電平使D導(dǎo)通，相應(yīng)IC1e和IC1f組成的振蕩器停振，HTD不發(fā)聲，電路不發(fā)生報警。汽車水箱中的水量減少，將直接影響汽車正常安全行駛，而該報警器恰能在水箱水位處于最低水位以下時發(fā)出聲光報警，及時提醒駕駛員加水，避免事故發(fā)生。2、門鎖控制電路現(xiàn)代轎車都裝有門鎖裝置，為了防止駕駛員將鑰匙忘在點(diǎn)火開關(guān)內(nèi)而下車關(guān)門，專門設(shè)計了門鎖控制電路。圖7-15所示為門鎖控制電路。電路由非門、與門、與非門和或門電路組成。輸人信號包括：發(fā)動機(jī)鑰匙檢測開關(guān)，

13、鑰匙插入點(diǎn)火開關(guān)內(nèi)為閉合，拔出為斷開；車門狀態(tài)檢測開關(guān)，車門打開為閉合，車門關(guān)閉為斷開；解鎖位置檢測開關(guān)，處于解鎖位置為閉合，處于鎖止位置為斷開；車門鑰匙的鎖止位置和開鎖位置；車內(nèi)門鎖控制開關(guān)的鎖止位置和開鎖位置。在正常情況下，當(dāng)駕駛員拔出發(fā)動機(jī)鑰匙，準(zhǔn)備鎖車時發(fā)動機(jī)鑰匙檢測開關(guān)斷開，非門a輸入高電平，輸出低電平。與門c、g均輸出低電平，控制解鎖信號A的或門1的狀態(tài)完全由車門鎖或車內(nèi)門鎖控制開關(guān)實(shí)現(xiàn)控制。當(dāng)車門鎖插入鑰匙旋向鎖止位置時，非門h輸入低電乎，輸出高電平；控制鎖止信號的或門m輸出高電平，發(fā)出鎖止信號B。相反，當(dāng)車門鑰匙旋向解鎖位置時，非門i輸入低電平，輸出高電平；控制解鎖信號的或門1

14、輸出高電平，發(fā)出解鎖信號A。與此相似，當(dāng)車內(nèi)門鎖控制開關(guān)被扳向鎖止或解鎖位置時，或門m或1也會發(fā)出相應(yīng)的鎖止信號B和解鎖信號A。當(dāng)車門未關(guān)好，準(zhǔn)備鎖車時，由于車門狀態(tài)檢測開關(guān)中的一個必為閉合狀態(tài)，與非門b有一個輸入為低電平，所以輸出為高電平，相應(yīng)地使與門c、g均輸出高電平，控制或門1輸出高電平，發(fā)出解鎖信號A，使得車門無法鎖止，提醒駕駛員車門未關(guān)好。當(dāng)解鎖時，如果解鎖裝置沒有到位，開關(guān)斷開，解鎖位置檢測開關(guān)輸入為高電平，非門d、e中有一個輸出為低電平，或門f輸出為高電平，與門g輸出為高電平，或門1輸出為高電平，發(fā)出解鎖信號A，使解鎖過程到位。當(dāng)駕駛員將發(fā)動機(jī)鑰匙遺忘在點(diǎn)火開關(guān)內(nèi)，準(zhǔn)備鎖車時，發(fā)

15、動機(jī)鑰匙檢測開關(guān)閉合，非門a輸入低電平，輸出高電平，使得與門c、g均輸出高電平（其他開關(guān)均正常），或門1輸出高電平，發(fā)出解鎖信號A，不能鎖止車門，提醒駕駛員鑰匙遺忘在車內(nèi)。第三節(jié) 組合邏輯電路邏輯電路按功能分為組合邏輯電路和時序邏輯電路兩大類。將基本邏輯門電路組合起來，就構(gòu)成組合邏輯電路，簡稱組合電路。組合邏輯電路可以實(shí)現(xiàn)一定邏輯功能，它的特點(diǎn)是：任意時刻輸出狀態(tài)僅取決于該時刻輸入信號的狀態(tài)，而與前一時刻電路的狀態(tài)無關(guān)。也就是說，組合邏輯電路不具有記憶功能。一、邏輯代數(shù)邏輯代數(shù)是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具，又叫布爾代數(shù)。邏輯代數(shù)中只有“1”、“0”兩個值，只進(jìn)行邏輯乘（與）、邏輯加（或）和求

16、反（非）三種基本運(yùn)算。邏輯代數(shù)和普通代數(shù)一樣，有一套完整的運(yùn)算規(guī)則，包括公理、定理和定律，用它們對邏輯函數(shù)式進(jìn)行處理，可以完成對電路的化簡、變換、分析與設(shè)計。1、邏輯代數(shù)運(yùn)算法則包括9個定律，其中有的定律與普通代數(shù)相似，有的定律與普通代數(shù)不同，使用時切勿混淆。見表7-10表中略為復(fù)雜的公式可用其他更簡單的公式來證明。表中的公式還可以用真值表來證明，即檢驗(yàn)等式兩邊函數(shù)的真值表是否一致。證：分別列出兩公式等號兩邊函數(shù)的真值表即可得證，見表7-11和表7-12反演律又稱摩根定律，是非常重要又非常有用的公式，它經(jīng)常用于邏輯函數(shù)的變換，以下是它的兩個變形公式，也是常用的。二、邏輯函數(shù)的化簡1邏輯函數(shù)式的

17、常見形式一個邏輯函數(shù)的表達(dá)式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換。常見的邏輯式主要有5種形式，例如：在上述多種表達(dá)式中，與或表達(dá)式是邏輯函數(shù)的最基本表達(dá)形式。因此，在化簡邏輯函數(shù)時，通常是將邏輯式化簡成最簡與或表達(dá)式，然后再根據(jù)需要轉(zhuǎn)換成其他形式。2最簡與或表達(dá)式的標(biāo)準(zhǔn)（1）與項(xiàng)最少，即表達(dá)式中“+”號最少。（2）每個與項(xiàng)中的變量數(shù)最少，即表達(dá)式中“· ”號最少。3用代數(shù)法化簡邏輯函數(shù)用代數(shù)法化簡邏輯函數(shù)，就是直接利用邏輯代數(shù)的基本公式和基本規(guī)則進(jìn)行化簡。代數(shù)法化簡沒有固定的步驟，常用的化簡方法有以下幾種。 并項(xiàng)法。運(yùn)用公式，將兩項(xiàng)合并為一項(xiàng)，消去一個變量。如(2) 吸收法。運(yùn)

18、用吸收律消去多余的與項(xiàng)。如（3）消去法。運(yùn)用吸收律消去多余的因子。如（4）配項(xiàng)法。先通過乘以再用以上方法化簡。如，增加必要的乘積項(xiàng)，化簡邏輯函數(shù)時，要靈活運(yùn)用上述方法，才能將邏輯函數(shù)化為最簡。二、組合邏輯電路的分析組合邏輯電路的分析是指分析實(shí)際構(gòu)成的邏輯電路的作用，判斷其邏輯功能。組合邏輯電路往往用基本邏輯符號表示，稱為邏輯電路圖。分析組合邏輯電路，要從輸入端開始，逐步寫出各級輸出端的邏輯表達(dá)式，化簡或變換，列出邏輯狀態(tài)表，由狀態(tài)表或表達(dá)式判斷電路的邏輯功能。其一般步驟為：已知邏輯圖逐級寫出邏輯表達(dá)式寫出總邏輯表達(dá)式并化簡或變換轉(zhuǎn)化列出邏輯狀態(tài)表分析確定邏輯功能。例7-3組合電路如圖7-16所

19、示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量P（2）化簡與變換。因?yàn)橄乱徊揭姓嬷当?，所以要通過化簡與變換，使表達(dá)式有利于列真值表，一般應(yīng)變換成與或式或最小項(xiàng)表達(dá)式。（3）由表達(dá)式列出真值表，見表7-13。經(jīng)過化簡與變換的表達(dá)式為兩個最小項(xiàng)之和的非，所以很容易列出真值表。（4）分析邏輯功能由真值表可知，當(dāng)A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。上例中輸出變量只有一個，對于多輸出變量的組合邏輯電路，分析方法完全相同。三、典型組合邏輯電路在數(shù)字系統(tǒng)特別是計算機(jī)中，加法器、編碼器、譯碼器等組合邏輯電路，是不可缺少

20、的基本部件。1加法器加法器是用以實(shí)現(xiàn)二進(jìn)制數(shù)加法運(yùn)算的組合電路。注意，二進(jìn)制加法運(yùn)算與邏輯加法運(yùn)算的含義不同。前者是數(shù)值的運(yùn)算，后者是邏輯運(yùn)算。在二進(jìn)制加法中1110，而在邏輯運(yùn)算中111。（1）半加器所謂半加，就是不考慮低位運(yùn)算的進(jìn)位數(shù)，只求本位的和。設(shè)A、B兩數(shù)相加，和數(shù)為S，進(jìn)位數(shù)為C，則其邏輯狀態(tài)表為表7-14。由邏輯狀態(tài)表可寫出邏輯表達(dá)式為由邏輯表達(dá)式可畫出邏輯圖為7-17（a），圖7-17（b）為半加器邏輯符號。（2）全加器當(dāng)多位數(shù)相加時，半加器可以用于最低位數(shù)求和，高位相加須用全加器?！叭印笔侵副患訑?shù)、加數(shù)的本位數(shù)Ai、Bi和低位加法運(yùn)算的進(jìn)位數(shù)Ci-13個數(shù)的相加運(yùn)算。全加器

21、的邏輯狀態(tài)見表7-15，其中Si、Ci分別為本位全加的和數(shù)、向高位的進(jìn)位數(shù)。全加器的邏輯符號見圖7-13。若把n個全加器連接在一起，即組成n位二進(jìn)制加法器。2編碼器用文字、符號或數(shù)碼表示特定對象的過程稱為編碼，如郵政編碼、身份證號碼、汽車牌號等。（1）二進(jìn)制編碼器用n位二進(jìn)制代碼對2n個信號進(jìn)行編碼的電路稱為二進(jìn)制編碼器。n位二進(jìn)制數(shù)可對N2n個信號進(jìn)行編碼。3位二進(jìn)制編碼器有8個輸入端3個輸出端，所以常稱為8線3線編碼器，其功能真值表見表4.1.2，輸入為高電平有效。由真值表寫出各輸出的邏輯表達(dá)式為：用門電路實(shí)現(xiàn)邏輯電路，如圖7-19所示。（2）二十進(jìn)制編碼器二十進(jìn)制碼第一節(jié)已介紹過，由四位

22、數(shù)組成。其編碼表見表7-14真值表寫出各輸出的邏輯表達(dá)式為：畫出邏輯圖，如圖7-20所示。其中GS為控制使能標(biāo)志，當(dāng)按下S0S9任意一個鍵時，GS=1，表示有信號輸入；當(dāng)S0S9均沒按下時，GS=0，表示沒有信號輸入，此時的輸出代碼0000為無效代碼。（3）優(yōu)先編碼器以上所述編碼器每次只允許一個輸入信號，否則會引起混亂。實(shí)際應(yīng)用中，常常出現(xiàn)兩個或多個輸入端同時有信號的情況，比如計算機(jī)的中斷系統(tǒng)。此時要求編碼器允許多個信號同時有效，并按優(yōu)先級別，按次序編碼。能夠?qū)崿F(xiàn)這種功能的編碼器稱優(yōu)先編碼器。74148是一種常用的8線-3線優(yōu)先編碼器。其功能如表7-18 所示，其中I0I7為編碼輸入端，低電平

23、有效。A0A2為編碼輸出端，也為低電平有效，即反碼輸出。其他功能：1）EI為使能輸入端，低電平有效。2）優(yōu)先順序?yàn)镮7I0，即I7的優(yōu)先級最高，然后是I6、I5、I0。3）GS為編碼器的工作標(biāo)志，低電平有效。4）EO為使能輸出端，高電平有效。3譯碼器譯碼是編碼的逆過程，即將二進(jìn)制碼按編碼時的原意，轉(zhuǎn)換為相應(yīng)的信息狀態(tài)。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。（1）二進(jìn)制譯碼將二進(jìn)制代碼譯成對應(yīng)輸出信號的數(shù)字電路。例如，兩位二進(jìn)制譯碼器是將輸入的兩位二進(jìn)制代碼譯成22=4個輸出信號，又稱2線4線（2/4）譯碼器。具譯碼電路的設(shè)計過程如下：1）列出譯碼器的狀態(tài)表。輸入、輸出與編碼器相反，兩位譯碼器邏輯狀態(tài)見

24、表7-19。2）由狀態(tài)表寫出邏輯表達(dá)式3）由邏輯式畫出邏輯圖，如圖7-21所示（2）二十進(jìn)制譯碼器二十進(jìn)制譯碼器是將4位BCD代碼譯成10個高、低電平輸出信號，又稱4線10線（4/10）譯碼器。74LS42（8421 BCD）譯碼器邏輯符號。當(dāng)輸入一個8421 BCD碼，就會在它所表示的十進(jìn)制數(shù)的對應(yīng)輸出端產(chǎn)生一個低電平有效信號。當(dāng)輸入的是非法碼（在8421 BCD碼中，10101111不代表任何數(shù)，稱為偽碼，屬于非法碼），F(xiàn)0F9均不能產(chǎn)生低電平信號，即譯碼器具有拒絕非法碼的功能。（3）顯示譯碼器數(shù)字譯碼顯示電路一般由譯碼器、驅(qū)動器喝顯示器等組成。在數(shù)字系統(tǒng)中，常常要把數(shù)據(jù)或字符直觀地顯示出

25、來，這就需要用顯示譯碼器驅(qū)動顯示器件來實(shí)現(xiàn)。顯示譯碼器隨顯示器件的類型而變。最常用的顯示譯碼器是直接驅(qū)動數(shù)碼管的七段顯示譯碼器。七段數(shù)字顯示器就是將七個發(fā)光二極管（加小數(shù)點(diǎn)為八個）按一定的方式排列起來，如圖7-22所示，七段a、b、c、d、e、f、g（小數(shù)點(diǎn)DP）各對應(yīng)一個發(fā)光二極管，利用不同發(fā)光段的組合，顯示不同的阿拉伯?dāng)?shù)字。按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽極兩種。如圖7-23所示。半導(dǎo)體顯示器的優(yōu)點(diǎn)是工作電壓較低（1.53V）、體積小、壽命長、亮度高、響應(yīng)速度快、工作可靠性高。缺點(diǎn)是工作電流大，每個字段的工作電流約為10mA左右。驅(qū)動七段數(shù)碼管的是與之對應(yīng)的8421BCD

26、七段顯示譯碼器。輸入一個4位8421碼，經(jīng)七段顯示譯碼器輸出數(shù)碼管各段的驅(qū)動信號，控制顯示相應(yīng)的十進(jìn)制數(shù)。若驅(qū)動共陽極LED管，則七段顯示譯碼器的邏輯狀態(tài)表如表7-17，可得邏輯關(guān)系式，進(jìn)而畫出邏輯圖。第四節(jié) 時序邏輯電路組合邏輯電路的輸出狀態(tài)僅取決于當(dāng)時的輸入狀態(tài)，而時序邏輯電路則不同，它的輸出狀態(tài)不僅取決于當(dāng)時的輸入狀態(tài)，還與電路的原來狀態(tài)有關(guān)，也就是說，時序邏輯電路具有記憶功能。組合電路的基本單元是門電路，時序電路的基本單元是觸發(fā)器。一、雙穩(wěn)態(tài)觸發(fā)器1、基本RS觸發(fā)器（1）電路結(jié)構(gòu)。如圖7-24所示，電路由兩個與非門的輸入輸出端交叉耦合。它與組合電路的根本區(qū)別在于，電路中有反饋線。它有二

27、個輸入端R、S，有兩個輸出端Q、。一般情況下，Q、是互補(bǔ)的。 定義：當(dāng)Q1，0時，稱為觸發(fā)器的1狀態(tài)；當(dāng)Q0，1時，稱為觸發(fā)器的0狀態(tài)。（2）邏輯功能表?？梢姡|發(fā)器的新狀態(tài)Qn+1（也稱次態(tài)）不僅與輸入狀態(tài)有關(guān)，也與觸發(fā)器原來的狀態(tài)Qn（也稱現(xiàn)態(tài)或初態(tài)）有關(guān)。觸發(fā)器的特點(diǎn)： 有兩個互補(bǔ)的輸出端，有兩個穩(wěn)態(tài)。 有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能。 R為復(fù)位輸入端，S為置位輸入端，該電路為低電平有效。 由于反饋線的存在，無論是復(fù)位還是置位，有效信號只須作用很短的一段時間。即“一觸即發(fā)”。2、可控RS觸發(fā)器在實(shí)際應(yīng)用中，觸發(fā)器的工作狀態(tài)不僅要由R、S端的信號來決定，而且還希望觸發(fā)

28、器按一定的節(jié)拍翻轉(zhuǎn)。為此，給觸發(fā)器加一個時鐘控制端CP，只有在CP端上出現(xiàn)時鐘脈沖時，觸發(fā)器的狀態(tài)才能變化。具有時鐘脈沖控制的觸發(fā)器狀態(tài)的改變與時鐘脈沖同步，所以稱為可控觸發(fā)器。1）可控RS觸發(fā)器的電路結(jié)構(gòu)，如圖7-25所示。2）邏輯功能當(dāng)CP0時，控制門G3、G4關(guān)閉，都輸出1。這時，不管R端和S端的信號如何變化，觸發(fā)器的狀態(tài)保持不變。當(dāng)CP1時，G3、G4打開，R、S端的輸入信號才能通過這兩個門，使基本RS觸發(fā)器的狀態(tài)翻轉(zhuǎn)，其輸出狀態(tài)由R、S端的輸入信號決定。見表7-22。由此可以看出，可控RS觸發(fā)器的狀態(tài)轉(zhuǎn)換分別由R、S和CP控制，其中，R、S控制狀態(tài)轉(zhuǎn)換的方向，即轉(zhuǎn)換為何種次態(tài)；CP控

29、制狀態(tài)轉(zhuǎn)換的時刻，即何時發(fā)生轉(zhuǎn)換。3、JK觸發(fā)器同步觸發(fā)器存在的最大問題是空翻在一個時鐘周期的整個高電平期間或整個低電平期間都能接收輸入信號并改變狀態(tài)的觸發(fā)方式稱為電平觸發(fā)。由此引起的在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻?？辗且环N有害的現(xiàn)象，它使得時序電路不能按時鐘節(jié)拍工作，造成系統(tǒng)的誤動作。造成空翻現(xiàn)象的原因是可控觸發(fā)器結(jié)構(gòu)的不完善。主從觸發(fā)器由兩級觸發(fā)器構(gòu)成，其中一級直接接收輸入信號，稱為主觸發(fā)器，另一級接收主觸發(fā)器的輸出信號，稱為從觸發(fā)器。兩級觸發(fā)器的時鐘信號互補(bǔ)，從而有效地克服了空翻。主從JK觸發(fā)器的邏輯功能與RS觸發(fā)器的邏輯功能基本相同，不同之處是JK觸發(fā)器沒有約

30、束條件，在J=K=1時，每輸入一個時鐘脈沖后，觸發(fā)器向相反的狀態(tài)翻轉(zhuǎn)一次。圖7-26為Jk觸發(fā)器的邏輯符號，表7-23為JK觸發(fā)器的功能表。例7-4設(shè)主JK觸發(fā)器的初始狀態(tài)為0，已知輸入J、K的波形圖如圖7-22，畫出輸出Q的波形圖。解：如圖7-27所示。在畫主從觸發(fā)器的波形圖時，應(yīng)注意以下兩點(diǎn)：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時鐘脈沖的觸發(fā)沿（這里是下降沿）。（2）在CP=1期間，如果輸入信號的狀態(tài)沒有改變，判斷觸發(fā)器次態(tài)的依據(jù)是時鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。4、D觸發(fā)主從JK觸發(fā)器存在的主要問題是一次變化現(xiàn)象。邊沿觸發(fā)器不僅將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP觸發(fā)沿到來的一瞬間，而且將接收輸入信

31、號的時間也控制在CP觸發(fā)沿到來的前一瞬間。因此，邊沿觸發(fā)器既沒有空翻現(xiàn)象，也沒有一次變化問題，從而大大提高了觸發(fā)器工作的可靠性和抗干擾能力。D觸發(fā)器只有一個觸發(fā)輸入端D，因此，邏輯關(guān)系非常簡單，如表7-24所示。D觸發(fā)器的特性方程為：Qn+1=D表724D觸發(fā)器的功能表二、寄存器寄存器是一種重要的數(shù)字電路元件，常用來暫時存放數(shù)據(jù)、指令等。寄存器由若干觸發(fā)器組成，一個觸發(fā)器只能存放一位二進(jìn)制數(shù)，n位二進(jìn)制代碼要用n個觸發(fā)器構(gòu)成的n位寄存器儲存。1、數(shù)碼寄存器圖7-29是由D觸發(fā)器組成的4位數(shù)碼寄存器。由圖可知，它采用了并行輸入并行輸出的方法。1）清除數(shù)碼。從一端輸入負(fù)脈沖即1 0，則四個觸發(fā)器全

32、部清零，即Q3Q2Q1Q0=0000。在清零后接高電平，即2）寄存數(shù)碼。當(dāng)在CP上升沿時寄存器接受數(shù)碼。加入要寄存一個4位二進(jìn)制數(shù)D3D2D1D01101。將數(shù)碼1101加到對應(yīng)數(shù)碼輸入端，CP上升沿時，各觸發(fā)器Qn1D，則Q3Q2Q1Q0D3D2D1D01101。3）保存數(shù)碼。當(dāng)CP處于低電平即CP0時，各觸發(fā)器處于保持狀態(tài)，Q3Q2Q1Q0數(shù)值不變。2、移位寄存器移位寄存器不僅具有存放數(shù)碼的功能，而且還有移位的功能。所謂移位就是每當(dāng)一個時鐘脈沖到來時觸發(fā)器的狀態(tài)向左或向右移一位。圖7-30是由D觸發(fā)器組成的4位單向右移寄存器。數(shù)碼由D1輸入，由D0輸出，由圖可知，它采用了串行輸入和串行輸出

33、的方法。從D端串行輸入4位二進(jìn)制數(shù)，A3A2A1A0（如1101）。在CP脈沖作用下，寄存器中數(shù)碼的移動情況如表7-25。三、計數(shù)器在數(shù)字電路和計算機(jī)中，計數(shù)器是最基本的部件之一，它能累計輸入脈沖的個數(shù)。當(dāng)輸入脈沖的頻率一定時，又可作為定時器使用。計數(shù)器可以進(jìn)行加法計數(shù)，也可以進(jìn)行減法計數(shù)。以進(jìn)位制來分，有二進(jìn)制計數(shù)器和十進(jìn)制計數(shù)器等。1、二進(jìn)制計數(shù)器由于雙穩(wěn)態(tài)觸發(fā)器具有0和1兩種狀態(tài)，而二進(jìn)制也只有0和1兩個數(shù)碼，所以一個觸發(fā)器可以代表一位二進(jìn)制數(shù)。n個觸發(fā)器可以表示n位二進(jìn)制數(shù)。二進(jìn)制計數(shù)器有分二進(jìn)制加法計數(shù)器和二進(jìn)制減法計數(shù)器，按照時鐘脈沖CP的連接方式又分同步計數(shù)器和異步計數(shù)器。圖7-

34、31所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的4位異步二進(jìn)制加法計數(shù)器的邏輯圖。最低位觸發(fā)器FF0的時鐘脈沖輸入端接計數(shù)脈沖CP，其他觸發(fā)器的時鐘脈沖輸入端接相鄰低位觸發(fā)器的Q端。由于該電路的連線簡單且規(guī)律性強(qiáng)，無須用前面介紹的分析步驟進(jìn)行分析，只需作簡單的觀察與分析就可畫出時序波形圖或狀態(tài)圖，這種分析方法稱為“觀察法”。用“觀察法”作出該電路的時序波形圖如圖7-32所示，狀態(tài)圖如圖7-33所示。由狀態(tài)圖可見，從初態(tài)0000（由清零脈沖所置）開始，每輸入一個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進(jìn)制加法規(guī)律加1，所以是二進(jìn)制加法計數(shù)器（4位）。又因?yàn)樵撚嫈?shù)器有00001111共16個狀態(tài)，所以也稱16進(jìn)制（

35、1位）加法計數(shù)器或模16（M=16）加法計數(shù)器。另外，從時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，也就是說，Q0、Ql、Q2、Q3分別對CP波形進(jìn)行了二分頻、四分頻、八分頻、十六分頻，因而計數(shù)器也可作為分頻器。異步二進(jìn)制計數(shù)器結(jié)構(gòu)簡單，改變級聯(lián)觸發(fā)器的個數(shù)，可以很方便地改變二進(jìn)制計數(shù)器的位數(shù)，n個觸發(fā)器構(gòu)成n位二進(jìn)制計數(shù)器或2n分頻器。若計數(shù)器的輸出端在計數(shù)脈沖到來之后同時完成狀態(tài)的變換則稱同步計數(shù)器。顯然，同步計數(shù)器的工作速度高于異步計數(shù)器。2、十進(jìn)制計數(shù)器為符合人們的日常習(xí)慣，常常在某些場合采用十進(jìn)制計數(shù)器。若用8421BCD碼表示十

36、進(jìn)制數(shù)，計數(shù)時，在計數(shù)器為1001（9）之后再來一個脈沖應(yīng)變?yōu)?000，即每10個脈沖循環(huán)。如表7-26。邏輯圖如圖7-34所示。四、脈沖波形的產(chǎn)生和整形在數(shù)字系統(tǒng)中，經(jīng)常需要各種頻率、幅度、寬度的脈沖信號。多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、555定時器等電路元件，具有脈沖信號的產(chǎn)生、整形、延時等功能。1、多諧振蕩器多諧振蕩器是一種自激振蕩器，一旦起振之后，電路沒有穩(wěn)態(tài)，只有兩個暫穩(wěn)態(tài)，它們做交替變化，輸出連續(xù)的矩形脈沖信號，因此它又稱作無穩(wěn)態(tài)電路，常用來做脈沖信號源。如圖所示為多諧振蕩器的電路圖。電路由CMOS反相器和電阻、電容構(gòu)成。由于CMOS反相器G1在輸入和輸出端之間并聯(lián)電阻R，

37、在Gl的輸入端和C2的輸出端接電容c電容c的充放電和G1、G2的反相作用時的電路不能處于穩(wěn)定狀態(tài)，每當(dāng)電容c的充電或放電使G1的輸入電壓達(dá)到l2UDD時，uol和uo2的狀態(tài)在高低電平間翻轉(zhuǎn)一次，于是產(chǎn)生一系列矩形波。波形如圖735(b)所示。2、單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器具有下列特點(diǎn)：第一，它有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)；第二，在外來觸發(fā)脈沖作用下，能夠由穩(wěn)定狀態(tài)翻轉(zhuǎn)到暫穩(wěn)狀態(tài)；第三，暫穩(wěn)狀態(tài)維持一段時間后，將自動返回到穩(wěn)定狀態(tài)。暫穩(wěn)態(tài)時間的長短，與觸發(fā)脈沖無關(guān)，僅決定于電路本身的參數(shù)。單穩(wěn)態(tài)觸發(fā)器在數(shù)字系統(tǒng)和裝置中，一般用于定時（產(chǎn)生一定寬度的脈沖）、整形（把不規(guī)則的波形轉(zhuǎn)換成等寬、等幅的脈沖）以及延時（將輸入信號延遲一定的時間之后輸出）等。3、施密特觸發(fā)器施密特觸發(fā)器為電平觸發(fā)器，它的輸出狀態(tài)決定于輸入電壓，施密特觸發(fā)器有高低電平兩個穩(wěn)定狀態(tài)，為雙穩(wěn)態(tài)觸發(fā)器。圖7-28為施密特觸發(fā)器邏輯符號及電壓傳輸特性。由圖可以看出，施密特觸發(fā)器有兩個特點(diǎn)：第一，它的電壓傳輸特性不是單值的，輸入電壓上升時輸出狀態(tài)發(fā)生轉(zhuǎn)換所對應(yīng)的輸入電壓UT+（稱正向閾值電壓）與輸入電壓下降時輸出狀態(tài)發(fā)生轉(zhuǎn)換的負(fù)向閾值電壓UT不相等。第二，輸入