微型機的中央處理器CPU

1、第三章第三章 中央處理器中央處理器CPU 3.1 CPU概述 3.2 CPU的主要技術參數(shù) 3.3 微處理器中所采用的新技術 3.4 CPU的生產(chǎn)過程 3.5 CPU的封裝與接口類型 3.6 CPU的內核 3.7 其他CPU介紹3.1 CPU概述概述 1971年1月，Intel公司的霍夫研制成功世界上第一塊4位微處理器芯片Intel 4004，標志著第一代微處理器問世，微處理器和微機時代從此開始。 4004包含2300個晶體管 尺寸規(guī)格為3mm4mm計算性 能遠遠超過當年的ENIAC。X86X86系列及兼容系列及兼容CPUCPU X86指令集是Intel公司為其第一塊16位CPU（8086）專

2、門開發(fā)的 雖然隨著CPU技術的不斷發(fā)展，Intel陸續(xù)研制出更新型的80386、80486、直到今天的CORE，但為了保證電腦能繼續(xù)運行以往開發(fā)的各類應用程序以保護和繼承豐富的軟件資源，所以Intel公司所生產(chǎn)的所有CPU仍然繼續(xù)使用X86指令集，所以它的CPU仍屬于X86系列。 另外除Intel公司之外，AMD、Cyrix、VIA等廠家也曾相繼生產(chǎn)出能使用X86指令集的CPU，形成了今天龐大的X86系列及兼容CPU陣容。 3.1 CPU概述概述PCPC機機CPUsCPUs出現(xiàn)年代出現(xiàn)年代晶體管數(shù)目晶體管數(shù)目第一代第一代8086 8086 和和 808880881978-811978-8129

3、,00029,000第二代第二代802868028619841984134,000134,000第三代第三代80386D80386D和和 80386SX80386SX1987-881987-88275,000275,00080486SX80486SX、 80486DX,80486DX,80486DX280486DX2和和 80486DX480486DX4PentiumPentium1993-951993-953,100,0003,100,000第五代第五代Cyrix 6X86Cyrix 6X8619961996-AMDAMD K5 K519961996-IDTIDT WinChipWinChi

4、p C6C6199719973,500,0003,500,000Pentium MMXPentium MMX199719974,500,0004,500,000IBM/CyrixIBM/Cyrix 6x86MX 6x86MX199719976,000,0006,000,000IDT WinChip2 3DIDT WinChip2 3D199819986,000,0006,000,000Pentium ProPentium Pro199519955,500,0005,500,000AMD K6AMD K6199719978,800,0008,800,000Pentium IIPentium II

5、199719977,500,0007,500,000AMDAMD K6-2 K6-2199819989,300,0009,300,000Mobile Pentium IIMobile Pentium II27,400,00027,400,000Pentium IIIPentium III9,300,0009,300,000AMDAMD K6-3 K6-3? ?Pentium III CuMinePentium III CuMine28,000,00028,000,000AMD Athlon ThunderbirdAMD Athlon Thunderbird2000200037,000,0003

6、7,000,000Pentium 4Pentium 442,000,00042,000,000第四代第四代1990-921990-921,200,0001,200,000第五代改進型第五代改進型第六代第六代第六代改進型第六代改進型19991999第七代第七代 CPU（Central Processing Unit，中央處理器）發(fā)展出三個分支：DSP（Digital Signal Processor，數(shù)字信號處理）MCU（Micro Control Unit，微控制器單元）MPU（Micro Processor Unit，微處理器單元） 面向控制應用面向控制應用的，稱為微控制器微控制器，MCU,

7、又稱單片微型計算機(Single Chip Microcomputer)，簡稱“單片機”將計算機的CPU、RAM、ROM、定時數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級的計算機，為不同的應用場合做不同組合控制。 MCU最大特點在于它的通用性，適合不同信息源的多種數(shù)據(jù)的處理診斷和運算，側重于控制如8051、PIC、68HC12、AVR等3.1 CPU概述概述 MPU面向通用數(shù)據(jù)處理，不帶外圍器件（例如存儲器陣列），是高度集成的通用結構的處理器 通常講的CPU主要是這一類 X86,ARM,MIPS DSP面向數(shù)字信號處理 DSP運算能力強，擅長很多的重復數(shù)據(jù)運算 如TI、ADI、Freesc

8、ale、NEC的DSP 圖形處理器GPU3.1 CPU概述概述3.2 CPU3.2 CPU的主要技術指標的主要技術指標位、字節(jié)和字長總線寬度地址總線寬度、數(shù)據(jù)總線寬度時鐘頻率主頻、外頻和倍頻、 超頻運行工作電壓制造工藝3.2.1 3.2.1 位、字節(jié)和字長位、字節(jié)和字長位： 二進制位，“0”或“1”。字節(jié)：8位二進制位字： 兩個字節(jié)字長：CPU運算器一次處理的二進制數(shù)的位數(shù)，常見的有1、4、8、16、32、64位15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0字字字節(jié)字節(jié)位位3.2.2 地址總線寬度、數(shù)據(jù)總線寬度地址總線寬度、數(shù)據(jù)總線寬度 地址總線寬度 地址總線寬度決

9、定了CPU可以訪問的物理地址空間，簡單地說就是CPU到底能夠使用多大容量的內存。 對于寬度為32位地址線，最多可以直接訪問4GB的物理空間。 數(shù)據(jù)總線寬度 數(shù)據(jù)總線負責整個系統(tǒng)的數(shù)據(jù)流量的大小，而數(shù)據(jù)總線寬度則決定了CPU與二級高速緩存、內存以及輸入/輸出設備之間一次數(shù)據(jù)傳輸?shù)男畔⒘俊?.2.3 3.2.3 時鐘頻率時鐘頻率時鐘頻率：周期性脈沖信號的頻率，單位Hz。主頻：工作頻率，CPU內核的實際運行頻率。外頻：前端總線頻率或系統(tǒng)總線時鐘頻率，由主板提供的時鐘頻率，是內存等的工作頻率。倍頻系數(shù)：主頻=外頻倍頻系數(shù)超頻運行：使CPU工作在高于額定工作頻率頻率越高、功耗越高外頻外頻主頻主頻3.2.

10、4 工作電壓工作電壓 CPU正常工作所需的外加電壓，電壓越低功耗越小、運行速度越高。 早期（286486時代）一般為5V，CPU的發(fā)熱量大，壽命短。 近年來CPU的工作電壓有逐步下降的趨勢筆記本專用CPU工作的電壓更低，0.8V1.5V3.2.5 制造工藝制造工藝 集成電路的制造工藝稱為制程 目前大部分為CMOS工藝 線寬芯片上最基本功能單元（門電路）的寬度，也是指集成電路中最小線條的寬度，衡量制程的先進性 目前采用銅連線，導電性更好，可以提高運行頻率 線寬越窄、工藝越先進、集成度越高、功耗越低 龍芯3為65nm（意法半導體代工）3.2.5 制造工藝制造工藝 Intel制造工藝發(fā)展圖Sandy

11、 BridgeIvy BridgeCoppermine核核心心的的Pentium Celeron賽揚賽揚Pentium 13380286常見處理器性能參數(shù)常見處理器性能參數(shù)型號工藝頻率功耗Core i7-4930KIvy bridge-E (22 nm)3.4 GHz 6 Cores130 WCore i7-4930MXIvy Bridge (22 nm)3.00 3.90 GHz57 WCore i7-4500UIvy Bridge (22 nm)1.80 3.00 GHz15 WAtom E3845(64位)Bay Trail (22 nm)1.91 GHz 8Cores10 WFX-95

12、90Piledriver (32 nm)4.7 5 GHz220 WA10-7850K28 nm3.7 4GHz95 WGeForce GTX 780kepler(28nm)0.8GHz1GHz250WGeForce GTX 780Mkepler(28nm)823MHz122WRadeon HD 8990 28nm950MHz375WApple A7 (64位)28 nm1.3 GHz2 Cores最高8WTegra 428 nm1.9GHz4 Cores4-8WMSM897428 nm2.26 GHz 4 Cores最高8W Cortex-M090nm48 MHz13.36 W/MHz3.3

13、 提高提高CPU性能的先進技術性能的先進技術 流水線與超標量結構 亂序執(zhí)行技術 高速緩存 擴展指令集 64位技術 超線程技術 可信任執(zhí)行技術 虛擬化技術 多核心技術1 1 流水線與超標量結構流水線與超標量結構 指令的執(zhí)行過程：1) 取指令IF：從內存讀取一條指令。2) 譯碼ID：將指令翻譯成操作命令。3) 取操作數(shù)MEM：從內存中讀取執(zhí)行該指令所需的操作數(shù)。4) 執(zhí)行指令EX：CPU某個部件執(zhí)行這條指令。5) 回寫WB：將執(zhí)行的結果送回內存或寄存器中指令執(zhí)行過程指令執(zhí)行過程 串行執(zhí)行串行執(zhí)行：一條指令必須在前一條指令的五個步驟執(zhí)行完后才能執(zhí)行下一條指令。每個步驟需要一個周期，5個周期完成一條指

14、令 流水線技術（流水線技術（PipelinePipeline）: 讓多條指令的各步操作重疊，從而實現(xiàn)幾條指令并行處理的技術。程序中的指令仍是一條條順序執(zhí)行，但CPU內部，在當前指令尚未執(zhí)行完時，提前啟動后續(xù)指令的另一些操作步驟。取指令IF譯碼ID取操作數(shù)MEM執(zhí)行指令EX回寫WB指令流水線指令流水線的的執(zhí)行過程執(zhí)行過程指令1指令2指令3指令4指令51 2 3 4 5 6 7 8 9IFIDIFMEMIDIFEXMEMIDIFWBEXMEMIDIFWBEXMEMIDWBWBEXMEMWBEX在在一一個周期個周期完成一條指令，因此完成一條指令，因此提高了提高了CPU的運的運算速度算速度 時鐘時鐘周

15、期周期流水線技術（流水線技術（Pipeline）Intel在在486中首次使用中首次使用Intel Prescott核心的核心的P4有有31級流水級流水大多數(shù)處理器的流水線級數(shù)為大多數(shù)處理器的流水線級數(shù)為7或或10，某些單片，某些單片機（機（AVR或或8051）采用）采用2級流水級流水龍龍芯芯2號為號為9級級ARM Cortex-A系列為系列為8-13級級超標量技術（超標量技術（superscalarsuperscalar）在CPU中有一條以上的流水線，并且每時鐘周期內可以完成一條以上的指令，這種設計就叫超標量技術。 采用超標量技術的CPU集成了多個ALU、多個FPU、多個譯碼器，以并行處理的

16、方式來提高性能Pentium是Intel家族中最早采用超標量結構的處理器超標量技術（超標量技術（superscalarsuperscalar）2.亂序執(zhí)行技術亂序執(zhí)行技術 亂亂序執(zhí)行序執(zhí)行（out-of-order）：CPU將根據(jù)各單元電路的空閑狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應電路執(zhí)行。 在順序執(zhí)行順序執(zhí)行(in-order)中，一旦遇到指令依賴的情況，流水線就會停滯，如果采用亂序執(zhí)行，就可以跳到下一個非依賴指令并執(zhí)行它。這樣，使CPU內部電路滿負荷運轉并相應提高了CPU的運行程序的速度。 3 3 高速緩存（高速緩存（CacheCache）技術）技術C

17、PU的運算速度與主存的讀寫速度不匹配CPU的運算速度比主內存的讀寫速度要快得多，使得CPU在訪問內存時要花很長時間來等待內存的操作，這種空等造成了系統(tǒng)整體性能的下降。在CPU與主存間加入容量較小、與CPU速度相當?shù)腟RAM（靜態(tài)存儲器）Cache全部技術由硬件實現(xiàn)，對應用程序和系統(tǒng)程序員均透明。內存帶寬比較內存帶寬比較CacheCache的的工作工作原理原理 對大量典型程序運行情況的分析表明，在一個較短的時間間隔內，由程序產(chǎn)生的地址往往集中在存儲器邏輯地址空間的很小范圍內。稱為程序訪問的局部性。 時間局部性：如果一個存儲項被訪問，則可能該項會很快被再次訪問。 空間局部性：如果一個存儲項被訪問，

18、則該項及其鄰近的項也可能很快被訪問。 Cache的工作原理是基于程序訪問的局部性 Cache儲存了主內存的映象，通過訪問Cache 來完成數(shù)據(jù)的讀寫。CacheCache的的工作原理工作原理CacheCache的性能參數(shù)的性能參數(shù)命中率：命中的訪問次數(shù)和總訪問次數(shù)之比命中時間：訪存Cache的時間失效率：失效的訪問次數(shù)和總訪問次數(shù)之比失效時間：訪問存儲器的時間 Cache的容量大：命中率高、命中時間長當超過一定值后，命中率隨容量的增加并不會有明顯地增長小：命中率低、命中時間短。CacheCache的分級體系設計的分級體系設計在Cache設計中，為了提高命中率，降低成本通常采用分級結構。目前大多

19、桌面處理器采用三級Cache嵌入式多媒體處理器大多采用2級CacheMCU大多無Cache或1級Cache一級Cache采用哈佛結構Instruction Cache（指令緩存）Data Cache（數(shù)據(jù)緩存）離CPU越近的Cache，容量越小，速度越快CPUCPU中中CacheCache技術的實現(xiàn)技術的實現(xiàn) 現(xiàn)在的CPU將三級緩存全部集成到CPU芯片內。 多核CPU通常為每個核配有獨立的一級和二級緩存，以及各核之間共享三級緩存。Cache對性能的影響對性能的影響 Cache的容量決定了處理器的價格與性能 Cache的容量受限于成本型號型號Cache規(guī)格規(guī)格A7L1 cache：Per cor

20、e: 64 KB instruction + 64 KB dataL2 cache ：1 MB sharedL3 cache：4 MBTegra3每個核心：每個核心：L1: 32 KB instruction + 32 KB data, L2: 1 MB驍龍驍龍800每個核心：每個核心：L1: 32 KB instruction + 32 KB data, L2: 1 MBAtom Z2580每個核心：每個核心：L1: 32 KB instruction + 24 KB data, L2: 0.5 MBMT6589每個核心：每個核心：L1: 32 KB instruction + 32 KB

21、data, L2: 1 MBK3v2每個核心：每個核心：L1: 32 KB instruction + 32 KB data, L2: 1 MB4. 4. 擴展指令集擴展指令集從P MMX開始，Intel和AMD的處理器在X86指令集的基礎上各自開發(fā)了擴展指令集。包含對多媒體、3D處理等方面的支持需要軟件支持Intel MMX技術是SIMD 技術在奔騰的具體實現(xiàn)處理定點數(shù)據(jù)4種新的數(shù)據(jù)類型8個64位寬的MMX寄存器57條新指令MMXMMX的的SIMDSIMDX=(1, 2, 3, 5, 8, 9, 0, 5)X=(1, 2, 3, 5, 8, 9, 0, 5)Y=(1, 2, 3, 5, 8,

22、 9, 5, 7)Y=(1, 2, 3, 5, 8, 9, 5, 7)Z=(2, 4, 6, 10,16,18,5,12)Z=(2, 4, 6, 10,16,18,5,12)+ + + + + + + + + + + + + + +8 8個加法器個加法器“SIMD”型指令型指令 一條指令可處理多個數(shù)據(jù)一條指令可處理多個數(shù)據(jù)MMXMMX的的“飽和運算飽和運算”原信號波形原信號波形(無符號數(shù)無符號數(shù))原信號波形經(jīng)過原信號波形經(jīng)過非飽和運算放大非飽和運算放大原信號波形經(jīng)過原信號波形經(jīng)過飽和運算放大飽和運算放大 當運算結果超出最大值時按最大值運算當運算結果超出最大值時按最大值運算當運算結果低于最小值時

23、按最小值運算當運算結果低于最小值時按最小值運算MMXMMX的的“積和運算積和運算”63 48 47 32 31 16 15 0a a0 0a a1 1a a2 2a a3 3b b0 0b b1 1b b2 2b b3 3b b0 0a a0 0b b1 1a a1 1b b2 2a a2 2b b3 3a a3 3+“積和運算積和運算” 執(zhí)行：乘法運算執(zhí)行：乘法運算+加法運算加法運算擴展指令集名稱名稱年代年代新指令新指令說明說明MMX1996 P557基于基于64位運算的整型位運算的整型SIMD指令指令3D-NOW1998 K621加速對象是的浮點運加速對象是的浮點運 算，主要針對三維建模、

24、算，主要針對三維建模、坐標變換和效果渲染等坐標變換和效果渲染等SSE1999 P670提高處理器浮點性能、提升圖像處理、提高處理器浮點性能、提升圖像處理、3D運運算、多媒體處理等應用能力算、多媒體處理等應用能力SSE22001 Netburst 144擴充擴充SSE，MMX的的128位擴展，可取代位擴展，可取代MMXSSE部分主要負責處理浮點數(shù)，而部分主要負責處理浮點數(shù)，而MMX部分部分則專門計算整數(shù)則專門計算整數(shù)SSE32004 Netburst 13超線程性能增強超線程性能增強SSSE32006 Core16SSE42006 Core54分為兩個子集：分為兩個子集：SSE4.1，Core構

25、架下共構架下共47條條指令；指令；SSE4.2，Nehalem構架下共構架下共7條指令條指令5. 64位技術位技術 使用64位技術運算有兩大優(yōu)點：可以進行更大范圍的運算支持更大容量的內存但是要注意的是，不要看表面64 位是32位兩倍，就簡單的認為64位處理器的性能是32位處理器性能的兩倍。5. 64位技術位技術6464位處理器模型（黑色代表指令、白色位處理器模型（黑色代表指令、白色代表數(shù)據(jù)、灰色為數(shù)據(jù)通道）代表數(shù)據(jù)、灰色為數(shù)據(jù)通道）5. 64位技術位技術AMD處理器的64位技術稱為X86-64（2004年）使AMD處理器可兼容原來的32位的X86軟件，并同時支持X86-64的擴展64位計算，并

26、且具有64位的尋址能力，使得它成為真正的64位X86構架處理器。Intel的64位技術稱為EM64T（2005年）全稱Extended Memory 64 Technology，即擴展64bit內存技術。EM64T是Intel IA-32架構的擴展，也稱IA-32eEM64T特別強調的是對32 bit和64 bit的兼容性。Intel純64位技術為IA-64安騰處理器，服務器專用不兼容32位程序6. 超線程技術超線程技術一個程序稱為一個進程(process)線程（thread）是在一個程序中可被獨立運算處理的那部分程序，它可以和其他部分程序在同一時刻被運算處理。 線程與進程通常存在著多對一的關

27、系。超線程技術(Hyper-Threading Technology)：Intel在2002年發(fā)布的一項技術，用于Xeon和奔4處理器中一個物理CPU模擬成兩個邏輯CPU，也就是一個物理核心，兩個邏輯線程，在一單位時間內處理兩個線程的工作。之后在Intel Core i7中發(fā)展為 Simultaneous Multi-Threading (SMT)6. 超線程技術超線程技術在運行針對超線程技術做過優(yōu)化的操作系統(tǒng)及軟件時，CPU的處理能力將有30%以上的提高。超線程的實質也是多利用CPU內的空閑資源7. 可信任執(zhí)行技術可信任執(zhí)行技術Trusted Execute Technology（TXT）技

28、術，是Intel研發(fā)的一項新的安全技術。通過使用可信平臺模塊（Trusted Platform Module，TPM），可以有效確保用戶計算機免受各種安全威脅。TXT技術使用硬件密鑰和子系統(tǒng)來控制電腦內部的資源，并決定誰或什么程序將被允許訪問或拒絕訪問這些資源。TXT技術將提供的功能包括程序執(zhí)行保護 、加密存儲 、受保護的輸入 、受保護的圖形 、受保護的發(fā)布、自我證明等8. 虛擬化技術虛擬化技術 虛擬化技術允許一個平臺運行多操作系統(tǒng)并且應用程序都可以在獨立的空間內運行而互不影響。 虛擬化前虛擬化前虛擬化后虛擬化后 軟件必須與硬件相結合軟件必須與硬件相結合 每臺機器只能每臺機器只能 運行單一的操

29、作系統(tǒng)運行單一的操作系統(tǒng) 每個操作系統(tǒng)有一個或多個應用程序每個操作系統(tǒng)有一個或多個應用程序負載（通常只有一個）負載（通常只有一個） 增加虛擬化層增加虛擬化層 裸金屬架構裸金屬架構 每臺機器上有多個操作系統(tǒng)和多個應每臺機器上有多個操作系統(tǒng)和多個應用用負載負載 windows下的虛擬機軟件 Vmware、 VirtualBox（開源）8. 虛擬化技術虛擬化技術XP中虛擬運行ubuntu虛擬多個win XP8. 虛擬化技術虛擬化技術XP中虛擬運行MAC MAC下的Parallels虛擬機軟件8. 虛擬化技術虛擬化技術MAC中虛擬運行win79. 多核心技術多核心技術 兩個或多個獨立運行的內核集成于同

30、一個處理器上面 雙核處理器 =一個處理器上包含2個內核 多核處理器 = 一個處理器上包含2個或多個內核 早在上個世紀末，HP和IBM就成功推出了擁有雙內核的HP PA8800和IBM Power4處理器。 Sun也在2003年10月發(fā)表雙核心Ultra SPARC 處理器 由于服務器價格高、應用面窄，沒有引起廣泛的注意9. 多核心技術多核心技術雙核雙核是CMP（Chip Multi Processors，單芯片多處理器）中最基本、最簡單、最容易實現(xiàn)的一種類型雙核：在一塊CPU基板上集成兩個處理器核心，并通過并行總線將各處理器核心連接起來。雙線程：處理器的運行起來象是一個雙處理器架構，但實際上只

31、是一個單處理器架構。軟件必須進行專門的設計才能夠充分利用多個核心雙核技術雙核技術 VS. 超線程技術超線程技術 雙核是真正意義上的雙處理器 不會發(fā)生資源沖突 每個線程擁有自己的緩存、寄存器和運算器 雙核處理器不等于性能加倍 雙核不一定會使你的電腦時鐘速度更快 但將提高PC的整體性能 雙核技術與HT技術在性能上的對比 Ex 1: 兩個floating point線程 (Smithfield client) 每個線程擁有自己的FPU, 沒有資源沖突 盡管性能上沒有提升太多，但仍然優(yōu)于HT Ex 2: 一個integer線程與一個floating point線程 性能大幅度提升 沒有資源沖突單核超線

32、程Pentium 4)一個整數(shù)運算線程和一個浮點運算線程L2 Cache and ControlL2緩存控制器 L1 D-Cache and D-TLBSchedulers整數(shù)單元Trace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLB浮點單元處理器上同時執(zhí)行兩個沒有資源沖突的線程單核超線程(Pentium 4)兩個浮點運行線程L2 Cache and ControlL2緩存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop Que

33、uesBTBuCodeROM33DecoderBTB & I-TLBFloatingPoint如果兩個線程有資源沖突，則不能不能同時執(zhí)行雙核無超線程(Pentium D Processor )兩個浮點處理線程L2 Cache and ControlL2緩存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPointL2 Cache and ControlL2緩存控制器 L1 D-Cache and D-T

34、LBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPoint由于有兩個浮點處理單元，所以可以同時執(zhí)行兩個浮點處理線程雙核超線程(雙核 Pentium Processor Extreme Edition )Supports HT兩個整數(shù)線程和兩個浮點線程L2 Cache and ControlL2緩存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCo

35、deROM33DecoderBTB & I-TLBFloatingPointL2 Cache and ControlL2緩存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPoint雙核與超線程一起可以支持同時執(zhí)行4個線程9 9 多核心技術多核心技術四核四核9. 多核心技術多核心技術四四核核4核心龍芯3A架構圖Intel 80核心處理器核心處理器處理器為32位、非x86架構，主頻3.16GHz，電壓0.

36、95V，浮點運算能力1.01TFlops(每秒萬億次)，相當于1萬顆10年前的Pentium Pro，而功耗不過62W，是四核心Xeon X5355 2.66GHz的大約一半，而后者的浮點運算能力估計為50-60GFlops(每秒十億次)。3.4 CPU生產(chǎn)過程生產(chǎn)過程 1.硅提純在硅提純的過程中，原材料硅將被熔化，并放進一個巨大的石英熔爐。這時向熔爐里放入一顆晶種，以便硅晶體圍著這顆晶種生長，直到形成一個幾近完美的單晶硅。硅純度 99.9999。3.4 CPU生產(chǎn)過程生產(chǎn)過程 2.切割晶圓（wafer） 用機器從單晶硅上切割下一片事先確定規(guī)格的硅晶片，并將其劃分成多個細小的區(qū)域，每個區(qū)域都將

37、成為一個CPU的內核。 一般來說，晶圓切得越薄，相同量的硅材料能夠制造的CPU成品就越多。3.4 CPU生產(chǎn)過程生產(chǎn)過程 3.影印在經(jīng)過熱處理得到硅氧化物層上涂上一種光阻物質，紫外線能過印制著CPU復印電路結構圖樣的查模板照射基片，被紫外線照射的地方光阻物質溶解而為了避免讓不需要被曝光的區(qū)域也受到光的干擾，必須制作遮罩來遮蔽這些區(qū)域。這是個相當復雜的過程，每一個遮罩的復雜程度得用10GB數(shù)據(jù)來描述。3.4 CPU生產(chǎn)過程生產(chǎn)過程 4.蝕刻用溶劑將紫外線照射過的光阻物清除，然后再采用化學處理方式，把沒有覆蓋光阻物質部分的硅化物氧化物層刻掉。然后把所有的光阻物清除，就得到了有溝的硅基片。3.4 C

38、PU生產(chǎn)過程生產(chǎn)過程 5.分層 加工新的一層電路，再次生長硅氧化物，然后沉積一層多晶硅，涂敷光阻物質，重復影印、蝕刻過程，得到含晶硅和硅氧化物的溝槽結構。 3.4 CPU生產(chǎn)過程生產(chǎn)過程 6.離子注入通過離子的轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導電狀態(tài)，形成門路。然后的步驟就是不斷重復以上的過程。一個完整的CPU內核包含大約20層，層間留出窗口，填充金屬以保持各層電路的連通3.4 CPU生產(chǎn)過程生產(chǎn)過程 7.切割切割硅片成單個CPU核心（die）3.4 CPU生產(chǎn)過程生產(chǎn)過程 8.封裝、測試 CPU封裝技術是一種將集成電路用絕緣的塑料或陶瓷材料打包的技術. 測試是一個CPU制造

39、的重要環(huán)節(jié)，也是一塊CPU出廠前必要的考驗。這一步將測試晶圓的電氣性能，以檢查是否出了什么差錯，以及這些差錯出現(xiàn)在哪個步驟。3.5 CPU3.5 CPU的封裝與接口類型的封裝與接口類型 作用安放、固定、密封、保護芯片和增強導熱性與外部電路的連接，因為芯片必須與外界隔離，以防止空氣中的雜質對芯片電路的腐蝕而造成電氣性能下降只有保證高品質的封裝技術，才能生產(chǎn)出高質量的CPU產(chǎn)品3.5 CPU的封裝與接口類型CPU的封裝 DIP (Dual In-line Package)雙列直插式封裝雙列直插式封裝用于用于8086時代時代 QFP (Plastic Quad Flat Package)方型扁平式封

40、裝方型扁平式封裝 用于用于286時代時代3.5 CPU的封裝與接口類型CPU的封裝PFP (Plastic Flat Package)封裝封裝塑料扁平組件式封裝。封裝的芯片與主板塑料扁平組件式封裝。封裝的芯片與主板焊接起來。焊接起來。 80386時代時代CPU采用采用 PGA (Ceramic Pin Grid Array Package)封裝封裝插針網(wǎng)格陣列封裝技術，插針網(wǎng)格陣列封裝技術，封裝的芯片內外有多個方封裝的芯片內外有多個方陣形的插針，根據(jù)管腳數(shù)陣形的插針，根據(jù)管腳數(shù)目的多少，可以圍成目的多少，可以圍成25圈。安裝時，將芯片插入圈。安裝時，將芯片插入專門的專門的PGA插座。插座。從從

41、80486開始的開始的CPU采用采用PGA封裝形式。封裝形式。3.5 CPU的封裝與接口類型CPU的封裝 LGA (Land Grid Array)封裝封裝其特征是沒有了以往的針腳，取而代之的是整齊排列的其特征是沒有了以往的針腳，取而代之的是整齊排列的金屬圓點，金屬圓點，CPU不再靠針腳接觸來固定，而是使用一個不再靠針腳接觸來固定，而是使用一個金屬扣架將金屬扣架將CPU壓在露出來的彈性觸須上壓在露出來的彈性觸須上 。Pentium 4的后期型的后期型號開始采用號開始采用LGA封封裝。裝。3.5 CPU3.5 CPU的封裝的封裝LGA（Land Grid Array柵格陣列封裝）Intel AM

42、D全系列CPU LGA2011LGA2011封裝封裝Intel 8Intel 8核心核心1616線程線程處理器處理器Sandy Sandy Bridge-EPBridge-EP的的3.5.1 CPU3.5.1 CPU的接口的接口CPU和主板連接的接口主要有兩類：v卡式接口SLOT，CPU豎立插在主板上 Slot 1插座插座Intel 使用Slot 1插座的插座的Intel Pentium II3.5.1 3.5.1 CPUCPU的接口的接口v針腳/觸點式接口Socket，CPU平放在主板上Intel LGA2011插座AMD AM3+ 插座（938針）3.6 CPU3.6 CPU的內核的內核

43、為了便于CPU設計、生產(chǎn)、銷售的管理，CPU制造商會對各種 CPU核心給出相應的代號，這也就是所謂的CPU核心代號或核心類型。修正上一版存在的錯誤，并提升一定的性能制造工藝、核心面積、晶體管數(shù)量。核心電壓、電流大小（功耗）。各級緩存的大小、前端總線頻率（FSB）、主頻范圍、流水線架構、支持的指令集。封裝方式和接口類型3.6 CPU內核內核Intel系列系列 Intel處理器分類處理器分類Microarchitecture微構架微構架Processor Codename內核（研發(fā)代碼）內核（研發(fā)代碼）Branding品牌（名稱）品牌（名稱）Model型號型號如如Sandy Bridge，表示處理

44、，表示處理器的代，確定處理器結構。器的代，確定處理器結構。如如Ivy Bridge ，表示處理器的，表示處理器的研發(fā)項目代號。研發(fā)項目代號。如如Core i7 、Pentium，表示表示處理器的高、中、低類型。處理器的高、中、低類型。如如Core i7 3730K，表示處理，表示處理器的具體型號。器的具體型號。Intel 微處理器架構微處理器架構 在x86處理器架構中，微架構經(jīng)歷了許多代進化 8086：第 1 個 x86處理器 186：加入了 DMA 控制器，中斷控制器，定時器 286：加入了保護模式 386：32 位處理器 486：加入了浮點單元和流水線 P5：1993年，第 1 代 Pen

45、tium處理器 MMX 技術 超標量、指令和數(shù)據(jù)獨立Cache Pentium、Pentium-MMXIntel 微處理器架構微處理器架構 P6：1995年，有多個后續(xù)的微架構上： 亂序執(zhí)行，PAE36位地址（64GB）、14級超級流水線。 加入了 SSE 指令 Pentium-Pro、Pentium II/III、Celeron(1998) NetBurst：2000年，內部名為 P68 支持 SSE2，SSE3 指令集，加入了超線程技術 20/31級流水線、超標量、Trace Cache 64位、雙核 Pentium 4、Pentium 4 EE、Pentium D/EEIntel 微處理

46、器架構微處理器架構 Core：2006年，基于改良的 P6微架構，也是一個多核微架構 2、4核心、VT-x虛擬技術、Intel 64、TXT安全技術 SpeedStep動態(tài)速度、SSSE3指令集 Core 2 Duo、Core 2 Quad、Core 2 EE Nehalem：2008年 集成內存控制器、顯示核心、 L3 Cache 加入點對點的QPI處理器互聯(lián) 總線 集成 PCI-E和 DMI（Direct Media Interface） Pentium、Core i3i5i7 (EE)Intel 微處理器架構微處理器架構 Sandy Bridge：2011年1月發(fā)布 使用在第二代的 Co

47、re i7/i5/i3 處理器上 支持AVX 指令集，可以執(zhí)行 256 位的向量運算 32nm 制程 Ivy Bridge：使用 22nm 制程，2012 年發(fā)布，第三代Core i7/i5/i3 處理器 Haswell：新一代微架構，2013 年4月發(fā)布Intel tick/tock策略策略Intel系列CPU品牌 桌面級 酷睿CORE：i7、i5、i3 奔騰Pentium 賽揚Celeron 服務器 IA-32的至強Xeon IA-64的安騰 手持終端嵌入式 凌動處理器AtomAMD微處理器微處理器架構架構 K8：Hammer 是AMD64位技術X86-64的第一款CPU，增加了一個內存控

48、制器，采用超線程通訊結構，二級緩存L2增加到1MB，增加了 SSE 指令集。 K9：被取消 K10：Barcelona(2007年) 內置四個核心，共享 3級緩存，128位浮點單元，AMD-V 和 HyperTransport 3.0 Athlon II（沒有L3） 、Phenom II、Turion64（mobile）AMD微處理器架構微處理器架構 Bulldozer（推土機），2011年9月19日發(fā)布。 應用于桌面型平臺、服務器平臺乃至超級計算機的微處理器核心上。 為功耗在10W至100W類別的處理器而設計，并且能結合GPU核心(AMD Fusion)。 支持的指令集：Intel的SSE4

49、.1、SSE4.2、AES、CLMUL以及AVX，以及AMD自有的指令集（包括由SSE5拆分而來的XOP、FMA4、CVT16） FX系列、A系列 后續(xù)的2012年發(fā)布的Piledriver（2012） Steamroller（2014） Kaveri 系列APU Excavator（2015）AMD系列主流系列主流CPU產(chǎn)品產(chǎn)品 皓龍（Opteron系列 服務器CPU） 增強企業(yè)應用程序的可擴展性，同時使得Web和數(shù)據(jù)中心客戶可更好地處理新興的云和虛擬工作負載。 FX系列 A系列(Fusion) 將雙核和四核CPU與AMD Radeon顯卡結合到單個芯片中，實現(xiàn)了高性能和低功耗。 羿龍II

50、提供無與倫比的多核價值。 速龍II 以低廉的價格獲得令人驚嘆的多核性能 閃龍 為日常計算提供價格合理的性能（K8）AMD架構路線圖架構路線圖AMD HAS架構架構 異構計算架構HSA（Heterogeneous System Architecture) 同一個芯片上的CPU和GPU協(xié)同運作，完成計算 需要軟件做相應的優(yōu)化 Be ISA agnostic for both CPUs and accelerators. HSA allows programs to utilize the graphics processor for floating point calculations with

51、out separate memory or scheduling.Intel與與AMD主流主流CPU對比對比3.7 其他通用其他通用CPU介紹介紹 IBM的Power 系列用于IBM小型機或應用服務器IBM的處理器的處理器 Power72010年正式發(fā)布，Power7達到了8核，且每核最多可以并行執(zhí)行4路線程。主頻有4.14GHz，晶體管數(shù)量為12億核心面積567mm2，采用的是45nmSOI銅互聯(lián)工藝制程。每個內核都獨占32KB的L1緩存和256KB的L2緩存，另外多達32MB的L3緩存是八個內核共有的。IBM的的Power8處理器處理器IBM的大型機處理器的大型機處理器zEnterprise EC12包含了一顆包含了一顆5.5-GHz的六核的六核處理器處理器zNextz系列應用于系列應用于IBM的大型機的大型機zNext采用采用32nm工藝工藝制造制造，27.5億個晶體管億個晶體管Cache結構結構L1: 每核每核64 KB指令指令/ 96 KB數(shù)據(jù)數(shù)據(jù) L2: 每核心每核心1MB指令指令/ 1 MB數(shù)據(jù)數(shù)據(jù)L3: 共享共享48 MB國產(chǎn)國產(chǎn)CPU 中科院的龍芯(Loongson) 龍芯1號（英文名稱Godson-1）于2002年研發(fā)完成 2010年11月發(fā)布龍芯3B樣片（MIPS） 江南計