第七章全定制設(shè)計(jì)模式ok

1、EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)第七章第七章 全定制設(shè)計(jì)模式全定制設(shè)計(jì)模式EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 1 全定制電路的結(jié)構(gòu)化設(shè)計(jì)特征 結(jié)構(gòu)化設(shè)計(jì)是由結(jié)構(gòu)化設(shè)計(jì)是由Mead和和Conway首先提出首先提出來的，其目的是讓設(shè)計(jì)者能夠直接參加芯來的，其目的是讓設(shè)計(jì)者能夠直接參加芯片設(shè)計(jì)以實(shí)現(xiàn)高性能系統(tǒng)。在結(jié)構(gòu)化設(shè)計(jì)片設(shè)計(jì)以實(shí)現(xiàn)高性能系統(tǒng)。在結(jié)構(gòu)化設(shè)計(jì)中采用以下幾方面的技術(shù)。中采用以下幾方面的技術(shù)。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)一、層次性：q原因：由于系統(tǒng)規(guī)模很大，設(shè)計(jì)復(fù)雜性很原因：由于系統(tǒng)規(guī)模很大，設(shè)計(jì)復(fù)雜性很高，層次式設(shè)計(jì)可以降低設(shè)計(jì)復(fù)雜性。高，層次式設(shè)計(jì)可以降低設(shè)計(jì)復(fù)雜性。q

2、層次式設(shè)計(jì)分類：層次式設(shè)計(jì)分類： 自底向上（自底向上（bottom-up) 自頂向下自頂向下 (top-down) 兩者結(jié)合兩者結(jié)合q層次式設(shè)計(jì)方法：系統(tǒng)劃分與布圖規(guī)劃層次式設(shè)計(jì)方法：系統(tǒng)劃分與布圖規(guī)劃EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)q系統(tǒng)劃分：在功能設(shè)計(jì)與寄存器級設(shè)計(jì)完成系統(tǒng)劃分：在功能設(shè)計(jì)與寄存器級設(shè)計(jì)完成后，將模塊劃分成合適的單元組合，然后分后，將模塊劃分成合適的單元組合，然后分別對單元電路進(jìn)行邏輯級、電路級乃至版圖別對單元電路進(jìn)行邏輯級、電路級乃至版圖級的設(shè)計(jì)。劃分的關(guān)鍵是評價(jià)函數(shù)的確定。級的設(shè)計(jì)。劃分的關(guān)鍵是評價(jià)函數(shù)的確定。q布圖規(guī)劃：與全定制設(shè)計(jì)功能級并行的工作布圖規(guī)劃：與全定

3、制設(shè)計(jì)功能級并行的工作是芯片面積的規(guī)劃，稱為布圖規(guī)劃，其目的是芯片面積的規(guī)劃，稱為布圖規(guī)劃，其目的是為每個(gè)模塊確定一個(gè)布圖面積的大小及在是為每個(gè)模塊確定一個(gè)布圖面積的大小及在芯片上的相對位置。在布圖規(guī)劃中，只是在芯片上的相對位置。在布圖規(guī)劃中，只是在較高層次上完成了對軟模塊的形狀和大小的較高層次上完成了對軟模塊的形狀和大小的估計(jì)，以及它們的引線端的分配。估計(jì)，以及它們的引線端的分配。 EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)二、模塊性q模塊有明確定義的物理接口：模塊名稱、功模塊有明確定義的物理接口：模塊名稱、功能、層類、尺寸與外部互連端點(diǎn)的數(shù)目，名能、層類、尺寸與外部互連端點(diǎn)的數(shù)目，名稱及位置等。

4、稱及位置等。q模塊性有助于設(shè)計(jì)人員明確問題并做出文件模塊性有助于設(shè)計(jì)人員明確問題并做出文件接口。每個(gè)人只設(shè)計(jì)芯片的一部分接口。每個(gè)人只設(shè)計(jì)芯片的一部分。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)三、規(guī)則性q規(guī)則化：是指模塊內(nèi)部可以隨功能不同而不規(guī)則化：是指模塊內(nèi)部可以隨功能不同而不同，但模塊間的接口如電源、地線、時(shí)鐘線、同，但模塊間的接口如電源、地線、時(shí)鐘線、總線等是公共的?？偩€等是公共的。q方法及優(yōu)點(diǎn)：采用單元重復(fù)的方法是結(jié)構(gòu)化方法及優(yōu)點(diǎn)：采用單元重復(fù)的方法是結(jié)構(gòu)化設(shè)計(jì)的一種好方法，這樣既簡化設(shè)計(jì)，又減設(shè)計(jì)的一種好方法，這樣既簡化設(shè)計(jì)，又減少錯(cuò)誤，同時(shí)使結(jié)構(gòu)規(guī)則化。少錯(cuò)誤，同時(shí)使結(jié)構(gòu)規(guī)則化。q規(guī)則

5、化的層次：規(guī)則化可以在設(shè)計(jì)層次的所規(guī)則化的層次：規(guī)則化可以在設(shè)計(jì)層次的所有級別上存在。有級別上存在。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)四、局部性 通過對模塊接口的很好定義，可以有效通過對模塊接口的很好定義，可以有效地使該模塊的內(nèi)容變得對任何外部接口地使該模塊的內(nèi)容變得對任何外部接口不再重要，可以將每個(gè)模塊看作一個(gè)黑不再重要，可以將每個(gè)模塊看作一個(gè)黑盒子。設(shè)計(jì)時(shí)不關(guān)心模塊內(nèi)部的情況，盒子。設(shè)計(jì)時(shí)不關(guān)心模塊內(nèi)部的情況，這樣減少了模塊表現(xiàn)的復(fù)雜性。這樣減少了模塊表現(xiàn)的復(fù)雜性。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)五、手工參與 q全定制設(shè)計(jì)中往往需要手工參與：由于全定制設(shè)計(jì)中往往需要手工參與：由于設(shè)計(jì)

6、系統(tǒng)的復(fù)雜性、結(jié)構(gòu)靈活性、性能設(shè)計(jì)系統(tǒng)的復(fù)雜性、結(jié)構(gòu)靈活性、性能的約束性。的約束性。q手工參與設(shè)計(jì)的實(shí)質(zhì)是在各個(gè)設(shè)計(jì)層次手工參與設(shè)計(jì)的實(shí)質(zhì)是在各個(gè)設(shè)計(jì)層次上，人工干預(yù)和協(xié)調(diào)各種上，人工干預(yù)和協(xié)調(diào)各種EDA工具的應(yīng)工具的應(yīng)用，目的是取得設(shè)計(jì)的最高效率和最好用，目的是取得設(shè)計(jì)的最高效率和最好結(jié)果。結(jié)果。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 全定制設(shè)計(jì)流程設(shè)計(jì)說明功能設(shè)計(jì)單元版圖設(shè)計(jì)與驗(yàn)證寄存器傳輸級設(shè)計(jì)寄存器模塊的邏輯設(shè)邏輯單元的電路設(shè)計(jì)芯片版圖驗(yàn)證芯片版圖設(shè)計(jì)布圖規(guī)劃設(shè)計(jì)規(guī)則電學(xué)參數(shù)功能設(shè)計(jì)要求掩膜版數(shù)據(jù)輸出測試圖形生成測試數(shù)據(jù)輸出EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)2 幾種全定制設(shè)計(jì)方法 基于

7、幾何圖形的交互版圖編輯基于幾何圖形的交互版圖編輯符號法符號法積木塊自動(dòng)布圖積木塊自動(dòng)布圖EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)一、交互圖形編輯：交互圖形編輯方法是一種人工設(shè)計(jì)方法：交互圖形編輯方法是一種人工設(shè)計(jì)方法：q繪圖、顯示、插入、移動(dòng)、刪除、復(fù)制、繪圖、顯示、插入、移動(dòng)、刪除、復(fù)制、拉伸等命令。拉伸等命令。q聯(lián)機(jī)的的設(shè)計(jì)規(guī)則檢查功能。聯(lián)機(jī)的的設(shè)計(jì)規(guī)則檢查功能。q開窗、縮放、窗口移動(dòng)。開窗、縮放、窗口移動(dòng)。q設(shè)計(jì)性能高、版圖質(zhì)量高、效率低，設(shè)設(shè)計(jì)性能高、版圖質(zhì)量高、效率低，設(shè)計(jì)周期長。計(jì)周期長。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 1、交互圖形編輯產(chǎn)品q Cadence、Mentor等都有功

8、能完善、性等都有功能完善、性能良好的編輯工具。能良好的編輯工具。q 我國自行開發(fā)的我國自行開發(fā)的PANDA系統(tǒng)也包括有系統(tǒng)也包括有一個(gè)交互圖形編輯工具。除了工作站版一個(gè)交互圖形編輯工具。除了工作站版本外，有些公司還專門提供微機(jī)上的版本外，有些公司還專門提供微機(jī)上的版本。本。qTanner公司的公司的L-Edit是一個(gè)廣泛使用的是一個(gè)廣泛使用的微機(jī)上的交互圖形編輯器。微機(jī)上的交互圖形編輯器。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 2、設(shè)計(jì)檢查 q由于手工設(shè)計(jì)方法不可避免地會(huì)產(chǎn)生錯(cuò)由于手工設(shè)計(jì)方法不可避免地會(huì)產(chǎn)生錯(cuò)誤。因此，必須在版圖編輯后進(jìn)行版圖誤。因此，必須在版圖編輯后進(jìn)行版圖驗(yàn)證。驗(yàn)證。q版圖

9、驗(yàn)證包括：設(shè)計(jì)規(guī)則檢查、電學(xué)規(guī)版圖驗(yàn)證包括：設(shè)計(jì)規(guī)則檢查、電學(xué)規(guī)則檢查、版圖與原理圖對照檢查以及電則檢查、版圖與原理圖對照檢查以及電路網(wǎng)表提取，版圖寄生參數(shù)提取和后模路網(wǎng)表提取，版圖寄生參數(shù)提取和后模擬。擬。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 3、設(shè)計(jì)檢查工具 CAD公司在提供交互圖形編輯軟件的同公司在提供交互圖形編輯軟件的同時(shí)，也提供版圖驗(yàn)證軟件。時(shí)，也提供版圖驗(yàn)證軟件。Cadence的的Dracula就是一個(gè)十分著名的版圖驗(yàn)證軟就是一個(gè)十分著名的版圖驗(yàn)證軟件。一個(gè)性能良好的版圖驗(yàn)證軟件可以件。一個(gè)性能良好的版圖驗(yàn)證軟件可以將設(shè)計(jì)錯(cuò)誤消滅在芯片制造之前，確保將設(shè)計(jì)錯(cuò)誤消滅在芯片制造之前，確

10、保芯片的正確性和一定的成品率。芯片的正確性和一定的成品率。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 二、符號法版圖設(shè)計(jì)方法 符號法版圖設(shè)計(jì)方法（符號法版圖設(shè)計(jì)方法（symbolic layout approach）是一種半自動(dòng)設(shè)計(jì)方法：）是一種半自動(dòng)設(shè)計(jì)方法：（1）使用晶體管、通孔和連線的符號進(jìn)行）使用晶體管、通孔和連線的符號進(jìn)行輸入和編輯并產(chǎn)生一個(gè)拓?fù)浒鎴D。輸入和編輯并產(chǎn)生一個(gè)拓?fù)浒鎴D。（2）根據(jù)給定的設(shè)計(jì)規(guī)則將拓?fù)浒鎴D轉(zhuǎn)換）根據(jù)給定的設(shè)計(jì)規(guī)則將拓?fù)浒鎴D轉(zhuǎn)換成物理版圖。成物理版圖。（3）版圖壓縮，以優(yōu)化版圖面積。）版圖壓縮，以優(yōu)化版圖面積。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 1、符號法版圖設(shè)計(jì)

11、的特點(diǎn) 符號法版圖設(shè)計(jì)方法保持了交互圖形編符號法版圖設(shè)計(jì)方法保持了交互圖形編輯方法所具有的較高布圖密度和靈活性輯方法所具有的較高布圖密度和靈活性的優(yōu)點(diǎn)，且由于設(shè)計(jì)規(guī)則是由符號法版的優(yōu)點(diǎn)，且由于設(shè)計(jì)規(guī)則是由符號法版圖編輯器維持的，用戶在操作時(shí)不需要圖編輯器維持的，用戶在操作時(shí)不需要考慮，因而大大降低了設(shè)計(jì)工作量。考慮，因而大大降低了設(shè)計(jì)工作量。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 2、符號法版圖設(shè)計(jì)產(chǎn)品q Magic是一個(gè)著名的符號法版圖編輯器，是一個(gè)著名的符號法版圖編輯器，它是由美國加州大學(xué)它是由美國加州大學(xué)Berkeley分校開發(fā)分校開發(fā)的。有些實(shí)用系統(tǒng)把符號法和交互圖形的。有些實(shí)用系統(tǒng)把符

12、號法和交互圖形編輯集成在一個(gè)系統(tǒng)中。編輯集成在一個(gè)系統(tǒng)中。q我國我國PNADA系統(tǒng)中，用戶可以用幾何圖系統(tǒng)中，用戶可以用幾何圖形，也可以用器件符號進(jìn)行版圖編輯。形，也可以用器件符號進(jìn)行版圖編輯。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)三、積木塊自動(dòng)設(shè)計(jì) 積木塊自動(dòng)布圖（積木塊自動(dòng)布圖（Building Block Layout）又稱為任意形狀單元布圖，簡稱作又稱為任意形狀單元布圖，簡稱作BBL。它是基于單元庫的一種最為靈活的設(shè)計(jì)方它是基于單元庫的一種最為靈活的設(shè)計(jì)方式。限于實(shí)現(xiàn)的困難，大部分的式。限于實(shí)現(xiàn)的困難，大部分的BBL模式模式單元版圖都為矩形，它們可被安置在芯片單元版圖都為矩形，它們可被安

13、置在芯片的任何位置上。的任何位置上。 EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 積木塊自動(dòng)布圖 ROM/RAMA/DPLAI/O轉(zhuǎn)換數(shù)據(jù)通路壓焊塊第一層金屬第二層金屬通孔隨機(jī)邏輯EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)1、BBL布圖分類q有通道：有通道：BBLBBL模式下的布線區(qū)域比較復(fù)雜，模式下的布線區(qū)域比較復(fù)雜，未被模塊占用的芯片空間為布線區(qū)。通未被模塊占用的芯片空間為布線區(qū)。通常要先把它們劃分成矩形的通道區(qū)，然常要先把它們劃分成矩形的通道區(qū)，然后再按一定次序逐個(gè)進(jìn)行布線，此時(shí)模后再按一定次序逐個(gè)進(jìn)行布線，此時(shí)模塊上面不能走線。塊上面不能走線。q無通道：隨著多層布線工藝的出現(xiàn)，模無通道：隨著多層布

14、線工藝的出現(xiàn)，模塊上允許有三層以上的走線，出現(xiàn)了塊上允許有三層以上的走線，出現(xiàn)了“跨單元布線跨單元布線”（Over the Cell Over the Cell RoutingRouting）技術(shù)。它使得布線區(qū)域大大減）技術(shù)。它使得布線區(qū)域大大減小。小。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 2、BBL設(shè)計(jì)模型實(shí)例EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 3、BBL布圖設(shè)計(jì)特點(diǎn) q優(yōu)點(diǎn)：布圖密度高、布圖靈活、設(shè)計(jì)性優(yōu)點(diǎn)：布圖密度高、布圖靈活、設(shè)計(jì)性能高，它是一種很理想的設(shè)計(jì)方法。能高，它是一種很理想的設(shè)計(jì)方法。q難點(diǎn)：難點(diǎn)：BBL的布圖算法和布圖系統(tǒng)較其的布圖算法和布圖系統(tǒng)較其它設(shè)計(jì)方法復(fù)雜，目前還

15、沒有一個(gè)很成它設(shè)計(jì)方法復(fù)雜，目前還沒有一個(gè)很成功的實(shí)用系統(tǒng)。但是，目前從功的實(shí)用系統(tǒng)。但是，目前從SOC設(shè)計(jì)設(shè)計(jì)的需要出發(fā)，必須要研究這種基于各種的需要出發(fā)，必須要研究這種基于各種IP模塊的設(shè)計(jì)方法。模塊的設(shè)計(jì)方法。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 4、BBL自動(dòng)設(shè)計(jì)工具 q Cadence推出過一個(gè)叫推出過一個(gè)叫SYMBED的的BBL系統(tǒng)。系統(tǒng)。q美國加州大學(xué)美國加州大學(xué)Berkeley分校的分校的BEAR系統(tǒng)系統(tǒng)是一個(gè)著名的是一個(gè)著名的BBL系統(tǒng)。它在算法、數(shù)系統(tǒng)。它在算法、數(shù)據(jù)結(jié)構(gòu)和系統(tǒng)構(gòu)思方面都有很多創(chuàng)新。據(jù)結(jié)構(gòu)和系統(tǒng)構(gòu)思方面都有很多創(chuàng)新。q我國的我國的PANDA系統(tǒng)中的系統(tǒng)中的F

16、RACT系統(tǒng)是系統(tǒng)是一個(gè)一個(gè)BBL設(shè)計(jì)工具，它是在設(shè)計(jì)工具，它是在BEAR的基的基礎(chǔ)上改進(jìn)而成的。礎(chǔ)上改進(jìn)而成的。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 5、BBL布圖方法的改進(jìn) q目前可以有非矩形的模塊，如目前可以有非矩形的模塊，如L型、型、T型型的形狀。的形狀。q問題的表示方法、布圖規(guī)劃、布局、布問題的表示方法、布圖規(guī)劃、布局、布線算法的研究也在不斷進(jìn)行。線算法的研究也在不斷進(jìn)行。q考慮延遲、功耗、噪聲串?dāng)_等約束以及考慮延遲、功耗、噪聲串?dāng)_等約束以及將布局與布線同時(shí)考慮的算法等。將布局與布線同時(shí)考慮的算法等。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 6、BBL自動(dòng)設(shè)計(jì)的算法復(fù)雜性 由于由于VLS

17、I電路的規(guī)模和復(fù)雜性，一次設(shè)計(jì)電路的規(guī)模和復(fù)雜性，一次設(shè)計(jì)成功的難度太大，通常：成功的難度太大，通常：q布局的復(fù)雜性在布局的復(fù)雜性在O（n2）到）到O（n4）之間）之間q布線在布線在O（n logn）到）到O（n2）之間當(dāng)）之間當(dāng)n（問（問題的規(guī)模）很大時(shí)，計(jì)算時(shí)間會(huì)相當(dāng)長。題的規(guī)模）很大時(shí)，計(jì)算時(shí)間會(huì)相當(dāng)長。 EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 7、采用分級設(shè)計(jì)策略可有效地降低復(fù)雜性 以布局為列，若原來復(fù)雜性為以布局為列，若原來復(fù)雜性為S=O(n2)，分級后，分級后先對模塊內(nèi)進(jìn)行布局，然后對整個(gè)芯片進(jìn)行布局，先對模塊內(nèi)進(jìn)行布局，然后對整個(gè)芯片進(jìn)行布局，則總的復(fù)雜性為：則總的復(fù)雜性為： 兩者

18、工作量之比為：兩者工作量之比為： 由于由于mn，所以其工作量大約是原來的，所以其工作量大約是原來的1/m。分。分級設(shè)計(jì)會(huì)損失掉一些布圖變量。級設(shè)計(jì)會(huì)損失掉一些布圖變量。)/()/(2222cmmnOcmmnmOS2)/(/1/ nmCmSSEE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 8、八十年代中的BBL問題q典型系統(tǒng)是典型系統(tǒng)是BEAR - 采用模板枚舉匹配和啟發(fā)式算法采用模板枚舉匹配和啟發(fā)式算法 - 限于復(fù)雜性只能枚舉限于復(fù)雜性只能枚舉4個(gè)模塊個(gè)模塊q首次提出用解析法求解布局問題首次提出用解析法求解布局問題 q邊勾鏈數(shù)據(jù)結(jié)構(gòu)和另一種解析法（勢能函數(shù)）邊勾鏈數(shù)據(jù)結(jié)構(gòu)和另一種解析法（勢能函數(shù)）qFR

19、ACT - 基于基于BEAR的的BBL系統(tǒng)系統(tǒng)q布圖表示成為關(guān)鍵布圖表示成為關(guān)鍵EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 9、各種不同模型的比較q計(jì)算復(fù)雜性 binary tree SP BSG O-tree CBL O(n) O(n2) O(n2) O(n)* O(n)q搜索空間 binary tree SP BSG O-tree CBL O(n!2) C(n2,n) O(n!22n-2/n1.5) O(n!23n-7)q存儲(chǔ)量 (bits) binary tree SP BSG O-tree CBL n(6+lgn) 2nlgn n(n-1+lgn) n(2+lgn) n(3+lgn) EE1

20、41VLSI集成電路和系統(tǒng)設(shè)計(jì)10、新一代的BBL問題q九十年代中針對甚大規(guī)模和分級設(shè)計(jì)的需要提九十年代中針對甚大規(guī)模和分級設(shè)計(jì)的需要提出，希望優(yōu)化時(shí)延、面積、噪聲和功耗。出，希望優(yōu)化時(shí)延、面積、噪聲和功耗。q考慮考慮插入緩沖單元的互連規(guī)劃的布局。插入緩沖單元的互連規(guī)劃的布局。q滿足多種約束：芯片寬長比、多邊形模塊、多滿足多種約束：芯片寬長比、多邊形模塊、多邊形芯片外框、固定方位模塊、固定位置模塊、邊形芯片外框、固定方位模塊、固定位置模塊、固定障礙等。固定障礙等。q可應(yīng)用于晶體管級的布局問題（另加約束）可應(yīng)用于晶體管級的布局問題（另加約束）q多采用隨機(jī)優(yōu)化方法：模擬退火、遺傳進(jìn)化等多采用隨機(jī)優(yōu)

21、化方法：模擬退火、遺傳進(jìn)化等q可分為可分為Slicing和和Non-slicing兩大類兩大類EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 11、Slicing 結(jié)構(gòu) 和 Non-Slicing 結(jié)構(gòu)qSlicing 結(jié)構(gòu)結(jié)構(gòu)q 數(shù)據(jù)表示容易數(shù)據(jù)表示容易q 通道定義方便通道定義方便q計(jì)算復(fù)雜性較低計(jì)算復(fù)雜性較低qNon-Slicing 結(jié)構(gòu)結(jié)構(gòu)q布圖密度更高布圖密度更高 q處理特殊問題較處理特殊問題較方便方便q日益受到重視日益受到重視EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)12、基于階梯網(wǎng)格結(jié)構(gòu)的布局算法 ami33布局結(jié)果 test3布局結(jié)果EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 13、考慮面積、線長和寬

22、高比目標(biāo)的BBL布局算法EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 14、帶有軟模塊的布圖規(guī)劃算法不同寬長比目標(biāo)下的布圖規(guī)劃效果圖EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 15、帶預(yù)置模塊和多邊形區(qū)域上的布圖規(guī)劃帶預(yù)置模塊的布圖規(guī)劃多邊形區(qū)域上的布圖規(guī)劃EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 16、含多邊形模塊的布局EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 17、同時(shí)進(jìn)行布局和總體布線算法EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)3 不同設(shè)計(jì)方法比較 q 設(shè)計(jì)方法的選擇與芯片性能要求、產(chǎn)品上設(shè)計(jì)方法的選擇與芯片性能要求、產(chǎn)品上市時(shí)間以及產(chǎn)品產(chǎn)量有關(guān)。市時(shí)間以及產(chǎn)品產(chǎn)量有關(guān)。q 用戶可以根據(jù)自己對產(chǎn)品性能、批量大小用

23、戶可以根據(jù)自己對產(chǎn)品性能、批量大小和上市時(shí)間的要求，選擇相應(yīng)的設(shè)計(jì)方法。和上市時(shí)間的要求，選擇相應(yīng)的設(shè)計(jì)方法。 表表1設(shè)計(jì)模式在版圖結(jié)構(gòu)上的差別。設(shè)計(jì)模式在版圖結(jié)構(gòu)上的差別。 表表2設(shè)計(jì)模式芯片面積、性能及制造方法上設(shè)計(jì)模式芯片面積、性能及制造方法上的不同。的不同。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)表表一一 各各種種設(shè)設(shè)計(jì)計(jì)模模式式的的版版圖圖結(jié)結(jié)構(gòu)構(gòu) 設(shè)設(shè)計(jì)計(jì)模模式式全全定定制制標(biāo)標(biāo)準(zhǔn)準(zhǔn)單單元元門門陣陣列列FPGA單單元元外外形形可可變變固固定定高高度度不不變變不不變變單單元元類類型型可可變變可可變變固固定定可可編編程程單單元元布布局局可可變變按按行行固固定定固固定定連連 線線可可變變可可

24、變變可可變變可可編編程程EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)表表二二 不不同同的的設(shè)設(shè)計(jì)計(jì)模模式式的的芯芯片片面面積積、性性能能和和掩掩膜膜制制作作方方式式設(shè)設(shè)計(jì)計(jì)模模式式全全定定制制標(biāo)標(biāo)準(zhǔn)準(zhǔn)單單元元門門陣陣列列FPGA芯芯片片面面積積小小較較小小中中等等大大芯芯片片性性能能高高較較高高中中等等低低制制作作掩掩膜膜全全部部全全部部金金屬屬連連線線及及孔孔不不需需要要EE141VLSI集成電路和系統(tǒng)設(shè)計(jì)一、定制電路的設(shè)計(jì)一、定制電路的設(shè)計(jì) 定制電路是指一些通用電路的設(shè)計(jì)，由定制電路是指一些通用電路的設(shè)計(jì)，由半導(dǎo)體生產(chǎn)廠家按標(biāo)準(zhǔn)規(guī)格生產(chǎn)出來的半導(dǎo)體生產(chǎn)廠家按標(biāo)準(zhǔn)規(guī)格生產(chǎn)出來的一系列電路：如一系列電

25、路：如ROM、EPROM、EEPROM、PLA、PLD及及FPGA等等。等等。這些芯片已經(jīng)制好，只需將信息寫入即這些芯片已經(jīng)制好，只需將信息寫入即可工作?？晒ぷ?。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 二、定制電路的種類 這種電路的特點(diǎn)是結(jié)構(gòu)非常規(guī)則，對于這這種電路的特點(diǎn)是結(jié)構(gòu)非常規(guī)則，對于這類通用電路的設(shè)計(jì)，通常有以下的方法：類通用電路的設(shè)計(jì)，通常有以下的方法：1.面向規(guī)則的面向規(guī)則的ROM集成電路版圖設(shè)計(jì)語言集成電路版圖設(shè)計(jì)語言編譯。編譯。2.面向隨機(jī)的組合邏輯面向隨機(jī)的組合邏輯PLA、PLD方法。方法。3.面向總線結(jié)構(gòu)的柵陳列（面向總線結(jié)構(gòu)的柵陳列（gate matrix）方法。方法。EE141VLSI集成電路和系統(tǒng)設(shè)計(jì) 三、設(shè)計(jì)模式的選擇q大批量的產(chǎn)品，如微處理器，存儲(chǔ)器等大批量的產(chǎn)品，如微處理器，存儲(chǔ)器等宜采用全定制設(shè)計(jì)方法。宜采