微機原理及應用ppt課件

1、Review 數(shù)制2，8，16，BCD 數(shù)制轉換1.某進制-10進制 2.10進制到某進制 3.2-816，4.816-2 運算 邏輯運算 數(shù)值運算 原碼 反碼 補碼 溢出：重點及難點重點：重點：存儲器管理存儲器管理Intel8086內(nèi)部構造內(nèi)部構造難點：難點：8086處置器引腳含義及銜接處置器引腳含義及銜接 8086CPU的總線時序的總線時序F8086是是Intel系列的系列的16位微處置器，有位微處置器，有16根數(shù)據(jù)線和根數(shù)據(jù)線和20根地址線。根地址線。F時鐘頻率時鐘頻率:5MHZ、8MHZ、10MHZFI/O端口端口:64KB個個(8位位)，并且兩個編號，并且兩個編號相鄰的端口可以組合成

2、一個相鄰的端口可以組合成一個16位端口。位端口。字長：字長：CPU可以一次處置可以一次處置的二進制數(shù)的位數(shù)的二進制數(shù)的位數(shù)可尋址的地址空間達可尋址的地址空間達220=1MB。 8086CPU從功能構造上來講，可以分為兩大部分，即執(zhí)行部件從功能構造上來講，可以分為兩大部分，即執(zhí)行部件Execution Unit, EU和總線接口部件和總線接口部件Bus Interface Unit, BIU擔任指令的執(zhí)行，包括通用存放器、公用存放器、標志寄擔任指令的執(zhí)行，包括通用存放器、公用存放器、標志寄存器及運算器存器及運算器ALU等部分組成。等部分組成。I當指令要求將數(shù)據(jù)寫到存儲器或者當指令要求將數(shù)據(jù)寫到存

3、儲器或者I/O電路，或需從存儲器和電路，或需從存儲器和I/O電路讀取數(shù)據(jù)時，電路讀取數(shù)據(jù)時，EU向向BIU發(fā)出懇求，發(fā)出懇求，BIU自動完成這些操作自動完成這些操作I假設執(zhí)行的是一條轉移指令，那么存放在指令隊列緩沖器中的指令就沒有用了，應到新的地址單元去取出指令。假設執(zhí)行的是一條轉移指令，那么存放在指令隊列緩沖器中的指令就沒有用了，應到新的地址單元去取出指令。BIU新取出的第一條指令新取出的第一條指令將直接送到將直接送到EU中去執(zhí)行，隨后重新填充指令隊列緩沖器中去執(zhí)行，隨后重新填充指令隊列緩沖器1通用存放器組通用存放器組AX, BX, CX, DX: 存放存放16位數(shù)據(jù)或地址位數(shù)據(jù)或地址AH,

4、 AL, BH, BL, CH, CL, DH, DL: 8位存放器位存放器注：注：AHAH等用于等用于8 8位存放器運用時只可存放數(shù)據(jù)，不能存放地址；位存放器運用時只可存放數(shù)據(jù)，不能存放地址；普通情況，這些存放器是用在算術運算或邏輯運算指令中，以普通情況，這些存放器是用在算術運算或邏輯運算指令中，以進展算術邏輯運算。進展算術邏輯運算。某指令中，它們有特定的用途：如某指令中，它們有特定的用途：如AXAX作累加器用；作累加器用；BXBX作基址作基址BaseBase存放器，如在查表指令存放器，如在查表指令XLATXLAT中存放表的起始地址；中存放表的起始地址；CXCX作計數(shù)作計數(shù)CountCoun

5、t存放器，如在數(shù)據(jù)串操作指令的存放器，如在數(shù)據(jù)串操作指令的REPREP中用中用CXCX存放數(shù)據(jù)單元的個數(shù)作為循環(huán)操作的次數(shù)；存放數(shù)據(jù)單元的個數(shù)作為循環(huán)操作的次數(shù)；DXDX作數(shù)據(jù)作數(shù)據(jù)DataData存放器，如在字的除法運算指令存放器，如在字的除法運算指令DIVDIV中，存放余數(shù)。中，存放余數(shù)。主要用于存放主要用于存放I/O或存儲器的端口地址。或存儲器的端口地址。 (2) 公用存放器公用存放器SP、BP、SI、DI指針存放器指針存放器SP和和BP：存取位于當前堆棧段中的數(shù)據(jù)，：存取位于當前堆棧段中的數(shù)據(jù)，但但SP和和BP在運用上有區(qū)別。入棧在運用上有區(qū)別。入棧PUSH和出棧和出棧POP指令是由指

6、令是由SP給出棧頂?shù)钠频刂?，故稱為堆給出棧頂?shù)钠频刂?，故稱為堆棧指針存放器。棧指針存放器。BP那么是用來存放位于堆棧段中的一個那么是用來存放位于堆棧段中的一個數(shù)據(jù)區(qū)基址的偏移地址的，故稱作基址指針存放器。數(shù)據(jù)區(qū)基址的偏移地址的，故稱作基址指針存放器。變址存放器變址存放器SI和和DI：是用來存放當前數(shù)據(jù)段的偏移地址：是用來存放當前數(shù)據(jù)段的偏移地址的。在字符串操作中，源操作數(shù)地址的偏置放于的。在字符串操作中，源操作數(shù)地址的偏置放于SI中，中，所以所以SI稱為源變址存放器；目的操作數(shù)地址的偏置放于稱為源變址存放器；目的操作數(shù)地址的偏置放于DI中，所以中，所以DI稱為目的變址存放器。稱為目的變址存

7、放器。3 算數(shù)邏輯單元算數(shù)邏輯單元ALU主要是進展算術和邏輯運算的部件主要是進展算術和邏輯運算的部件4形狀標志存放器形狀標志存放器Flag Register, FR& 8086 CPU的形狀標志存放器是一個的形狀標志存放器是一個16位的位的存放器，存放器，9個位用作標志位，其中形狀標志位有個位用作標志位，其中形狀標志位有6個，控制標志有個，控制標志有3個。個。& 形狀標志，用來表示運算結果的特征，它們形狀標志，用來表示運算結果的特征，它們是：是：CF、PF、AF、ZF、SF和和OF；這；這6位都是位都是邏輯值，判別結果為邏輯真邏輯值，判別結果為邏輯真true時其值為時其值為1；

8、判別結果為邏輯假判別結果為邏輯假false時，其值為時，其值為0。& 控制標志，用來控制控制標志，用來控制CPU的操作，的操作，IF、DF和和TF。 e.g. A=10110110，B=01101000 那么：那么：A+B=1 0001 1110 CF=1有進位；有進位； PF=1奇偶校驗，運算結果中有偶數(shù)個奇偶校驗，運算結果中有偶數(shù)個1； AF=0輔助進位，低輔助進位，低4位向高位向高4位無借位；位無借位； ZF=0運算結果不為運算結果不為0； SF=0符號標志，運算結果最高位符號標志，運算結果最高位D7為為0； OF=0溢出標志，運算結果沒超越范圍溢出標志，運算結果沒超越范圍 -1

9、28+127。 1 0 1 1 0 1 1 0+ 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 1 02. BIU部件部件 擔任擔任CPU與外部即存貯器、與外部即存貯器、I/O端口傳送信息端口傳送信息 。O BIU BIU擔任從指定內(nèi)存單元中取出指令，送到擔任從指定內(nèi)存單元中取出指令，送到指令隊列緩沖器中排隊指令隊列緩沖器中排隊O 指令隊列緩沖器是一個指令隊列緩沖器是一個6 6字節(jié)的字節(jié)的RAMRAM存儲器，存儲器，隊列中最多可同時存放隊列中最多可同時存放6 6個字節(jié)的指令，取來的個字節(jié)的指令，取來的指令是按字節(jié)順序存放的指令是按字節(jié)順序存放的O 當隊列中有兩個以上的指令字節(jié)空時

10、，當隊列中有兩個以上的指令字節(jié)空時，BIUBIU會自動執(zhí)行總線操作，繼續(xù)取指令會自動執(zhí)行總線操作，繼續(xù)取指令O 在執(zhí)行指令時，假設需求取操作數(shù)，那么也在執(zhí)行指令時，假設需求取操作數(shù)，那么也由由BIUBIU從內(nèi)存或者從內(nèi)存或者I/OI/O口指定區(qū)域取出，送口指定區(qū)域取出，送EUEU部部件執(zhí)行件執(zhí)行l(wèi)BIU由四部分組成由四部分組成 ： l l (1) 四個四個16位的段地址存放器：位的段地址存放器：l CS 代碼段存放器，定義代碼段基址，代碼段存放器，定義代碼段基址，l 該段存放指令代碼該段存放指令代碼l DS 數(shù)據(jù)段存放器，定義數(shù)據(jù)段基址數(shù)據(jù)段存放器，定義數(shù)據(jù)段基址l 該段存放數(shù)據(jù)該段存放數(shù)據(jù)l

11、 ES 附加段存放器，定義附加段基址附加段存放器，定義附加段基址l 同同DS類似類似l SS 堆棧段存放器，定義堆棧段基址堆棧段存放器，定義堆棧段基址l 該段做堆棧區(qū)運用該段做堆棧區(qū)運用l (2) 16位指令指針存放器位指令指針存放器IP 。 l (3) 20位的地址加法器。位的地址加法器。l (4) 6字節(jié)的指令隊列字節(jié)的指令隊列 。 提供段基址以構成提供段基址以構成物理地址，不能參物理地址，不能參與算術邏輯運算與算術邏輯運算80868086的指令執(zhí)行方式的指令執(zhí)行方式取指1取指2取指3取指4取數(shù)據(jù)取指5等待執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5BIUEU 8086CPU取指與執(zhí)行并行進展，大大取指

12、與執(zhí)行并行進展，大大減少了等待取指令所需求的時間，提減少了等待取指令所需求的時間，提高了高了CPU的任務效率的任務效率傳統(tǒng)處置器的執(zhí)行方式傳統(tǒng)處置器的執(zhí)行方式取指1執(zhí)行1取指2執(zhí)行2取指3執(zhí)行3 邏輯地址邏輯地址LA：是一相對地址，包含段存放器：是一相對地址，包含段存放器的內(nèi)容和段內(nèi)偏移，某條指令的邏輯地址可表的內(nèi)容和段內(nèi)偏移，某條指令的邏輯地址可表示為：示為：CS：IP 段內(nèi)偏移量段內(nèi)偏移量EA：是指某存儲單元分開該段段：是指某存儲單元分開該段段首址的字節(jié)數(shù)首址的字節(jié)數(shù) 物理地址物理地址PA：是指某個存儲單元的實踐：是指某個存儲單元的實踐20bit的地址，又叫絕對地址的地址，又叫絕對地址物理

13、地址物理地址=段基址段基址16+偏移量偏移量 二進制：段基址左二進制：段基址左移四位，低位填移四位，低位填0十六進制：段基址左十六進制：段基址左移一位，低位填移一位，低位填0物理地址物理地址=段基址左移段基址左移4位低位補位低位補0+偏移量偏移量 l留意：留意：lCS=0000H，IP=1051H，lCS=0100H，IP=0051H，一樣的物理地址可以由不同的邏輯地址得到一樣的物理地址可以由不同的邏輯地址得到物理地址物理地址01051H物理地址物理地址01051H(1) 內(nèi)存的組織方式內(nèi)存的組織方式內(nèi)存是按字節(jié)編址的，每個存儲單元中存放一個內(nèi)存是按字節(jié)編址的，每個存儲單元中存放一個8bit8

14、bit二進制數(shù)一個字節(jié)，二進制數(shù)一個字節(jié)，1Byte1Byte，假設一個數(shù)，假設一個數(shù)據(jù)長度為據(jù)長度為2B2B一個字，那么放在延續(xù)兩個單元中，一個字，那么放在延續(xù)兩個單元中，高字節(jié)放高地址單元，低字節(jié)放低地址單元。字的高字節(jié)放高地址單元，低字節(jié)放低地址單元。字的地址用低字節(jié)存儲地址表示。地址用低字節(jié)存儲地址表示。存儲器分成兩個部分，每部分為存儲器分成兩個部分，每部分為512KB512KB。一部分。一部分叫偶存儲體，其中內(nèi)存單元的地址碼都是偶數(shù)如叫偶存儲體，其中內(nèi)存單元的地址碼都是偶數(shù)如00000H00000H、00002H00002H等，該存儲體的數(shù)據(jù)總線對應接等，該存儲體的數(shù)據(jù)總線對應接CP

15、UCPU數(shù)據(jù)總線的低數(shù)據(jù)總線的低8 8位；另一部分叫奇存儲體，其中位；另一部分叫奇存儲體，其中內(nèi)存單元的地址碼都是奇數(shù)，如內(nèi)存單元的地址碼都是奇數(shù)，如00001H00001H、00003H00003H等，等，該存儲體的數(shù)據(jù)總線對應接該存儲體的數(shù)據(jù)總線對應接CPUCPU數(shù)據(jù)總線的高數(shù)據(jù)總線的高8 8位。位。lCPU的地址線的地址線A0作為偶存儲體的片選信號。作為偶存儲體的片選信號。l lBHE作為奇存儲體的片選信號。作為奇存儲體的片選信號。2 CPU對內(nèi)存的訪問對內(nèi)存的訪問3 CPU對數(shù)據(jù)字的訪問lCPU如要訪問一個偶地址的數(shù)據(jù)字如要訪問一個偶地址的數(shù)據(jù)字 ，那么用，那么用D15D0 16條數(shù)據(jù)

16、總線可一次訪問勝利。假設條數(shù)據(jù)總線可一次訪問勝利。假設要訪問一個奇地址的數(shù)據(jù)字到要訪問一個奇地址的數(shù)據(jù)字到CPU，需求兩次，需求兩次訪問才干獲得這個數(shù)據(jù)字。第一次用訪問才干獲得這個數(shù)據(jù)字。第一次用D15D8訪問奇存儲體的低字節(jié)，第二次用訪問奇存儲體的低字節(jié)，第二次用D7D0訪問訪問偶存儲體的高字節(jié)。偶存儲體的高字節(jié)。 l 為了提高對數(shù)據(jù)字的訪問速度，應將數(shù)據(jù)字的低字節(jié)放為了提高對數(shù)據(jù)字的訪問速度，應將數(shù)據(jù)字的低字節(jié)放在偶存儲體中，即使數(shù)據(jù)字的地址碼為偶數(shù)。這樣在存在偶存儲體中，即使數(shù)據(jù)字的地址碼為偶數(shù)。這樣在存儲器中存儲的數(shù)據(jù)字叫對準字。而地址碼為奇數(shù)的數(shù)據(jù)儲器中存儲的數(shù)據(jù)字叫對準字。而地址碼

17、為奇數(shù)的數(shù)據(jù)字叫未對準字。字叫未對準字。 Review:8086微處置器引腳的根本知識引腳的根本知識引腳的功能引腳的功能信號的流向信號的流向有效電平有效電平三態(tài)才干三態(tài)才干引腳的復用引腳的復用指引腳信號的定義、作用；通常指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示采用英文單詞或其縮寫表示信號從芯片向外輸出，還是從信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有起作用的邏輯電平高、低電平有效上升、下降邊沿有效效上升、下降邊沿有效以少量的引腳提供更多的功能以少量的引腳提供更多的功能輸出正常的低電平、高電平外，輸出正常的低電平、高電平

18、外，還可以輸出高阻的第三態(tài)還可以輸出高阻的第三態(tài)最小任務方式：即由8086組成的單處置器系統(tǒng)，一切的總線控制信號都由8086直接產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少最大任務方式：即由8086組成的中等規(guī)?；虼笠?guī)模系統(tǒng)，包含兩個或多個處置器，8086為主處置器，其它為協(xié)處置器8086為雙列直為雙列直插式封裝，有插式封裝，有40引腳，但總線信引腳，但總線信號量卻大于號量卻大于40，故采用分時復用故采用分時復用技術技術一個引腳在不同的時一個引腳在不同的時辰具有兩個甚至多個辰具有兩個甚至多個作用作用1地址線、數(shù)據(jù)線和形狀線lAD15AD0雙向，三態(tài)：地址雙向，三態(tài)：地址/數(shù)據(jù)分時復用數(shù)據(jù)分時復用總

19、線總線 。為低。為低16位地址位地址/數(shù)據(jù)的復用引腳線。采用分數(shù)據(jù)的復用引腳線。采用分時的多路轉換方法來實現(xiàn)對地址線和數(shù)據(jù)線的復時的多路轉換方法來實現(xiàn)對地址線和數(shù)據(jù)線的復用。在用。在DMA方式時，這些引線被浮空，置為高阻方式時，這些引線被浮空，置為高阻形狀。形狀。lA19/S6、A18/S5、A17/S4、A16/S3輸出，三輸出，三態(tài)：地址態(tài)：地址/形狀復用線。形狀復用線。lBHE/S7 輸出，三態(tài)：為高輸出，三態(tài)：為高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許形狀復用引腳。形狀復用引腳。8086有有16根數(shù)據(jù)線，可以用高根數(shù)據(jù)線，可以用高8位數(shù)據(jù)線傳送一個字節(jié)，也可以用低位數(shù)據(jù)線傳送一個字節(jié)，也可以用

20、低8位數(shù)據(jù)線傳位數(shù)據(jù)線傳送一個字節(jié)，還可以一次傳送一個字，送一個字節(jié)，還可以一次傳送一個字， BHE*是用是用來區(qū)分這幾類傳輸?shù)?。來區(qū)分這幾類傳輸?shù)摹?. 最小方式下引腳信號及功能最小方式下引腳信號及功能2控制線控制線 RD輸出，三態(tài)輸出，三態(tài) ：讀信號線，與：讀信號線，與M/IO配合運配合運用用 。 WR：寫信號線輸出，三態(tài)：寫信號線輸出，三態(tài) 。 M/IO(輸出，三態(tài)輸出，三態(tài))：存儲器或：存儲器或I/O端口訪問信號。端口訪問信號。 READY 輸入輸入 ：預備就緒信號：預備就緒信號 。是由選中。是由選中的存儲器或的存儲器或I/O端口送來的呼應信號，當有效時端口送來的呼應信號，當有效時高電

21、平，表示被訪問的存儲器或高電平，表示被訪問的存儲器或I/O端口已端口已預備就緒，可完成一次數(shù)據(jù)傳送。預備就緒，可完成一次數(shù)據(jù)傳送。 INTR輸入：可屏蔽中斷懇求信號輸入：可屏蔽中斷懇求信號 。lINTA輸出：中斷呼應信號輸出：中斷呼應信號 。 CPU向外輸出向外輸出的中斷呼應信號，用于對外部中斷源發(fā)出的中斷懇的中斷呼應信號，用于對外部中斷源發(fā)出的中斷懇求的呼應。求的呼應。lNMI 輸入：非可屏蔽中斷懇求信號輸入：非可屏蔽中斷懇求信號 。lTEST輸入：測試信號，低電平有效。信號和輸入：測試信號，低電平有效。信號和WAIT指令配合運用。當指令配合運用。當CPU執(zhí)行執(zhí)行WAIT指令時，指令時，CP

22、U處于等待形狀，并且每隔處于等待形狀，并且每隔5個個T對該信號進展一對該信號進展一次測試，一旦檢測到次測試，一旦檢測到 TEST信號為低，那么終了等信號為低，那么終了等待形狀，繼續(xù)執(zhí)行待形狀，繼續(xù)執(zhí)行WAIT指令下面的指令。指令下面的指令。WAIT指令是使指令是使CPU與外部硬件同步的，與外部硬件同步的，TEST相當于外相當于外部硬件的同步信號。部硬件的同步信號。lRESET輸入：復位信號輸入：復位信號 ，輸入，高電平有效，輸入，高電平有效 。lALE輸出：地址鎖存允許信號輸出：地址鎖存允許信號 。 ALE下降沿下降沿鎖存地址。鎖存地址。lDT/R輸出，三態(tài)：數(shù)據(jù)發(fā)送輸出，三態(tài)：數(shù)據(jù)發(fā)送/接納

23、控制信號接納控制信號 。在運用在運用8286或或74LS245數(shù)據(jù)收發(fā)器的最小方式系數(shù)據(jù)收發(fā)器的最小方式系統(tǒng)中，用統(tǒng)中，用DT/ R來控制數(shù)據(jù)傳送方向。來控制數(shù)據(jù)傳送方向。DT/ R為低為低電平，進展數(shù)據(jù)接納電平，進展數(shù)據(jù)接納CPU讀，即收發(fā)器把系統(tǒng)讀，即收發(fā)器把系統(tǒng)數(shù)據(jù)總線上的數(shù)據(jù)讀進來。當數(shù)據(jù)總線上的數(shù)據(jù)讀進來。當CPU處在處在DMA方式時，方式時，此線浮空。此線浮空。 lDEN輸出，三態(tài)：數(shù)據(jù)允許信號輸出，三態(tài)：數(shù)據(jù)允許信號 。在運用。在運用8286或或74LS245數(shù)據(jù)收發(fā)器的最小方式系統(tǒng)中，數(shù)據(jù)收發(fā)器的最小方式系統(tǒng)中，允許收發(fā)器和系統(tǒng)數(shù)據(jù)總線進展數(shù)據(jù)傳送。允許收發(fā)器和系統(tǒng)數(shù)據(jù)總線進展

24、數(shù)據(jù)傳送。lHOLD輸入：總線懇求信號輸入：總線懇求信號 。當系統(tǒng)中。當系統(tǒng)中CPU之之外的總線主設備要求運用總線時，經(jīng)過外的總線主設備要求運用總線時，經(jīng)過HOLD引腳引腳向向CPU發(fā)出懇求。發(fā)出懇求。lHLDA輸出：總線懇求呼應信號輸出：總線懇求呼應信號 。當。當HLDA有效高電平時，表示有效高電平時，表示CPU對總線懇對總線懇求主設備作出呼應，贊同讓出總線，與求主設備作出呼應，贊同讓出總線，與CPU相相連的三態(tài)引腳都被浮置為高阻態(tài)。連的三態(tài)引腳都被浮置為高阻態(tài)。 lMN/MX：任務方式選擇信號。：任務方式選擇信號。3其它其它 CLK：8086時鐘信號時鐘信號 。 Vcc：電源。：電源。80

25、86用單一的用單一的+5V電壓。電壓。 GND：地線。：地線。“引腳小結CPU引腳是系統(tǒng)總線的根本信號引腳是系統(tǒng)總線的根本信號可以分成三類信號：可以分成三類信號：16位數(shù)據(jù)線：位數(shù)據(jù)線：D0D1620位地址線：位地址線：A0A19控制線：控制線：ALE、M/IO、WR、RD、READYINTR、INTA、NMI，HOLD、HLDARESET、CLK、Vcc、GND最小方式硬件銜接特點： MN/MX接高電平+5V，決議了8086任務在最小方式 有3片8282或74LS373，用來做地址鎖存器 當系統(tǒng)中所連存儲器和外設較多時，需求添加數(shù)據(jù)總線的驅動才干，要用兩片8286/8287作為總線數(shù)據(jù)收發(fā)器

26、 有一片8284A，作為時鐘發(fā)生器l具有三態(tài)輸出的具有三態(tài)輸出的TTL電平鎖存器電平鎖存器lSTB 電平鎖存引腳電平鎖存引腳lOE 輸出允許引腳輸出允許引腳8282l具有三態(tài)輸出的具有三態(tài)輸出的TTL電平鎖存器電平鎖存器lLE 電平鎖存引腳電平鎖存引腳lOE 輸出允許引腳輸出允許引腳l8位雙向緩沖器位雙向緩沖器l控制端銜接在一同，控制端銜接在一同， 低電平有效低電平有效l可以雙導游通可以雙導游通l輸出與輸入同相輸出與輸入同相OE0，導通，導通 T1 AB T0 ABOE1，不導通，不導通8284A1234567891 71 61 51 41 31 21 11 01 8C S Y N CP C

27、L KA E N1R D Y1R E A D YR D Y2A E N1C L KG N DVC C( + 5 )X1X2A S Y N CE F IF / CO S CR E SR E S E TN C1 41 8E F IF / CR D YR E S8 2 8 4 AO S CR E A D YR E S E TX1X21 71 65 0 0 1 252 22 11 01 98R E A D YR E S E TC L KO S C外 界1 15 0 0 最小方式的總線構成AD7AD0A15A8A19/S6A16/S3+5V8086ALE8282STB系統(tǒng)總線信號A19A16A15A8A7A0D7D0M/IO