數(shù)字電子技術5觸發(fā)器

1、1第五章觸發(fā)器2組組合合邏邏輯輯電電路路.當時的當時的輸入輸入.當時的當時的輸出輸出構成組合邏輯電路構成組合邏輯電路的基本單元是的基本單元是門電路門電路在前面所學習的組合邏輯電路中，在前面所學習的組合邏輯電路中，僅僅決定于僅僅決定于3而在而在“時序邏輯電路時序邏輯電路”中，中，時時序序邏邏輯輯電電路路.當時的當時的輸出輸出這就要求時序邏輯電路必須這就要求時序邏輯電路必須具有記憶功能具有記憶功能 !不僅與不僅與.當時的當時的輸入輸入有關有關.過去的過去的輸出輸出而且與而且與有關有關我們將要學習的我們將要學習的“觸發(fā)器觸發(fā)器”就具有記憶功能。就具有記憶功能。4內(nèi)容提要內(nèi)容提要 本章介紹具有本章介紹

2、具有記憶記憶功能的基本邏輯單元功能的基本邏輯單元觸發(fā)器。觸發(fā)器。 首先介紹作為許多觸發(fā)器電路基本構成部首先介紹作為許多觸發(fā)器電路基本構成部分的分的SR鎖存器鎖存器，然后從，然后從觸發(fā)方式觸發(fā)方式和和邏輯功能邏輯功能兩兩個方面對觸發(fā)器做分類講解。個方面對觸發(fā)器做分類講解。55.1 概述概述觸發(fā)器具有什么觸發(fā)器具有什么功能功能 ? 形象地說，形象地說， 它具有它具有“一觸即發(fā)一觸即發(fā)”的功能。在輸入信號的功能。在輸入信號的作用下，它能夠從一種狀態(tài)的作用下，它能夠從一種狀態(tài) ( 0 或或 1 )轉(zhuǎn)變成另一種狀態(tài)轉(zhuǎn)變成另一種狀態(tài) ( 1 或或 0 )。觸發(fā)器具有什么基本觸發(fā)器具有什么基本特點特點 ?

3、1）具有兩個能自行保持的穩(wěn)定狀態(tài)；）具有兩個能自行保持的穩(wěn)定狀態(tài)；2）根據(jù)不同的輸入信號可以置成）根據(jù)不同的輸入信號可以置成1或或0狀態(tài)。狀態(tài)。 觸發(fā)器觸發(fā)器是構成時序邏輯電路的基本單元，是能夠存儲是構成時序邏輯電路的基本單元，是能夠存儲1位二值信號的基本單元電路。位二值信號的基本單元電路。6觸發(fā)器如何分類觸發(fā)器如何分類 ? 按按邏輯功能邏輯功能劃分劃分 ：SR 觸發(fā)器觸發(fā)器 ；JK 觸發(fā)器觸發(fā)器 ；D 觸發(fā)器觸發(fā)器;按按觸發(fā)方式觸發(fā)方式劃分劃分 ：電平觸發(fā)方式電平觸發(fā)方式 ；脈沖觸發(fā)方式脈沖觸發(fā)方式 ；邊沿觸發(fā)方式邊沿觸發(fā)方式 。T觸發(fā)器等等。觸發(fā)器等等。7QDRDSQ反饋反饋反饋反饋 SR

4、鎖存器可以由鎖存器可以由與非門與非門構成，也可以由構成，也可以由或非門或非門構成，現(xiàn)構成，現(xiàn)以以與非門與非門構成的構成的SR鎖存器為例鎖存器為例:正是由于正是由于引入反饋，引入反饋，才使電路具有才使電路具有記憶功能記憶功能 !一、電路結構與工作原理一、電路結構與工作原理 & &G1G2與非邏輯與非邏輯:有有0則則1，全，全1則則0。觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài)5.2 SR鎖存器鎖存器8(1) 設設Q的原態(tài)為的原態(tài)為 1 (2) 設設Q的的原原態(tài)為態(tài)為 0010 11. 輸入輸入 = 0， = 1 時時 ：110 1DRDS 結論：當結論：當 0、 1時，無論時，無論Q端的原端的原態(tài)是什么，態(tài)是什么

5、， Q最終必為最終必為 0(觸發(fā)器復位）觸發(fā)器復位）！DSDR QQ&DRDSG1G2 0 11 0QQ&DRDSG1G201復位（復位（Reset）輸入）輸入:DR9 0 1 0 0 0 1 1 0Q ：輸入信號到來輸入信號到來前前鎖存器的狀態(tài)，即鎖存器的狀態(tài)，即初初始狀態(tài)，始狀態(tài)，簡稱為簡稱為初態(tài)初態(tài)(原態(tài)原態(tài))；Q * ：輸入信號到來輸入信號到來后后鎖存器的狀態(tài)鎖存器的狀態(tài) ，簡稱為，簡稱為次態(tài)次態(tài) 。 Q Q *QQ 0 1DSDRDSDR復位復位（清零）（清零）SR鎖存器鎖存器特性表特性表10(1) 設設Q的原態(tài)為的原態(tài)為 0(2) 設設Q的原態(tài)為的原態(tài)為 110111 02. 輸入

6、輸入 = 1， = 0 時時 ：1 0DSDRQQ&DRDSG1G2 1 00 1QQ&DRDSG1G210 結論：當結論：當 1、 0時，無論時，無論Q端的端的原原態(tài)是什么，態(tài)是什么， Q最終必為最終必為 1(觸發(fā)器置位）觸發(fā)器置位）！DSDR置位（置位（Set）輸入）輸入:DS111 0 0 11 0 1 1QQ 1 0DRDS Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）SR鎖存器鎖存器特性表特性表12(1) 設設Q的原態(tài)為的原態(tài)為 0(2) 設設Q的原態(tài)為的原態(tài)為 10 13. 輸入輸入 = 1， = 1 時時 ： 01 011 11

7、1DRDSQQ&DRDSG1G2QQ&DRDSG1G20 1 1010 結論：當結論：當 1、 1時，無論時，無論Q端的端的原原態(tài)是什么，態(tài)是什么， Q最終最終保持保持！DSDR131 1 0 01 1 1 11 0 0 11 0 1 1QQ 1 1DRDS Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）保持保持SR鎖存器鎖存器特性表特性表14114. 輸入輸入 = 0， = 0 時時 ：X & &QQ0 0XDRDS 不管不管Q的原態(tài)是什么，的原態(tài)是什么，當當 0 同時存在時，同時存在時，Q、 全是全是 1。QDRDSDRDSG1G2150 &

8、 &QQDRDS0011假設假設G1門翻轉(zhuǎn)快門翻轉(zhuǎn)快1 10 若若 = = 0 同時同時變?yōu)樽優(yōu)?1:DRDSG1G21 1 116假設假設G2門翻轉(zhuǎn)快門翻轉(zhuǎn)快1 1 10 & &QQDRDS00111 10 若若 = = 0 同時同時變?yōu)樽優(yōu)?1:DRDSG1G2 當當 = = 0同時同時變?yōu)樽優(yōu)?1 時，翻轉(zhuǎn)時，翻轉(zhuǎn)快的門輸出變?yōu)榭斓拈T輸出變?yōu)?，另一個門則不翻轉(zhuǎn)。，另一個門則不翻轉(zhuǎn)。DSDR 一般并不了解門的翻轉(zhuǎn)速度一般并不了解門的翻轉(zhuǎn)速度 ，因此，因此鎖鎖存器存器輸出端的狀態(tài)可能處于輸出端的狀態(tài)可能處于不定狀態(tài)不定狀態(tài) 。1難點！難點！17 & &QQDRDS0011X X；時，1QQ

9、0DDRS狀態(tài)不定；和時，同時由和QQ10 DDRS1DDRS約束條件約束條件181 1 0 01 1 1 11 0 0 11 0 1 1 Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）保持保持0 0 0 1*0 0 1 1* 禁止禁止SR鎖存器鎖存器特性表特性表19 0 1 X 0（復位）（復位） 1 0 X 1（置位）（置位） 1 1 X 保保 持持 0 0 X 禁禁 止止 QQDRDS3.3.邏輯符號邏輯符號SRQQDSDR1.電路結構電路結構SRSR鎖存器鎖存器小結小結2.特性表特性表Q Q*DRDS20由由或非門或非門組成的組成的SR鎖

10、存器鎖存器QQ11SRQQSDRDSD RDQQ*0 00 00 10 11 01 01 11 101010 1 010100110*0*DSDR21二、動作特點二、動作特點輸入信號在輸入信號在全部時間全部時間里都能直接改變輸出里都能直接改變輸出端端Q和和Q的狀態(tài)。的狀態(tài)。QQabDRDSQQ11DRDS 因此因此SD（ ）也叫做直接置位端，）也叫做直接置位端，RD（ ）也叫做直接復位端，并把也叫做直接復位端，并把SR鎖存器叫做鎖存器叫做直接直接置位、復位鎖存器置位、復位鎖存器。DSDR22例例5.2.1 在左圖的在左圖的SR鎖存鎖存器電路中，已知輸入電器電路中，已知輸入電壓波形，畫出輸出端對

11、壓波形，畫出輸出端對應的電壓波形。應的電壓波形。 0 1 X 0 1 0 X 1 1 1 X 保保 持持 0 0 X 禁禁 止止 Q Q *QQDRDSQQDRDSDRDS23例例1 運用運用SR鎖存器鎖存器，消除機械開關振動引起，消除機械開關振動引起的脈沖。的脈沖。QQ5V5V1k1kSABS由由B到到AS由由A到到BQSR鎖存器鎖存器的的應用舉例應用舉例SDRDSDRDQ245.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器 在實際應用中，為協(xié)調(diào)數(shù)字系統(tǒng)各部分的動作，在實際應用中，為協(xié)調(diào)數(shù)字系統(tǒng)各部分的動作，常常要求某些觸發(fā)器于同一時刻動作。此時觸發(fā)器常常要求某些觸發(fā)器于同一時刻動作。此時觸發(fā)器的翻

12、轉(zhuǎn)不但要受的翻轉(zhuǎn)不但要受輸入端輸入端的控制，更重要的是要求各的控制，更重要的是要求各觸發(fā)器能按一定觸發(fā)器能按一定時間節(jié)拍時間節(jié)拍動作。為此，必須引入動作。為此，必須引入觸觸發(fā)信號發(fā)信號，使這些觸發(fā)器只有在觸發(fā)信號到達時才按，使這些觸發(fā)器只有在觸發(fā)信號到達時才按輸入信號改變狀態(tài)。通常把這個觸發(fā)信號叫做輸入信號改變狀態(tài)。通常把這個觸發(fā)信號叫做時鐘時鐘信號信號（Clock ），簡稱時鐘，用），簡稱時鐘，用CLK表示。表示。 這種受時鐘信號控制的觸發(fā)器統(tǒng)稱為這種受時鐘信號控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)時鐘觸發(fā)器器。最簡單的時鐘觸發(fā)器。最簡單的時鐘觸發(fā)器電平觸發(fā)的觸發(fā)器，習電平觸發(fā)的觸發(fā)器，習慣上稱同步慣上

13、稱同步SR觸發(fā)器。觸發(fā)器。25一、一、電平觸發(fā)電平觸發(fā)SR觸發(fā)器的觸發(fā)器的電路結構與工作原理電路結構與工作原理QQRDSDRDSDRSCLK平時常平時常為為 1平時常平時常為為 1異步復位端異步復位端異步置位端異步置位端26QQRDSDRSCLK0被封鎖被封鎖被封鎖被封鎖1 1輸出保輸出保持原態(tài)持原態(tài)輸出保輸出保持原態(tài)持原態(tài)電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器工作原理：工作原理：CLK=0，不管不管R、S取何種組合，輸出都取何種組合，輸出都保持保持原態(tài)原態(tài) !27電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器工作原理：工作原理：1被打開被打開被打開被打開RS輸出遵輸出遵循特性循特性表之值表之值輸出遵輸出遵循特性

14、循特性表之值表之值CLK1 時，觸發(fā)器的特性與時，觸發(fā)器的特性與SR鎖存器的特性鎖存器的特性相似。相似。QQRDSDRSCLK28表表5.3.1 電平觸發(fā)電平觸發(fā)SR觸發(fā)器的特性表觸發(fā)器的特性表CLK SRQQ*0011111111XX00110011XX000 0 11110101010101010111001*1*簡化的功能表簡化的功能表CLK1時時 1 0 1 0 1 0 1 1 禁禁 止止 S R Q* 0 0 保保 持持 Q *為為 CLK到來以后到來以后觸發(fā)器的狀態(tài)。觸發(fā)器的狀態(tài)。注：注：CLK回到低電平后狀態(tài)不定！回到低電平后狀態(tài)不定！29 由它的特性表可由它的特性表可見：見：在

15、在R、S不同時，不同時，Q 與與 S同同 !特性表特性表CLK R S Q * 1 0 0 保保 持持 1 0 1 1 1 1 0 0 1 1 1 禁禁 止止 0 X X 保保 持持邏輯符號：邏輯符號：電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器QQ1R1SC1RDSDSRRSCLK約束條件：約束條件：SR=030 二、電平觸發(fā)方式的二、電平觸發(fā)方式的動作特點動作特點 1.只有當只有當CLK變?yōu)橛行щ娖綍r，觸發(fā)器才能接受變?yōu)橛行щ娖綍r，觸發(fā)器才能接受輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相應的狀態(tài)；應的狀態(tài)； 2. 在在CLK=1的全部時間的全部時間里，里，

16、R、S的變化都可能引的變化都可能引起觸發(fā)器輸出狀態(tài)的改變。在起觸發(fā)器輸出狀態(tài)的改變。在CLK回到回到0以后，觸以后，觸發(fā)器保存的是發(fā)器保存的是CLK回到回到0以前瞬間的狀態(tài)。以前瞬間的狀態(tài)。31例例1：畫出電平觸發(fā)畫出電平觸發(fā)SR觸發(fā)器的輸出端觸發(fā)器的輸出端波形圖。假設波形圖。假設Q的初始狀態(tài)為的初始狀態(tài)為 0。CLKRSQQ 在在CLK = 0 期間，觸發(fā)器的狀態(tài)期間，觸發(fā)器的狀態(tài)“ 保持保持 ”狀態(tài)狀態(tài)不定不定QQ1R1SC1CLKR S32例例2 畫出畫出電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器的輸出波形的輸出波形 。假設假設Q的初始狀態(tài)為的初始狀態(tài)為 0。QQCLKRSCLK回到回到低電平后低

17、電平后狀態(tài)不定狀態(tài)不定“空翻空翻”即輸出端隨輸入信號的多即輸出端隨輸入信號的多次變化將發(fā)生次變化將發(fā)生多次翻轉(zhuǎn)多次翻轉(zhuǎn)。QQ1R1SC1CLKR S33SR鎖鎖存器存器導引導引門電門電路路(1) 電路組成電路組成CLKQQRDSDDCLKDQQRDSD電平觸發(fā)的電平觸發(fā)的D觸發(fā)器觸發(fā)器 為了能適應單端輸入信號的需要，把電平觸發(fā)為了能適應單端輸入信號的需要，把電平觸發(fā)SR觸觸發(fā)器改成電平觸發(fā)的發(fā)器改成電平觸發(fā)的D觸發(fā)器（又稱觸發(fā)器（又稱D鎖存器）鎖存器）形式。形式。34(2) 功能分析功能分析CLKQQDDRDS01 1輸出端輸出端 保持原狀態(tài)保持原狀態(tài)CLK=035110110結論：結論：Q*

18、 = D01CLKQQDXDSDR10101011CLKQQDXDSDRCLK=1（無約束條件）（無約束條件）36 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持b.功能表功能表CLK D Q Q * Q* = Dd.動作特點：動作特點：CLK=1的全部時的全部時間里，輸入的變間里，輸入的變化都將引起觸發(fā)化都將引起觸發(fā)器輸出的變化。器輸出的變化。c.特性方程特性方程D 鎖存器鎖存器a.邏輯符號邏輯符號QQ1D C1RD SDDCLK RS37CLKDQQ 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持CLK D Q

19、 Q*特性表特性表例、例、電路如左上圖，且電路如左上圖，且已知觸發(fā)器初始狀態(tài)為已知觸發(fā)器初始狀態(tài)為0，根據(jù)，根據(jù)CLK及及D的波的波形畫出輸出端的波形。形畫出輸出端的波形。QQ1D C1RD SDDCLKRS38 這一類的這一類的 D 鎖存器，有集成組件的產(chǎn)品，鎖存器，有集成組件的產(chǎn)品，如如74LS77(4位鎖存器位鎖存器)、74LS75(4位雙穩(wěn)態(tài)鎖位雙穩(wěn)態(tài)鎖存器存器)，等等。，等等。即即CLK1,2即即CLK3,4123456714 13 1211 10981D 2D允允許許3D 4D NCVCC1Q 2Q3Q 4QNCGND允允許許74LS77 (4位鎖存器位鎖存器)395.4 脈沖觸發(fā)

20、的觸發(fā)器脈沖觸發(fā)的觸發(fā)器 主從主從SR觸發(fā)器就是用兩觸發(fā)器就是用兩個電平觸發(fā)個電平觸發(fā)SR觸發(fā)器連接而觸發(fā)器連接而成的。成的。RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器主主觸觸發(fā)發(fā)器器 為了提高觸發(fā)器工作的為了提高觸發(fā)器工作的可靠性，實現(xiàn)每個可靠性，實現(xiàn)每個CLK周期周期里輸出端的狀態(tài)只能改變一里輸出端的狀態(tài)只能改變一次，又設計出了脈沖觸發(fā)的次，又設計出了脈沖觸發(fā)的觸發(fā)器。觸發(fā)器。1.電路結構電路結構： 通過一個反相器使通過一個反相器使時鐘時鐘信號信號CLK互補控制主、從觸互補控制主、從觸發(fā)器。發(fā)器。一、電路結構和工作原理一、電路結構和工作原理402.工作原理：工作原理：CLK=1時，主觸

21、發(fā)器根據(jù)時，主觸發(fā)器根據(jù)S、R的狀態(tài)翻轉(zhuǎn)，從觸發(fā)器被封的狀態(tài)翻轉(zhuǎn)，從觸發(fā)器被封死，從觸發(fā)器死，從觸發(fā)器狀態(tài)不變狀態(tài)不變;CLK由由1變變0后后，從觸發(fā)器被打，從觸發(fā)器被打開，從觸發(fā)器按照主觸發(fā)器的開，從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。同時，主觸發(fā)器被狀態(tài)翻轉(zhuǎn)。同時，主觸發(fā)器被封死。封死。特點：特點：F主主、F從從輪流工作。輪流工作。RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器主主觸觸發(fā)發(fā)器器一個時鐘脈沖里一個時鐘脈沖里主從觸發(fā)器輸出端的狀態(tài)主從觸發(fā)器輸出端的狀態(tài)只能改變一次。只能改變一次。41a. 邏輯符號邏輯符號:Q1RQ1SC1CLKQQQQ1R1SC1CLKCLK1 12 2RS R、S

22、不相等不相等時時QQ1R1SC1RSCLKQmQm42CLK S RQQ* 0 00 01 01 00 10 11 11 101010101Q0111001*1*表表5.4.1主從主從SR觸發(fā)器的特性表觸發(fā)器的特性表*CLK回到低電平后輸出狀態(tài)不定！回到低電平后輸出狀態(tài)不定！RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器主主觸觸發(fā)發(fā)器器b. 特性表特性表43 主從主從SR觸發(fā)器在一個時鐘脈沖只翻轉(zhuǎn)一次，觸發(fā)器在一個時鐘脈沖只翻轉(zhuǎn)一次，所以所以克服了多次翻轉(zhuǎn)克服了多次翻轉(zhuǎn)問題。問題。 與同步與同步SR觸發(fā)器一樣觸發(fā)器一樣仍存在約束條件仍存在約束條件問題。問題。 為了克服約束條件問題，又引出了為了

23、克服約束條件問題，又引出了主從主從JK觸發(fā)觸發(fā)器器。關于主從。關于主從JK觸發(fā)器，稍后再介紹。觸發(fā)器，稍后再介紹。c. 動作特點：動作特點： 但由于其主觸發(fā)器和從觸發(fā)器仍是電平觸發(fā)但由于其主觸發(fā)器和從觸發(fā)器仍是電平觸發(fā)SR觸發(fā)器，觸發(fā)器，在在CLK=1期間，期間， Qm 和和Qm的狀態(tài)仍隨的狀態(tài)仍隨R、S的變化而多次改變。的變化而多次改變。44QCLKSRQ例例5.4.1 在主從在主從SR觸發(fā)器的電路中觸發(fā)器的電路中,若若CLK、S和和R的的電壓波形如圖所示，試畫出電壓波形如圖所示，試畫出Q和和Q端的電壓波形。設端的電壓波形。設Q的初始狀態(tài)為的初始狀態(tài)為0。45SR觸發(fā)器的電路觸發(fā)器的電路結構

24、演變過程結構演變過程由兩個與非門構成由兩個與非門構成SR鎖存器鎖存器由四個與非門構成由四個與非門構成電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器由九個與非門構成由九個與非門構成主從主從SR觸發(fā)器觸發(fā)器公共公共結構結構讓其接受讓其接受時鐘控制時鐘控制克服克服空翻空翻46主從主從JK觸發(fā)器觸發(fā)器 為了克服主從為了克服主從SR觸觸發(fā)器的發(fā)器的約束條件約束條件問題，問題，只需將其輸出端只需將其輸出端Q和和Q分別與其輸入端分別與其輸入端R和和S連連接，并另引入兩個輸入接，并另引入兩個輸入端，分別叫端，分別叫J和和K用以與用以與SR觸發(fā)器觸發(fā)器區(qū)別。這樣就區(qū)別。這樣就構成了主從構成了主從JK觸發(fā)器。觸發(fā)器。R1 K

25、Q.S1 J Q.QQRSCCLKQQQQRSCCLK1 12 2JKF主主F從從1QmQm47QQRSCCLKQQQQRSCCLKCLK1 12 2JK R1= S1= 0，Q 保持保持；QQF主主F從從主從主從 JK 觸發(fā)器的工作原理觸發(fā)器的工作原理:R1= Q ， S1 Q ，Q 翻轉(zhuǎn)；翻轉(zhuǎn)；(1) JK= 0(2) J=K= 11R1 K Q.S1 J Q.QmQm48(3) J = 0，K = 1QQRSCCLKQQQQRSCCLK1 12 2JK1001101 0F主主F從從R1 = Q K S1 = Q J 假設假設 Q = 1= 1= 010101001結論：結論：Q * =

26、J 0 !Q * = J 0，在在CLK從從 1變?yōu)樽優(yōu)?0后出現(xiàn)。后出現(xiàn)。 149(3) J = 0，K = 1，QQRSCCLKQQQQRSCCLK1 12 2JK0101101 0F主主F從從R1 = Q K S1 = Q J 并假設并假設 Q = 0= 0= 00010101結論：結論：Q * = J 0 500 1 0 同理可以證明：無論同理可以證明：無論 Q 是什么狀態(tài)，是什么狀態(tài)，只要只要 J 1 且且 K 0，則，則 Q *= J = 1。證。證明過程略去。明過程略去。 階段性小結階段性小結 0 1 1 0 J K Q Q * 結論結論 ：無論：無論 Q 是什么值是什么值 ，

27、J=0，K=1時，時，Q* 服從于服從于J ！051a.特性特性表：表：0 0 Q 1 1 Q 0 1 0 1 0 1 b.特性方程：特性方程：QJQK*Qc.邏輯符號邏輯符號:主從主從JK觸發(fā)器觸發(fā)器J、K不同，不同，與與J同同保持保持計數(shù)計數(shù)QQ1K1JC1SDRDKJCLK J K Q * CLKQQ1K1JC1SDRDKJCLK52圖圖5.4.4 具有具有多輸入端多輸入端的主從的主從 J K 觸發(fā)器觸發(fā)器 有些集成電路觸發(fā)器產(chǎn)品中，輸入端有些集成電路觸發(fā)器產(chǎn)品中，輸入端J和和K不止一個。不止一個。53集成的集成的 主從主從 JK 觸發(fā)器觸發(fā)器 簡介簡介:與門輸入與門輸入 JK 主從觸發(fā)

28、器主從觸發(fā)器 7472 (帶預帶預置和清除端置和清除端) J=J1J2J3, K=K1K2K3雙雙 JK 觸發(fā)器觸發(fā)器7476 (帶預置和清除端帶預置和清除端)雙雙 JK 觸發(fā)器觸發(fā)器7478 (帶預置端、共清除端、帶預置端、共清除端、 共時鐘端共時鐘端)雙雙 JK 主從觸發(fā)器主從觸發(fā)器74107(帶清除端帶清除端)雙雙 JK 主從觸發(fā)器主從觸發(fā)器 74111 (帶數(shù)據(jù)鎖定帶數(shù)據(jù)鎖定)54例例1：畫出主從畫出主從 JK 觸發(fā)器輸出端波形圖。觸發(fā)器輸出端波形圖。J K Q * 0 0 Q1 1 Q0 1 0 1 0 1 CLKJKQ注意：這里注意：這里J、K在在CLK=1期間沒有變化。期間沒有變

29、化。QQ1K1JC1SDRDRS看懂邏輯符號看懂邏輯符號 ；熟練使用功能表熟練使用功能表 。55例例2：畫出下圖所示各電路中輸出端的波形圖（初畫出下圖所示各電路中輸出端的波形圖（初始狀態(tài)為始狀態(tài)為0） 。CLK123456ACLK123456ABQ1JQ2輸出沒有回送到輸入端，輸出沒有回送到輸入端，稱其為稱其為 “ 開環(huán)開環(huán) ” 。Q11J1KACLK1J1KQ2CLKAB= 156二、脈沖觸發(fā)方式的二、脈沖觸發(fā)方式的動作特點動作特點CLK下降沿到下降沿到來時，來時， F主主的輸?shù)妮敵鰝鬟f到出傳遞到F從，從，翻轉(zhuǎn)完成。翻轉(zhuǎn)完成。CLK=1期間，主觸發(fā)器期間，主觸發(fā)器接收輸入端的信號接收輸入端的

30、信號主從觸發(fā)器有兩種結構：主從觸發(fā)器有兩種結構： (1)Q和和Q沒有反饋到輸入端，如主從沒有反饋到輸入端，如主從SR觸發(fā)器，及觸發(fā)器，及其由它派生出的各種觸發(fā)器，其主觸發(fā)器仍存在其由它派生出的各種觸發(fā)器，其主觸發(fā)器仍存在空翻空翻問題。問題。 (2)Q和和Q反饋到輸入端，如主從反饋到輸入端，如主從JK觸發(fā)器，及其由觸發(fā)器，及其由它派生出的它派生出的D、T觸發(fā)器等，存在觸發(fā)器等，存在一次變化一次變化問題。問題。57例例3：畫出下圖所示電路中各輸出端的波形圖畫出下圖所示電路中各輸出端的波形圖 ：CLK123456AJ1K1Q1ACLKJ2K2Q2= 1初始狀初始狀態(tài)為態(tài)為 00J1Q2Q1J2輸出已

31、經(jīng)回送到輸入端，輸出已經(jīng)回送到輸入端，那么就稱其為那么就稱其為 “ 閉環(huán)閉環(huán) ” 。58現(xiàn)象如下現(xiàn)象如下:CLKD如：由主從如：由主從JK觸發(fā)器觸發(fā)器派生的派生的D觸發(fā)器：觸發(fā)器：設設Q = 0存在存在“一次變化一次變化”問題問題。Q實際實際為什么為什么當當CLK下降沿到來時，下降沿到來時，Q 不按此刻輸入信號的狀態(tài)不按此刻輸入信號的狀態(tài)變化呢？變化呢？一次變化問題一次變化問題QQQQRSC2 2CLKCLKCLKDQmQmF從從F主主1159解釋如下解釋如下:CLKDQm110101001011設設Q = 0保保持持跟跟隨隨D端端初始初始狀態(tài)狀態(tài)00Q實際實際110保保 持持保保持持注注意意

32、 圖中反饋線已將圖中反饋線已將b門封死。門封死。QQQQRSC2 2CLKCLKDQmQmF從從F主主1160歸歸 納納 產(chǎn)生上述輸出結果的產(chǎn)生上述輸出結果的根根本原因本原因是：是： 主觸發(fā)器是一個同步主觸發(fā)器是一個同步SR觸觸發(fā)器，且有一對互補的交叉反發(fā)器，且有一對互補的交叉反饋信號加在輸入端，在饋信號加在輸入端，在CLK=1期間當輸入信號變化時，其狀期間當輸入信號變化時，其狀態(tài)能且態(tài)能且只能改變一次只能改變一次； 于是導致主觸發(fā)器在于是導致主觸發(fā)器在CLK=1期間，可能記憶一個錯期間，可能記憶一個錯誤的狀態(tài)，等到誤的狀態(tài)，等到CLK下降沿到下降沿到來時，來時，Q狀態(tài)跟隨狀態(tài)跟隨Qm的錯誤狀

33、的錯誤狀態(tài)翻轉(zhuǎn)。態(tài)翻轉(zhuǎn)。QQQQRSC2 2CLKCLKDQmQmF從從F主主1161 只有在只有在CLK=1的全部時間里輸入始終保持的全部時間里輸入始終保持不變的條件下，用不變的條件下，用CLK下降沿到來時下降沿到來時的輸入狀的輸入狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則，必態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則，必須考慮須考慮CLK=1期間輸入端狀態(tài)的全部變化過程，期間輸入端狀態(tài)的全部變化過程，才能確定才能確定CLK下降沿到來時觸發(fā)器的次態(tài)。下降沿到來時觸發(fā)器的次態(tài)。結結 論論 因此，在因此，在CLK1 期間，一般不允許期間，一般不允許 J、K發(fā)生變化，于是設法通過發(fā)生變化，于是設法通過改變電

34、路結構改變電路結構而取消而取消這一限制。這一限制。在使用主從結構觸發(fā)器時必須在使用主從結構觸發(fā)器時必須注意注意：62 主從主從JK 觸發(fā)器小結觸發(fā)器小結 1. 熟練掌握主從熟練掌握主從JK觸發(fā)器觸發(fā)器邏輯符號邏輯符號的全部含義。的全部含義。 2. 熟練掌握并正確運用主熟練掌握并正確運用主從從JK觸發(fā)器的觸發(fā)器的特性表特性表、特特性方程性方程。QQKJC1SDRD 3. 主從主從JK觸發(fā)器沒有空翻、觸發(fā)器沒有空翻、約束條件問題，但存在約束條件問題，但存在“一一次變化次變化”問題。問題。QQKJC1SDRD63例例5.4.3 在圖在圖5.4.3所示的主從所示的主從JK觸發(fā)器電路中，已知觸發(fā)器電路中

35、，已知CLK、J、K的電壓波形如圖的電壓波形如圖5.4.6所示，試畫出與之所示，試畫出與之對應的輸出電壓波形。設觸發(fā)器初態(tài)為對應的輸出電壓波形。設觸發(fā)器初態(tài)為0。1.第一個第一個CLK高電平期間輸入高電平期間輸入始終為始終為J=1，K=0。2.第二個第二個CLK高電平期間高電平期間K端狀端狀態(tài)發(fā)生過變化，因而不能簡單態(tài)發(fā)生過變化，因而不能簡單地以地以CLK下降沿到達時下降沿到達時J、K的的狀態(tài)來決定觸發(fā)器的次態(tài)。狀態(tài)來決定觸發(fā)器的次態(tài)。JKQCLK1 2 3 4 CLK下降沿到來之前出現(xiàn)過下降沿到來之前出現(xiàn)過J=0， K=1，主觸發(fā)器被置，主觸發(fā)器被置0，所以雖然，所以雖然CLK下降沿來時，雖

36、然回到了下降沿來時，雖然回到了J=K=0，但從觸，但從觸發(fā)器仍按主觸發(fā)器的狀態(tài)被置發(fā)器仍按主觸發(fā)器的狀態(tài)被置0。643.第三個第三個CLK下降沿來時，下降沿來時， J=0， K=1，按功能表應有，按功能表應有Q*=0； 所以所以CLK下降沿到達后，從觸發(fā)下降沿到達后，從觸發(fā)器按主觸發(fā)器的狀態(tài)被器按主觸發(fā)器的狀態(tài)被置置1。QQRSCCLKQQQQRSCCLKCLK1 12 2JKFF主主FF從從10101111100保保 持持但但CLK高電平期間出現(xiàn)過高電平期間出現(xiàn)過J=K=1， 且觸發(fā)器狀態(tài)為且觸發(fā)器狀態(tài)為0，故，故CLK下降沿到下降沿到來之前來之前主觸發(fā)器被置主觸發(fā)器被置1。Q=0時，主觸發(fā)

37、器只能接受時，主觸發(fā)器只能接受置置1信號，信號，Q=1時，主觸發(fā)器只能接受時，主觸發(fā)器只能接受置置0信號。信號。其結果是在其結果是在CLK=1期間，主觸發(fā)器只期間，主觸發(fā)器只有可能翻轉(zhuǎn)一次，一旦翻轉(zhuǎn)了就不會有可能翻轉(zhuǎn)一次，一旦翻轉(zhuǎn)了就不會翻回原來的狀態(tài)。即一次變化現(xiàn)象。翻回原來的狀態(tài)。即一次變化現(xiàn)象。65習習 題題題題5.1，題，題5.5，題，題5.9，題，題5.10665.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器為了免除為了免除CLK=1期間輸入信號電平不許改變的限制，期間輸入信號電平不許改變的限制，可采用可采用邊沿觸發(fā)器邊沿觸發(fā)器。其特點是：觸發(fā)器只在。其特點是：觸發(fā)器只在時鐘跳轉(zhuǎn)時時鐘跳轉(zhuǎn)時

38、觸發(fā)，觸發(fā)，而在而在CLK=1或或CLK=0期間，輸入端的任何變化都不影響輸期間，輸入端的任何變化都不影響輸出。出。 目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路主要有：目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路主要有：用兩個電平觸發(fā)用兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器、維持阻塞觸發(fā)器、觸發(fā)器構成的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器等。利用門電路傳輸延遲時間的邊沿觸發(fā)器等。1、用兩個電平觸發(fā)用兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器觸發(fā)器構成的邊沿觸發(fā)器 雖然這種電路結構在形式上也是主從結構，但它和前面雖然這種電路結構在形式上也是主從結構，但它和前面講過的主從觸發(fā)器

39、具有完全不同的動作特點。講過的主從觸發(fā)器具有完全不同的動作特點。一、電路結構和工作原理一、電路結構和工作原理67 當當CP=0、CP=1時，時，TG1導通，導通，TG2截止，截止，D端的輸入信端的輸入信號送入主觸發(fā)器中，使號送入主觸發(fā)器中，使Q1=D。但此時主觸發(fā)器尚未形成反。但此時主觸發(fā)器尚未形成反饋連接，不能自行保持，饋連接，不能自行保持，Q1跟隨跟隨D端的狀態(tài)變化。同時，由端的狀態(tài)變化。同時，由于于TG3截止、截止、 TG4導通，從觸發(fā)器維持原態(tài)，而且主從之間導通，從觸發(fā)器維持原態(tài)，而且主從之間被被TG3所切斷。所切斷。Q1Q168當當CP的上升沿到來時的上升沿到來時，TG1截止，截止，

40、 TG2導通。由于導通。由于G1門的輸入電門的輸入電容存儲效應，容存儲效應， G1輸入端的電壓不會立刻消失，又輸入端的電壓不會立刻消失，又G1 、G2和和TG2構構成一閉合回路，成一閉合回路，Q1在在TG1切斷前的狀態(tài)被保存下來。同時，由于切斷前的狀態(tài)被保存下來。同時，由于TG3導通、導通、 TG4截止，主觸發(fā)器的狀態(tài)通過截止，主觸發(fā)器的狀態(tài)通過TG3和和G3門門送到了輸送到了輸出端，使出端，使Q*=Q1=D（CLK上升沿到達時上升沿到達時D的狀態(tài)）。的狀態(tài)）。Q1Q169CLKDQQ*00110101Q00111DC1QQCLKD邏輯符號：邏輯符號：特性表特性表邊沿邊沿D觸發(fā)器觸發(fā)器70置置

41、 0維持線維持線置置 1 維持線維持線*2、維持阻塞觸發(fā)器、維持阻塞觸發(fā)器 維持阻塞觸發(fā)器亦有維持阻塞觸發(fā)器亦有SR、JK、D觸發(fā)器等，現(xiàn)以觸發(fā)器等，現(xiàn)以SR觸發(fā)器觸發(fā)器為例加以說明。為例加以說明。S&G5R&G6CLKQQ&G1G2G3G4SR010110若若CLK=1時時1, 0RS0, 1RS出現(xiàn)輸入禁止狀態(tài)出現(xiàn)輸入禁止狀態(tài)置置 0阻塞線阻塞線置置 1阻塞線阻塞線1, 1RS171置置 0維持線維持線置置 1 維持線維持線&G5D&G6CLKQQ&G1G2G3G4SR01置置 0阻塞線阻塞線D觸發(fā)器觸發(fā)器置置 1阻塞線阻塞線72&G5D&G6CLKQQ&G1G2G3G4SR0111DDD

42、DDDDD當當 CLK 從從 0 變?yōu)樽優(yōu)?1 以后，輸出以后，輸出Q才有相應的值才有相應的值 !稱其為稱其為“上升沿翻轉(zhuǎn)上升沿翻轉(zhuǎn) ” !工作原理：工作原理：73&G5D&G6CLKQQ&G1G2G3G4SR1在在CLK = 1期間，期間，D發(fā)生不應有的變化，又會怎么樣發(fā)生不應有的變化，又會怎么樣?假設初態(tài)假設初態(tài)Q=0:1001置置 0維持線維持線置置 1阻塞線阻塞線0174&G5D&G6CLKQQ&G1G2G3G4SR1在在CLK = 1期間，期間，D發(fā)生不應有的變化，又會怎么樣發(fā)生不應有的變化，又會怎么樣?假設初態(tài)假設初態(tài)Q=1:0110置置 0阻塞線阻塞線置置 1維持線維持線1011

43、綜上所述：綜上所述：CLK = 1期間，期間，D發(fā)生不應有的變化，不影響輸出發(fā)生不應有的變化，不影響輸出Q。75&G5D&G6CLKQQ&G1G2G3G4SR11再看看再看看CLK 回到回到 0 以后的情況如何：以后的情況如何：01輸出端保持變化后的新狀態(tài)輸出端保持變化后的新狀態(tài) 維持阻塞型維持阻塞型D觸觸發(fā)器是在發(fā)器是在CLK正跳沿正跳沿前前接受輸入信號，接受輸入信號，正跳正跳沿時沿時觸發(fā)翻轉(zhuǎn)，觸發(fā)翻轉(zhuǎn)，正跳沿正跳沿后后輸入即被封鎖，三步輸入即被封鎖，三步都是在正跳沿前后完成，都是在正跳沿前后完成，所以有所以有邊沿觸發(fā)器邊沿觸發(fā)器之稱。之稱。76a. 特性表特性表1DC1C1QQ維持阻塞型維

44、持阻塞型D邊沿觸發(fā)器邊沿觸發(fā)器上升沿翻轉(zhuǎn)上升沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)上升沿觸發(fā)上升沿觸發(fā)下降沿觸發(fā)下降沿觸發(fā)b. 特性方程特性方程Q * = Dc. 邏輯符號邏輯符號1DC1C1QQ77圖圖5.5.5 帶有異步置位、復位端和多輸入帶有異步置位、復位端和多輸入 端的端的維持阻塞維持阻塞D觸發(fā)器觸發(fā)器78集成的集成的 邊沿邊沿 D觸發(fā)器觸發(fā)器 簡介簡介:雙雙D型正邊沿觸發(fā)器型正邊沿觸發(fā)器7474 (帶預置和清除端帶預置和清除端)六六D型觸發(fā)器型觸發(fā)器74174 單路輸出單路輸出 共直接清除共直接清除四四D型觸發(fā)器型觸發(fā)器74175 互補輸出互補輸出 共直接清除共直接清除79*3、利用門電路傳輸延

45、遲時間的邊沿觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器與或非門與或非門G1和和G2組組成基本成基本RS觸發(fā)器，觸發(fā)器，G3和和G4為輸入控制為輸入控制門，且門，且G3、G4的傳的傳輸延遲時間大于基輸延遲時間大于基本本RS觸發(fā)器的翻轉(zhuǎn)觸發(fā)器的翻轉(zhuǎn)時間。時間。 門門B、B 、G3和和G4同時被同時被CP的低電平封鎖。而由于的低電平封鎖。而由于G3、 G4的輸出的輸出P、P兩端為高電平，門兩端為高電平，門A、A是打開的，故觸發(fā)器的是打開的，故觸發(fā)器的狀態(tài)通過狀態(tài)通過A、A得以得以保持保持；1) CP=0時時:10011保保持持設觸發(fā)器的初始狀態(tài)為設觸發(fā)器的初始狀態(tài)為Q=0、Q=1。802）CP變?yōu)楦?/p>

46、變?yōu)楦唠娖揭院螅弘娖揭院螅?門門B、B首先解除封首先解除封鎖鎖，結果是使，結果是使B的輸?shù)妮敵鲇沙鲇?變變1，基本，基本RS觸發(fā)器通過觸發(fā)器通過B、B保保持持原態(tài)；原態(tài)；10保保持持分析：假設此時輸入分析：假設此時輸入J=1、K=0，則經(jīng)過門，則經(jīng)過門G3、 G4的的傳輸延遲時傳輸延遲時間后間后P=0、P =1，結果是使，結果是使A的輸出端由的輸出端由1變變0，但它晚于，但它晚于B的輸?shù)妮敵鲇沙鲇?變變1，這樣保證了觸發(fā)器，這樣保證了觸發(fā)器Q端為端為0不變。另外只要不變。另外只要Q端為端為0不不變，因為它接在與門變，因為它接在與門A 、B的輸入端，所以的輸入端，所以Q=1亦不會變。這亦不會變。

47、這就說明了就說明了CP變?yōu)楦唠娖綍r觸發(fā)器的狀態(tài)不隨輸入改變。變?yōu)楦唠娖綍r觸發(fā)器的狀態(tài)不隨輸入改變。011001813）CP下降沿下降沿到達時：到達時：1門門B、B的輸出的輸出立即立即變?yōu)樽優(yōu)?。100由于由于G3的傳輸延遲時的傳輸延遲時間較長間較長，使得，使得P由由0變變1來得比來得比B的的1變變0晚晚，結果使得結果使得Q由由0變變1。0010010114) CP下降沿后下降沿后: 由于基本由于基本RS觸發(fā)器的狀態(tài)翻轉(zhuǎn)完畢，并已自鎖，即使觸發(fā)器的狀態(tài)翻轉(zhuǎn)完畢，并已自鎖，即使在在G3、 G4的傳輸延遲后的傳輸延遲后P和和P都變?yōu)楦唠娖?，觸發(fā)器狀態(tài)也都變?yōu)楦唠娖?，觸發(fā)器狀態(tài)也不會變化。也就是說該觸

48、發(fā)器是真正的邊沿觸發(fā)器。不會變化。也就是說該觸發(fā)器是真正的邊沿觸發(fā)器。82邏輯符號：邏輯符號：CPJ KQQ* 0 00 01 01 00 10 11 11 101010101Q011100101J1KC1QQJCLKKQ10Q表表5.5.2 特性表特性表83集成的集成的 邊沿邊沿 JK 觸發(fā)器觸發(fā)器 簡介簡介:與門輸入與門輸入 JK 正邊沿觸發(fā)器正邊沿觸發(fā)器7470 (帶預置帶預置和清除端和清除端)與或門輸入與或門輸入 JK 負邊沿觸發(fā)器負邊沿觸發(fā)器74101 (帶帶預置端預置端)與門輸入與門輸入 JK 負邊沿觸發(fā)器負邊沿觸發(fā)器74102 (帶預帶預置和清除端置和清除端)雙雙 JK 負邊沿觸

49、發(fā)器負邊沿觸發(fā)器74103 (帶清除端帶清除端)雙雙 JK 負邊沿觸發(fā)器負邊沿觸發(fā)器74106 (帶預置和清除帶預置和清除端端)雙雙 JK 負邊沿觸發(fā)器負邊沿觸發(fā)器74108 (帶預置端、共清帶預置端、共清除端及共時鐘端除端及共時鐘端)84二、邊沿觸發(fā)方式的動作特點二、邊沿觸發(fā)方式的動作特點 觸發(fā)器的次態(tài)僅取決于時鐘信號的觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿或下降沿上升沿或下降沿到到達時輸入的邏輯狀態(tài)，而之前之后輸入信號的變化對觸發(fā)達時輸入的邏輯狀態(tài)，而之前之后輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。器的狀態(tài)沒有影響。例例1 邏輯電路和輸入信號如圖所示，畫出觸發(fā)器邏輯電路和輸入信號如圖所示，畫出

50、觸發(fā)器Q端的波形。端的波形。觸發(fā)器的初態(tài)為觸發(fā)器的初態(tài)為0。DCLKC11DQQCLKDQ85例例2、 D觸發(fā)器觸發(fā)器應用舉例應用舉例-四路優(yōu)先判決電路。四路優(yōu)先判決電路。發(fā)光二極管發(fā)光二極管Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1kHZ+5V74LS17574175：四：四D型觸發(fā)器，互補輸出，共直接清除型觸發(fā)器，互補輸出，共直接清除題題5.2886Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1kHZ+5V74LS175000011111四個發(fā)光四個發(fā)光二極管均二極管均不亮不亮 !等待有人等待有人啟動按鈕啟動按鈕賽前先清零賽前先清零87Q3Q4Q2Q1Q4Q3Q1Q

51、2D1D2D3D4CLR1kHZ+5V74LS1751001 2 號選手號選手搶答成功搶答成功 時鐘的頻時鐘的頻率率越高越高，區(qū)，區(qū)分選手按鍵分選手按鍵先后的分辨先后的分辨率就率就越高越高。這時其它按鈕被這時其它按鈕被按下也沒反應。按下也沒反應。88 5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法5.6.1 觸發(fā)器按邏輯功能的分類觸發(fā)器按邏輯功能的分類 按照邏輯功能的不同特點按照邏輯功能的不同特點，通常將通常將時鐘觸發(fā)器時鐘觸發(fā)器分為分為SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器等幾種類型。觸發(fā)器等幾種類型。一、一、SR觸發(fā)器觸發(fā)器 凡在時鐘作用下邏輯

52、功能符合下凡在時鐘作用下邏輯功能符合下列特性表規(guī)定的邏輯功能者，都叫列特性表規(guī)定的邏輯功能者，都叫SR觸發(fā)器。觸發(fā)器。S RQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1不定不定 表中已默認時鐘信號存在。表中已默認時鐘信號存在。表表5.6.1 SR觸發(fā)器的觸發(fā)器的特性表特性表89 SR觸發(fā)器的觸發(fā)器的特性方程特性方程：Q RS 00 01 11 10010 1 X 01 1 X 0Q*SR觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖：0*RSQRSQ（約束條件約束條件）QRS010110X00X90二、二、JK觸發(fā)器觸發(fā)器 凡在時鐘作用下

53、邏輯功能符合下列特性表規(guī)定的邏輯功凡在時鐘作用下邏輯功能符合下列特性表規(guī)定的邏輯功能者，都叫能者，都叫JK觸發(fā)器。觸發(fā)器。J KQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0JK觸發(fā)器的觸發(fā)器的特性方程特性方程： Q*= JQ+ KQQ JK 00 01 11 100100011011Q*JK觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖:表表5.6.2 JK觸發(fā)器的觸發(fā)器的特性表特性表QJK0110、1101、110XX091三、三、T 觸發(fā)器觸發(fā)器 在某些應用場合下，需要這樣一種邏輯功能的觸發(fā)器，在某些應用場合下，需要這樣一種邏

54、輯功能的觸發(fā)器，當控制信號當控制信號T=1時，每來一個時，每來一個CLK脈沖其狀態(tài)翻轉(zhuǎn)一次脈沖其狀態(tài)翻轉(zhuǎn)一次；而；而當當T=0時，不管有無時，不管有無CLK脈沖，觸發(fā)器狀態(tài)保持不變脈沖，觸發(fā)器狀態(tài)保持不變。具備。具備這種邏輯功能的觸發(fā)器叫做這種邏輯功能的觸發(fā)器叫做T觸發(fā)器。觸發(fā)器。T 觸發(fā)器觸發(fā)器特性表特性表： T Q Q* 0 0 1 1 0 1 0 1 0 1 1 001T=1T=1T=0T=0Q*= Q Q*= QT 觸發(fā)器觸發(fā)器狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖:92T 0 1 QQ*QT 觸發(fā)器觸發(fā)器特性表特性表:T觸發(fā)器的觸發(fā)器的邏輯符號邏輯符號: :QTQTQ*T T觸發(fā)器的觸發(fā)器的特性方程特

55、性方程：C1QQ1K1JTCLK C1QQT1TCLK當當T接固定高電平時，接固定高電平時， Q*= Q有時也把這種接法的觸發(fā)器有時也把這種接法的觸發(fā)器叫做叫做T觸發(fā)器觸發(fā)器。93四、四、D 觸發(fā)器觸發(fā)器 凡在時鐘信號作用下邏輯功能符合下表特性所規(guī)定的邏輯凡在時鐘信號作用下邏輯功能符合下表特性所規(guī)定的邏輯功能者，叫做功能者，叫做D觸發(fā)器。觸發(fā)器。DQQ*001101010011D觸發(fā)器的觸發(fā)器的特性方程特性方程： Q*=D表表5.6.4 D觸發(fā)器的觸發(fā)器的特性表特性表D觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：QD011001945.6.2 觸發(fā)器的電路結構和邏輯功觸發(fā)器的電路結構和邏輯功能、觸

56、發(fā)方式的關系能、觸發(fā)方式的關系 觸發(fā)器的邏輯功能：觸發(fā)器的邏輯功能：是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關系。信號之間在穩(wěn)態(tài)下的邏輯關系。 同一邏輯功能的觸發(fā)器可以用不同的電路結構實現(xiàn)；同一邏輯功能的觸發(fā)器可以用不同的電路結構實現(xiàn)； 同一種電路結構形式可以接成不同邏輯功能的觸發(fā)器。同一種電路結構形式可以接成不同邏輯功能的觸發(fā)器。 觸發(fā)器的電路結構形式和邏輯功能是兩個不同的概念，觸發(fā)器的電路結構形式和邏輯功能是兩個不同的概念，二者沒有固定的對應關系。二者沒有固定的對應關系。一、電路結構和邏輯功能一、電路結構和邏輯功能二、電路結構和觸發(fā)方式二、電路結構和觸

57、發(fā)方式 電路的觸發(fā)方式由電路的結構形式?jīng)Q定，因此，電路電路的觸發(fā)方式由電路的結構形式?jīng)Q定，因此，電路結構形式與觸發(fā)方式之間有固定的對應關系。結構形式與觸發(fā)方式之間有固定的對應關系。95例如：例如：JK觸發(fā)器觸發(fā)器1. 當當J=0、K=0時，具有保持功能；時，具有保持功能；2. 當當J=1、K=1時，具有翻轉(zhuǎn)功能；時，具有翻轉(zhuǎn)功能；3. 當當J=0、K=1時，具有復位功能；時，具有復位功能；4. 當當J=1、K=0時，具有置位功能。時，具有置位功能。因此，因此，JK觸發(fā)器的邏輯功能最強觸發(fā)器的邏輯功能最強， JK觸發(fā)器可觸發(fā)器可以轉(zhuǎn)換成其他多種觸發(fā)器。以轉(zhuǎn)換成其他多種觸發(fā)器。觸發(fā)器邏輯功能的相互

58、轉(zhuǎn)換觸發(fā)器邏輯功能的相互轉(zhuǎn)換96一、一、JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成D觸發(fā)器觸發(fā)器C1QQ1K1JCLKD1QJQKQ*K= DJ=DQ * = D97二、二、JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器觸發(fā)器C1C1QQ1K1JTCLKQJQK*QJ=K=TQTQT*Q98三、三、D觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器觸發(fā)器C1C1QQ1DCLKQ * = DD=QQ*Q 99*5.7 觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性 為了保證觸發(fā)器能正常、可靠地工作，有必為了保證觸發(fā)器能正常、可靠地工作，有必要分析它們的要分析它們的動態(tài)翻轉(zhuǎn)動態(tài)翻轉(zhuǎn)過程，即過程，即輸入信號輸入信號和和時鐘時鐘信號信號的作用時間以及它們

59、在時間上的相互配合應的作用時間以及它們在時間上的相互配合應滿足一定的要求。滿足一定的要求。 這些要求表現(xiàn)在對這些要求表現(xiàn)在對建立時間、保持時間、時鐘建立時間、保持時間、時鐘信號的寬度和最高工作頻率信號的寬度和最高工作頻率的限制上。的限制上。1005.7.1 SR鎖存器的動態(tài)特性鎖存器的動態(tài)特性一、輸入信號寬度一、輸入信號寬度tPLH=tpd設所有門電路的平均傳輸延遲時間相等，用設所有門電路的平均傳輸延遲時間相等，用tpd表示。表示。pd2ttRSWDD必須大于的寬度和二、傳輸延遲時間二、傳輸延遲時間 從輸入信號到達起，從輸入信號到達起，到輸出端新狀態(tài)穩(wěn)定地建到輸出端新狀態(tài)穩(wěn)定地建立起來為止，所

60、經(jīng)過的時立起來為止，所經(jīng)過的時間為間為SR鎖存器鎖存器的傳輸延的傳輸延遲時間。遲時間。tPHL=2tpd圖圖5.7.1 SR鎖存器的電路與動態(tài)波形鎖存器的電路與動態(tài)波形1015.7.2 電平觸發(fā)電平觸發(fā)SR觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性一、輸入信號寬度一、輸入信號寬度要求要求S（或（或R）和）和CP同時為高電平的時間同時為高電平的時間應滿足：應滿足： tw（SCP）2tpd圖圖5.7.2同步同步RS觸發(fā)器的電路和動態(tài)波形觸發(fā)器的電路和動態(tài)波形pd2tRSDD的寬度必須大于和CPRRCPSSDD,二、傳輸延遲時間二、傳輸延遲時間tPLH=2tpd 、tPHL=3tpd 1025.7.3 主從觸