第5章 MOS場效應(yīng)管的特性

1、集成電路設(shè)計集成電路設(shè)計Email: Mobile:陳江華第五章第五章 MOS 場效應(yīng)管的特性場效應(yīng)管的特性5.1 MOS場效應(yīng)管 5.2 MOS管的閾值電壓5.3 體效應(yīng) 5.4 MOSFET的溫度特性 5.5 MOSFET的噪聲5.6 MOSFET尺寸按比例縮小5.7 MOS器件的二階效應(yīng)5.1 MOS場效應(yīng)管場效應(yīng)管5.1.1 MOS管伏安特性的推導(dǎo)管伏安特性的推導(dǎo)兩個PN結(jié)： 1）N型漏極與P型襯底； 2）N型源極與P型襯底。 同雙極型晶體管中的PN 結(jié) 一樣， 在結(jié)周圍由于載流 子的擴散、漂移達到動態(tài)平 衡，而產(chǎn)生了耗盡層。一個電容器結(jié)構(gòu)： 柵極與柵極下面的

2、區(qū)域形成一個電容器，是MOS管的核心。圖 5.1MOSFET的三個基本幾何參數(shù)的三個基本幾何參數(shù)柵長:L柵寬:W氧化層厚度: toxtoxSDn(p)poly-Sidiffusionp+/n+p+/n+WGLMOSFET的三個基本幾何參數(shù)的三個基本幾何參數(shù)Lmin、 Wmin和 tox 由工藝確定Lmin： MOS工藝的特征尺寸(feature size) 決定MOSFET的速度和功耗等眾多特性L和W由設(shè)計者選定通常選取L= Lmin，由此，設(shè)計者只需選取WW影響MOSFET的速度，決定電路驅(qū)動能力和功耗MOSFET的伏安特性的伏安特性:電容結(jié)構(gòu)當(dāng)柵極不加電壓或加負(fù)電壓時，柵極下面的區(qū)域保持P

3、型導(dǎo)電類型，漏和源之間等效于一對背靠背的二極管，當(dāng)漏源電極之間加上電壓時，除了PN結(jié)的漏電流之外，不會有更多電流形成。當(dāng)柵極上的正電壓不斷升高時，P型區(qū)內(nèi)的空穴被不斷地排斥到襯底方向。當(dāng)柵極上的電壓超過閾值電壓VT，在柵極下的P型區(qū)域內(nèi)就形成電子分布，建立起反型層，即N型層，把同為N型的源、漏擴散區(qū)連成一體，形成從漏極到源極的導(dǎo)電溝道。這時，柵極電壓所感應(yīng)的電荷Q為， Q=CVge式中Vge是柵極有效控制電壓。非飽和時，在漏源電壓Vds作用下，這些電荷Q將在時間內(nèi)通過溝道，因此有dsdsVLELL 2MOS的伏安特性的伏安特性電荷在溝道中的渡越時間為載流子速度，Eds= Vds/L為漏到源方向

4、電場強度，Vds為漏到源電壓。 為載流子遷移率： n = 650 cm2/(V.s) 電子遷移率(nMOS) p = 240 cm2/(V.s) 空穴遷移率(pMOS)MOSFET的伏安特性的伏安特性方程推導(dǎo)方程推導(dǎo)非飽和情況下，通過MOS管漏源間的電流Ids為：dsTgsgedsdsTgsoxoxdsdsTgsoxoxdsgeoxoxdsgedsVVVVVVVVLWtVVVVLWtVVLtWLVLCVQI21with 21 )21( 222= .0 柵極-溝道間 氧化層介電常數(shù), = 4.5, 0 = 0.88541851.10-11 C.V-1.m-1Vge是柵極對襯底的有效控制電壓其值為

5、柵極到襯底表面的電壓減VT當(dāng)Vgs-VT=Vds時，滿足:Ids達到最大值Idsmax，其值為Vgs-VT=Vds，意味著近漏端的柵極有效控制電壓Vge=Vgs-VT-Vds=Vgs-Vds-VT = Vgd-VT =0感應(yīng)電荷為0，溝道夾斷，電流不會再增大溝道夾斷，電流不會再增大，因而，這個 Idsmax 就是飽和電流。0dsdsdVdI2Tgsoxoxdsmax21VVLWtIMOS的伏安特性的伏安特性漏極飽和電流漏極飽和電流MOSFET特性曲線在非飽和區(qū) 線性工作區(qū)在飽和區(qū) (Ids 與 Vds無關(guān)) . MOSFET是平方律平方律器件!IdsVds0線性區(qū)飽和區(qū)擊穿區(qū)11bVaIgsC

6、Vdsds22TgsdsVVaI5.1.2 MOSFET電容的組成電容的組成MOS電容是一個相當(dāng)復(fù)雜的電容，有多層介質(zhì)：首先，在柵極電極下面有一層SiO2介質(zhì)。SiO2下面是P型襯底，襯底是比較厚的。最后，是一個襯底電極，它同襯底之間必須是歐姆接觸。MOS電容還與外加電壓有關(guān)。1）當(dāng)Vgs0時，柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個耗盡區(qū)。 耗盡區(qū)中沒有可以自由活動的載流子，只有空穴被趕走后剩下的固定的負(fù)電荷。這些束縛電荷是分布在厚度為Xp的整個耗盡區(qū)內(nèi)，而柵極上的正電荷則集中在柵極表面。這說明了MOS電容器可以看成兩個電容器的串聯(lián)。l以SiO2為介質(zhì)的電容器Co

7、xl以耗盡層為介質(zhì)的電容器CSi 總電容C為: 比原來的Cox要小些。111SioxCCCMOS電容電容束縛電荷層厚度耗盡層電容的計算方法同PN結(jié)的耗盡層電容的計算方法相同:利用泊松公式式中NA是P型襯底中的摻雜濃度，將上式積分得耗盡區(qū)上的電位差 ：從而得出束縛電荷層厚度ASiSiqN1 1221pSiAASiXqNdxdxqNASipNqX2MOS電容電容 耗盡層電容這時，在耗盡層中束縛電荷的總量為，它是耗盡層兩側(cè)電位差的函數(shù)，因此，耗盡層電容為，是一個非線性電容，隨電位差的增大而減小。ASiASiApAqNWLNqWLNWLXqNQ22q 221221ASiASiSiqNWLqNWLdvd

8、QCMOS電容電容耗盡層電容特性隨著Vgs的增大，排斥掉更多的空穴，耗盡層厚度Xp增大，耗盡層上的電壓降就增大，因而耗盡層電容CSi就減小。耗盡層上的電壓降的增大，實際上就意味著Si表面電位勢壘的下降，意味著Si表面能級的下降。一旦Si表面能級下降到P型襯底的費米能級，Si表面的半導(dǎo)體呈中性。這時，在Si表面，電子濃度與空穴濃度相等相等，成為本征半導(dǎo)體。MOS電容電容耗盡層電容特性(續(xù))3）若Vgs再增大，排斥掉更多的空穴，吸引了更多的電子，使得Si表面電位下降，能級下降，達到低于P型襯底的費米能級。這時，Si表面的電子濃度超過了空穴的濃度，半導(dǎo)體呈N型，這就是反型層。不過，它只是一種弱反型層

9、。因為這時電子的濃度還低于原來空穴的濃度。 隨著反型層的形成，來自柵極正電荷發(fā)出的電力線，已部分地落在這些電子上，耗盡層厚度的增加就減慢減慢了，相應(yīng)的MOS電容CSi的減小也減慢了。4） 當(dāng)Vgs增加，達到VT值，Si表面電位的下降，能級下降已達到P型襯底的費米能級與本征半導(dǎo)體能級差的二倍。它不僅抵消了空穴，成為本征半導(dǎo)體，而且在形成的反型層中，電子濃度已達到原先的空穴濃度這樣的反型層就是強反型層。顯然，耗盡層厚度不再增加，CSi也不再減小。這樣， 就達到最小值Cmin。 最小的CSi是由最大的耗盡層厚度Xpmax計算出來的。oxSioxSiCCCCCMOS電容電容耗盡層電容特性(續(xù))MOS電

10、容電容凹谷特性5）當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度增加，來自柵極正電荷的電力線，部分落在這些電子上，落在耗盡層束縛電子上的電力線數(shù)目就有所減少。耗盡層電容將增大。兩個電容串聯(lián)后，總C將增加。當(dāng)Vgs足夠大時，反型層中的電子濃度已大到能起到屏蔽作用，全部電力線落在電子上。這時，反型層中的電子將成為一種鏡面反射，感應(yīng)全部負(fù)電荷，于是，C = Cox 。電容曲線出現(xiàn)了凹谷形，如圖6.2 。 必須指出，上述討論未考慮到反型層中的電子是哪里來的。若該MOS電容是一個孤立的電容，這些電子只能依靠共價鍵的分解來提供，它是一個慢過程，ms級。MOS電容電容測量若測量電容的方法是逐點測量法一種慢進程，那么將

11、測量到這種凹谷曲線。 圖 5.2MOS電容電容凹谷特性測量若測量電容采用高頻方法，譬如，掃頻方法，電壓變化很快。共價鍵就來不及瓦解，反型層就無法及時形成，于是，電容曲線就回到Cox值。然而，在大部分場合，MOS電容與n+區(qū)接在一起，有大量的電子來源，反型層可以很快形成，故不論測量頻率多高，電壓變化多快，電容曲線都呈凹谷形。5.1.3 MOS電容電容的計算的計算MOS電容C僅僅是柵極對襯底的電容，不是外電路中可以觀察的電容Cg， Cs 和Cd。MOS電容C對Cg，Cd有所貢獻。在源極和襯底之間有結(jié)電容Csb，在漏極和襯底之間也有結(jié)電容Cdb。 另外，源極耗盡區(qū)、漏極耗盡區(qū)都滲進到柵極下面的區(qū)域。

12、又，柵極與漏極擴散區(qū)，柵極與源極擴散區(qū)都存在著某些交迭，故客觀上存在著Cgs和Cgd。當(dāng)然，引出線之間還有雜散電容，可以計入Cgs和Cgd。圖 5.3Cg、Cd的值還與所加的電壓有關(guān):1）若若VgsVT，溝道建立，MOS管導(dǎo)通。MOS電容是變化的，呈凹谷狀，從Cox下降到最低點，又回到Cox。這時，MOS電容C對Cg，Cd都有貢獻，它們的分配取決于MOS管的工作狀態(tài)。MOS電容的計算電容的計算MOS電容的計算電容的計算若處于非飽和狀態(tài)非飽和狀態(tài)，則按1/3與2/3分配，即Cg = Cgs + 2/3CCd = Cdb +1/3C 那是因為在非飽和狀態(tài)下，與柵極電荷成比例的溝道電流為 由Vgs和

13、Vds的系數(shù)可知柵極電壓Vgs對柵極電荷的影響力，與漏極電壓Vds對柵極電荷的影響力為2:1的關(guān)系，故貢獻將分別為 2/3與1/3 。dsdsTgsoxdsVVVVLWtI21MOS電容的計算電容的計算(續(xù)續(xù))n若處于飽和飽和狀態(tài)，則表明溝道電荷已與Vds無關(guān)，溝道已夾斷。那么，Cg = Cgs + 2/3 C， Cd = Cdb + 0在飽和狀態(tài)下，溝道長度受到Vds的調(diào)制，L變小2ds21TgsoxVVLWtI2ds21TgsoxVVLLWtIMOS電容的計算電容的計算(續(xù)續(xù)) 當(dāng)Vds增加時，L增大，Ids增加，那是因為載流子速度增加了，它與C的分配無關(guān)。然而，L的增大使得漏極耗盡層寬度

14、有所增加，增大了結(jié)電容。故， Cg = Cgs + 2/3C Cd = Cdb + 0 + Cdb深亞微米CMOS IC工藝的寄生電容(數(shù)據(jù))Cap.N+Act. P+Act. PolyM1M2M3UnitsArea (sub.)5269378325108aF/um2Area (poly)541811aF/um2Area (M1)46 17aF/um2Area (M2)49aF/um2Area (N+act.)3599aF/um2Area (P+act.)3415aF/um2Fringe (sub.)249261aF/um深亞微米CMOS IC工藝的寄生電容(圖示)PolyPolyElectr

15、odeMetal1Metal2PolyP+P+P+N+N+Metal3N_wellSUB88013832213109514503452648159864463614308363214086734123517383929625762Cross view of parasitic capacitor of TSMC_0.35um CMOS technology5.2 MOSFET的閾值電壓的閾值電壓VT閾值電壓是MOS器件的一個重要參數(shù)。按MOS溝道隨柵壓正向和負(fù)向增加而形成或消失的機理，存在著兩種類型的MOS器件：l耗盡型耗盡型(Depletion)：溝道在Vgs=0時已經(jīng)存在。當(dāng)Vgs“負(fù)”到

16、一定程度時截止。一般情況，這類器件用作負(fù)載。l增強型增強型(Enhancement)：在正常情況下它是截止的，只有當(dāng)Vgs“正”到一定程度，才會導(dǎo)通，故用作開關(guān)。VT的組成的組成=概念上講, VT就是將柵極下面的Si表面從P型Si變?yōu)镹型Si所必要的電壓。 它由兩個分量組成, 即: VT= Us+ VoxUs : Si表面電位; Vox: SiO2層上的壓降。圖 5.51. Us 的計算的計算將柵極下面的Si表面從P/N型Si變?yōu)镹/P型Si所必要的電壓Us 與襯底濃度Na有關(guān)。在半導(dǎo)體理論中，P型半導(dǎo)體的費米能級是靠近滿帶的，而N型半導(dǎo)體的費米能級則是靠近導(dǎo)帶的。要想把P型變?yōu)镹型，外加電壓

17、必須補償這兩個費米能級之差。 所以有:iabpSnNqkTqUln22圖 5.42. Vox的計算的計算Vox根據(jù)右圖從金屬到氧化物到Si襯底Xm處的電場分布曲線導(dǎo)出:aiaSioxaNqnNkTCqNV2ox/ln40XMOS-toxXmEoxE0ExmE(X)aiaSioxaiaoxsTNqnNkTCqNnNqkTVUV2/ln4ln2VT的理想計算公式的理想計算公式 在工藝環(huán)境確定后，MOS管的閾值電壓VT主要決定于： 1. 襯底的摻雜濃度Na。 2. Cox5.3 MOSFET的體效應(yīng)的體效應(yīng)前面的推導(dǎo)都假設(shè)源極和襯底都接地，認(rèn)為Vgs是加在柵極與襯底之間的。實際上，在許多場合，源極與

18、襯底并不連接在一起。通常，襯底是接地的，但源極未必接地,源極不接地時對VT值的影響稱為體效應(yīng)(Body Effect)。圖 5.6圖5.7 某一CMOS工藝條件下，NMOS閾值電壓隨源極-襯底電壓的變化曲線5.4 MOSFET的溫度特性的溫度特性MOSFET的溫度特性主要來源于溝道中載流子的遷移率 和閾值電壓VT隨溫度的變化。載流子的遷移率隨溫度變化的基本特征是：T 由于 所以， T gm閾值電壓VT的絕對值同樣是隨溫度的升高而減?。篢 VTVT(T) (2 4) mV/CVT的變化與襯底的雜質(zhì)濃度Ni和氧化層的厚 度tox有關(guān)： (Ni , tox) VT(T) Tgsoxm VVLWtg5

19、.5 MOSFET的噪聲的噪聲MOSFET的噪聲來源主要由兩部分： 熱噪聲(thermal noise) 閃爍噪聲(flicker noise，1/f-noise) MOSFET的噪聲的噪聲(續(xù)續(xù))熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運動造成 的，通過溝道電阻生成熱噪聲電壓 veg(T，t)，其等效電壓值可近似表達為 f為所研究的頻帶寬度, T是絕對溫度.設(shè)MOS模擬電路工作在飽和區(qū), gm可寫為所以，結(jié)論：結(jié)論：增加增加MOS的柵寬和偏置電流，可減小器件的熱噪聲的柵寬和偏置電流，可減小器件的熱噪聲。fgTvm2eg32DSoxm2ILtWg2eg vW2eg vIds閃爍噪聲(flicker n

20、oise，1/f -noise)的形成機理：溝道處SiO2與Si界面上電子的充放電而引起。 閃爍噪聲的等效電壓值可表達為K2是一個系數(shù)，典型值為31024V2F/Hz。因為 1，所以閃爍噪聲被稱之為1/f 噪聲。1)時, 電路指標(biāo)變化。Parameter 參參數(shù)數(shù) 變變化化因因子子 備備注注 Voltage 電電壓壓 1/ Circuit density 電電路路密密度度 2 L W Device current 器器件件電電流流 1/ Power 功功率率 1/ 2 Ids Vds Capacitance 電電容容 1/ Delay 溝溝道道延延遲遲 1/ Line resistance 連

21、連線線電電阻阻 Line capacitance 連連線線電電容容 1/ Line response time 連連線線響響應(yīng)應(yīng)時時間間 1 RL CL Figure of merit 0 優(yōu)優(yōu)值值 2 1/L2 Scaling-down的三種方案的三種方案(續(xù)續(xù))MOSFET特征尺寸按(1)縮減的眾多優(yōu)點：電路密度增加2倍 VLSI, ULSI功耗降低2倍器件時延降低倍 器件速率提高倍線路上的延遲不變優(yōu)值增加2倍 這就是為什么人們把MOS工藝的特征尺寸做得一小再小，使得MOS電路規(guī)模越來越大，MOS電路速率越來越高的重要原因。5.7 MOS器件的二階效應(yīng) 隨著MOS工藝向著亞微米、深亞微米的

22、方向發(fā)展，采用簡化的、只考慮一階效應(yīng)的MOS器件模型來進行電路模擬，已經(jīng)不能滿足精度要求。此時必須考慮二階效應(yīng)。二階效應(yīng)出于兩種原因：1) 當(dāng)器件尺寸縮小時，電源電壓還得保持為5V，于是，平均電場強度增加了，引起了許多二次效應(yīng)。2) 當(dāng)管子尺寸很小時，這些小管子的邊緣相互靠在一起，產(chǎn)生了非理想電場，也嚴(yán)重地影響了它們的特性。下面具體討論二階效應(yīng)在各方面的表現(xiàn)。5.7.1 L和和W的變化的變化在一階理論的設(shè)計方法中，總認(rèn)為L、W是同步縮減的，是可以嚴(yán)格控制的。事實并非如此，真正器件中的L、W并不是原先版圖上所定義的L、W。原因之一在于制造誤差，如右圖所示；原因之二是L、W定義本身就不確切，不符合

23、實際情況。圖 5.9 L和和W的變化的變化(續(xù)續(xù)) 通常，在IC中各晶體管之間是由場氧化區(qū)（field oxide）來隔離的。在版圖中，凡是沒有管子的地方，一般都是場區(qū)。場是由一層很厚的SiO2形成的。多晶硅或鋁線在場氧化區(qū)上面穿過，會不會產(chǎn)生寄生MOS管呢？不會的。因為MOS管的開啟電壓為， 對于IC中的MOS管，SiO2層很薄，Cox較大，VT較小。對于場區(qū)，SiO2層很厚，Cox很小，電容上的壓降很大，使得這個場區(qū)的寄生MOS管的開啟電壓遠(yuǎn)遠(yuǎn)大于電源電壓，即VTFVDD。這里寄生的MOS管永遠(yuǎn)不會打開，不能形成MOS管(如圖5.9b)。FPSaSioxFPFBTUqNCVV2212另外，

24、人們又在氧化區(qū)的下面注入稱為場注入?yún)^(qū)（field implant）的P+ 區(qū)，如下圖所示。這樣，在氧化區(qū)下面襯底的 Na值 較大，也提高了寄生 MOS 管的開啟電壓。同時，這個注入?yún)^(qū)也用來控制表面的漏電流。如果沒有這個P+注入?yún)^(qū)，那么，兩個MOS管的耗盡區(qū)很靠近，漏電增大。由于P+是聯(lián)在襯底上的，處于最低電位，于是，反向結(jié)隔離性能良好，漏電流大大減小。 結(jié)論: 在實際情況中，需要一個很厚的氧化區(qū)和一個注入?yún)^(qū)，給工藝制造帶來了新的問題。圖 5.10場注入場注入L和和W的變化的變化(續(xù)續(xù)) 制造步驟：先用有源區(qū)的mask，在場區(qū)外生成一個氮化硅的斑區(qū)。然后，再以這個斑區(qū)作為implant mask

25、，注入P+區(qū)。最后，以這個斑區(qū)為掩膜生成氧化區(qū)。然而，在氧化過程中，氧氣會從斑區(qū)的邊沿處滲入，造成了氧化區(qū)具有鳥嘴形（bird beak）。Bird beak的形狀和大小與氧化工藝中的參數(shù)有關(guān)，但是有一點是肯定的，器件尺寸，有源區(qū)的邊沿更動了。器件的寬度不再是版圖上所畫的Wdrawn，而是W， W = Wdrawn2W式中W就是bird beak侵入部分，其大小差不多等于氧化區(qū)厚度的數(shù)量級。當(dāng)器件尺寸還不是很小時，這個W影響不大；當(dāng)器件縮小后，這個W是可觀的，它影響了開啟電壓。L和和W的變化的變化(續(xù)續(xù))另一方面，那個注入?yún)^(qū)也有影響。由于P+區(qū)是先做好的，后來在高溫氧化時，這個P+區(qū)中的雜質(zhì)也

26、擴散了，侵入到管子區(qū)域，改變了襯底的濃度Na，影響了開啟電壓。同時，擴散電容也增大了，N+區(qū)與P+區(qū)的擊穿電壓降低。另外，柵極長度L不等于原先版圖上所繪制的Ldrawn，也減小了，如圖所示。Ldrawn是圖上繪制的柵極長度。Lfinal是加工完后的實際柵極長度。Lfinal = Ldrawn2LpolyL和和W的變化的變化(續(xù)續(xù))=尺寸縮小的原因是在蝕刻（etching）過程中，多晶硅（Ploy）被腐蝕掉了。=另一方面，擴散區(qū)又延伸進去了，兩邊合起來延伸了2Ldiff，故溝道長度僅僅是， L = Ldrawn2Lpoly2Ldiff這2Ldiff是重疊區(qū)，也增加了結(jié)電容。 Cgs = WLdi

27、ffCox Cgd = WLdiffCox式中Cox是單位面積電容。5.7.2 遷移率的退化遷移率的退化 眾所周知，MOS管的電流與遷移率成正比。在設(shè)計器件或者計算MOS管參數(shù)時，常常假定是常數(shù)。而實際上，并不是常數(shù)。從器件的外特性來看，至少有三個因素影響值，它們是：溫度T，垂直電場Ev，水平電場Eh。1） 特征遷移率特征遷移率 0 0與制造工藝密切相關(guān)。它取決于表面電荷密度，襯底摻雜和晶片趨向。0還與溫度T有關(guān)，溫度升高時，0就降低。如果從25增加到100，0將下降一半。因而，在MOS管正常工作溫度范圍內(nèi)，要考慮0是變化的。遷移率的退化（續(xù)）遷移率的退化（續(xù)）2） 遷移率的退化的第二個原因：

28、還有電場強度 通常，電場強度E增加時，是減小的。然而，電場E有水平分量和垂直分量，因而將隨Ev，Eh而退化。通常，可以表示為， = 0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd)其中，0(T)是溫度的函數(shù)， 0(T) = kT M于是， 在半導(dǎo)體Si內(nèi)，M=1.5，這是Spice中所用的參數(shù)。但在反型層內(nèi)（NMOS管），M=2，所以，一般認(rèn)為，M值是處在1.52之間。0的典型值為，N溝道MOS管，0=600cm2/VS；P溝道MOS管，0=250cm2/VS。式中fv是垂直電場的退化函數(shù)；fh是水平電場的退化函數(shù)。 MTTTT121020遷移率的退化（續(xù)）遷移率的退化（續(xù)） 通常，f

29、v采用如下公式， 式中，Vc是臨界電壓，Vc=ctox，c是臨界電場，c=2105 V/cm 。垂直值退化大約為25%50%。 水平電場對的影響，比垂直電場大得多。因為水平電場將加速載流子運動。當(dāng)載流子速度被加速到一個大的數(shù)值，水平速度會飽和。一般來講，N型Si的0遠(yuǎn)大于P型Si的0。然而，這兩種載流子的飽和速度是相同的。 對于一個高性能器件來說，載流子是以最高速度，即飽和速度通過溝道的。這時，P溝道管子的性能與N溝道管子差不多相等。這并不是P型器件得到改進，而是N型器件有所退化。cvvvccvvVVVVVVf對對 /1 遷移率的退化（續(xù)）遷移率的退化（續(xù)） 經(jīng)過長期研究，已經(jīng)確定，在電場不強時，N溝道的確實比P溝道的大得多，約2