時序邏輯電路練習(xí)題

1、時序邏輯電路習(xí)題班級 姓名 學(xué)號 一、 單選題1時序邏輯電路在結(jié)構(gòu)上（） A必須有組合邏輯電路 B必須有存儲電路 C必有存儲電路和組合邏輯電路 D以上均正確2同步時序邏輯電路和異步時序邏輯電路的區(qū)別在于異步時序邏輯電路（） A沒有觸發(fā)器 B沒有統(tǒng)一的時鐘脈沖控制 C沒有穩(wěn)定狀態(tài) D輸出只與內(nèi)部狀態(tài)有關(guān) 3圖示各邏輯電路中，為一位二進(jìn)制計數(shù)器的是（） DAACABAAA4從0開始計數(shù)的N進(jìn)制增量計數(shù)器，最后一個計數(shù)狀態(tài)為 （） AN BN+1 CN-1 D2N 5由 n個觸發(fā)器構(gòu)成的計數(shù)器，最多計數(shù)個數(shù)為（） An個 B2n個 Cn2個 D2n個 6若構(gòu)成一個十二進(jìn)制計數(shù)器，所用觸發(fā)器至少（）

2、。 A12個 B3個 C4個 D6個 74個觸發(fā)器構(gòu)成的8421BCD碼計數(shù)器，其無關(guān)狀態(tài)的個數(shù)為（） A6個 B8個 C10個 D不定 8異步計數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為110，則在時鐘作用下，計數(shù)器的下一狀態(tài)為（） A101 B111 C010 D0009下列器件中，具有串行并行數(shù)據(jù)轉(zhuǎn)換功能的是（） A譯碼器 B數(shù)據(jù)比較器 C移位寄存器 D計數(shù)器 10異步計數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為011，則在時鐘作用下，計數(shù)器的下一狀態(tài)為（） A100 B110 C010 D00011由4位二進(jìn)制計數(shù)器74LS161構(gòu)成的任意進(jìn)制計數(shù)器電路如圖示，計數(shù)時的最小狀態(tài)

3、是（） A0000 B1111 C0001 D011012由4位二進(jìn)制計數(shù)器74LS161構(gòu)成的任意進(jìn)制計數(shù)器電路如圖示，計數(shù)器的有效狀態(tài)數(shù)為（） A16 B8 C10 D12 二、填空題1時序邏輯電路在任一時刻的穩(wěn)定輸出不僅與當(dāng)時的輸入有關(guān)，而且還與 有關(guān)。2時序邏輯電路在結(jié)構(gòu)上有兩個特點：其一是包含由觸發(fā)器等構(gòu)成的 電路，其二是內(nèi)部存在 通路。3時序邏輯電路的 “現(xiàn)態(tài)” 反映的是 時刻電路狀態(tài)變化的結(jié)果，而 “次態(tài)” 則反映的是 時刻電路狀態(tài)變化的結(jié)果。4時序邏輯電路按其不同的狀態(tài)改變方式，可分為 時序邏輯電路和 序邏輯電路兩種。前者設(shè)置統(tǒng)一的時鐘脈沖，后者不設(shè)置統(tǒng)一的時鐘脈沖。5時序邏輯

4、電路的輸出不僅是當(dāng)前輸入的函數(shù)，同時也是當(dāng)前狀態(tài)的函數(shù)，這類時序邏輯電路稱為 型時序邏輯電路； 時序邏輯電路的輸出僅是當(dāng)前狀態(tài)的函數(shù)， 而與當(dāng)前輸入無關(guān)， 或者不存在獨立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出，這類時序邏輯電路稱為 型時序邏輯電路。6根據(jù)觸發(fā)器時鐘脈沖作用方式的不同，計數(shù)器有 計數(shù)器和 計數(shù)器之分。前者所有觸發(fā)器在同一個時鐘脈沖作用下同時翻轉(zhuǎn)，后者觸發(fā)器狀態(tài)的翻轉(zhuǎn)并不按統(tǒng)一的時鐘脈沖同時進(jìn)行。7根據(jù)計數(shù)過程中，數(shù)字增、減規(guī)律的不同，計數(shù)器可分為 計數(shù)器、 計數(shù)器和可逆計數(shù)器三種類型。8計數(shù)器工作時，對 出現(xiàn)的個數(shù)進(jìn)行計數(shù)。9構(gòu)成一個2n 進(jìn)制計數(shù)器，共需要 個觸發(fā)器。108位移位寄存器，串行輸入時需經(jīng)過 CP 脈沖作用后，8 位數(shù)碼才能全部移入寄存器中。三、簡答題1、同步計數(shù)