微機(jī)原理講義第4章ppt

1、1微型計(jì)算機(jī)原理及應(yīng)用微型計(jì)算機(jī)原理及應(yīng)用2第四章第四章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)3第一節(jié)第一節(jié) 概述概述4在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器是核心組成部分之一。因在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器是核心組成部分之一。因?yàn)橛辛怂?，?jì)算機(jī)才具有為有了它，計(jì)算機(jī)才具有“記憶記憶”功能，才能把程序及數(shù)功能，才能把程序及數(shù)據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。自動(dòng)完成信息處理的功能。存儲(chǔ)器的性能指標(biāo)有：容量、速度和成本。存儲(chǔ)器的性能指標(biāo)有：容量、速度和成本。容量容量：指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù)指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù) 單位：?jiǎn)挝唬篗B

2、（1MB220字節(jié)）或字節(jié)）或GB（1GB230字節(jié)）字節(jié)） 每個(gè)存每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，CPU按地址對(duì)存儲(chǔ)器進(jìn)行按地址對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)訪問(wèn) 速度速度( (存取時(shí)間存取時(shí)間): 在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到到CPU（或者是把（或者是把CPU數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間。數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間。 單位：?jiǎn)挝唬簄s（1ns = 10-9秒）秒） 成本成本：存儲(chǔ)器的位成本也是存儲(chǔ)器的重要性能指標(biāo)。：存儲(chǔ)器的位成本也是存儲(chǔ)器的重要性能指標(biāo)。5從整體看，其速度接近高速緩存的速度，其容量從整體看，其

3、速度接近高速緩存的速度，其容量接近輔助存儲(chǔ)器的容量，而位成本接近廉價(jià)慢速接近輔助存儲(chǔ)器的容量，而位成本接近廉價(jià)慢速輔存的平均價(jià)格。輔存的平均價(jià)格。在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)67單列直插式內(nèi)存條單列直插式內(nèi)存條RambusRambus內(nèi)存條模塊內(nèi)存條模塊( (Rdram)Rdram)8存儲(chǔ)器分類存儲(chǔ)器分類 隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存儲(chǔ)器的種類日益繁多，分類的方法也有很多種存儲(chǔ)器的種類日益繁多，分類的方法也有很多種1)1)按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類從理論上講，只要有兩

4、個(gè)明顯穩(wěn)定的物理狀態(tài)的器件和介從理論上講，只要有兩個(gè)明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)都能用來(lái)存儲(chǔ)二進(jìn)制信息。質(zhì)都能用來(lái)存儲(chǔ)二進(jìn)制信息。磁芯存儲(chǔ)器磁芯存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器光電存儲(chǔ)器光電存儲(chǔ)器磁膜，磁泡存儲(chǔ)器磁膜，磁泡存儲(chǔ)器光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器存儲(chǔ)器存儲(chǔ)器92) 2) 按存取方式分類按存取方式分類RAM(Random Access MemoryRAM(Random Access Memory隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器) )：通過(guò)指令可以隨機(jī)地、個(gè)別地對(duì)各個(gè)存儲(chǔ)單元進(jìn)通過(guò)指令可以隨機(jī)地、個(gè)別地對(duì)各個(gè)存儲(chǔ)單元進(jìn)行訪問(wèn)。訪問(wèn)所需時(shí)間基本固定，而與存儲(chǔ)單元行訪問(wèn)。訪問(wèn)所需時(shí)間基本固定，而與存儲(chǔ)單

5、元地址無(wú)關(guān)。計(jì)算機(jī)的內(nèi)存主要采用隨機(jī)存儲(chǔ)器。地址無(wú)關(guān)。計(jì)算機(jī)的內(nèi)存主要采用隨機(jī)存儲(chǔ)器。隨機(jī)存儲(chǔ)器多采用隨機(jī)存儲(chǔ)器多采用MOS(MOS(金屬氧化物半導(dǎo)體金屬氧化物半導(dǎo)體) )型半導(dǎo)型半導(dǎo)體集成電路芯片制成。易失性。體集成電路芯片制成。易失性。DRAMDRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）SRAMSRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）靜態(tài)隨機(jī)存取存儲(chǔ)器）10ROMROM（Read Only MemoryRead Only Memory只讀存儲(chǔ)器）只讀存儲(chǔ)器）只能讀出不能寫(xiě)入的存儲(chǔ)器，它通常用來(lái)存放固只能讀出不能寫(xiě)入的存儲(chǔ)器，它通常用來(lái)存放固定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等定不變的程序

6、、漢字字型庫(kù)、字符及圖形符號(hào)等。由于它和。由于它和RAMRAM分享主存的地址空間，所以仍屬于分享主存的地址空間，所以仍屬于主存的一部分。主存的一部分。Mask ROMMask ROM（掩膜掩膜ROMROM）PROMPROM（Programmable ROMProgrammable ROM）和和EPROMEPROM（Erasable Programmable ROMErasable Programmable ROM）Flash ROMFlash ROM（快擦除快擦除ROMROM，或閃速存儲(chǔ)器）或閃速存儲(chǔ)器）113) 3) 按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)中的作用分類可分為主存可分為主存( (內(nèi)存

7、內(nèi)存), ), 輔存輔存( (外存外存), ), 緩沖存儲(chǔ)器等。緩沖存儲(chǔ)器等。主存速度快，容量小，位價(jià)格較高；輔存速度慢，主存速度快，容量小，位價(jià)格較高；輔存速度慢，容量大，位價(jià)格低；緩沖存儲(chǔ)器用在兩個(gè)不同工容量大，位價(jià)格低；緩沖存儲(chǔ)器用在兩個(gè)不同工作速度的部件之間作速度的部件之間, , 在交換信息過(guò)程中起緩沖作在交換信息過(guò)程中起緩沖作用。用。半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只只 讀讀存儲(chǔ)器存儲(chǔ)器ROMROM隨機(jī)存隨機(jī)存取存儲(chǔ)取存儲(chǔ)器器RAMRAM靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAMSRAM（高速）高速）動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMDRAM（低速）低速）掩膜掩膜ROMROM（Mask ROMM

8、ask ROM）可編程可編程ROMROM（PROMPROM）可擦除可擦除PROMPROM（EPROMEPROM）快擦除存儲(chǔ)器（快擦除存儲(chǔ)器（Flash ROMFlash ROM）（用于（用于CacheCache） （用于主存儲(chǔ)器）（用于主存儲(chǔ)器）12主存儲(chǔ)器主存儲(chǔ)器RAMRAMROMROM輔助存儲(chǔ)器輔助存儲(chǔ)器緩沖存儲(chǔ)器緩沖存儲(chǔ)器存儲(chǔ)器存儲(chǔ)器雙極型半導(dǎo)體存儲(chǔ)器雙極型半導(dǎo)體存儲(chǔ)器MOSMOS存儲(chǔ)器存儲(chǔ)器可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM可擦除可編程只讀存儲(chǔ)器可擦除可編程只讀存儲(chǔ)器 EPROM,EEPROMEPROM,EEPROM掩膜型只讀存儲(chǔ)器掩膜型只讀存儲(chǔ)器MROMMROM磁盤(pán)存儲(chǔ)

9、器磁盤(pán)存儲(chǔ)器磁帶存儲(chǔ)器磁帶存儲(chǔ)器光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器13一般使用一般使用DRAMDRAM芯片組成芯片組成 存儲(chǔ)容量存儲(chǔ)容量 含義：指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù)含義：指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù) 單位：?jiǎn)挝唬篗BMB（1MB1MB2 22020字節(jié)）或字節(jié)）或GBGB（1GB1GB2 23030字節(jié)）字節(jié)） 每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，CPUCPU按地址按地址對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)對(duì)存儲(chǔ)器進(jìn)行訪問(wèn) 存取時(shí)間存取時(shí)間 含義：在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到含義：在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到CPUCPU（或者是把或者是把CPUCP

10、U數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間 單位：?jiǎn)挝唬簄sns（1ns = 101ns = 10-9-9秒）秒）主存儲(chǔ)器主存儲(chǔ)器14存儲(chǔ)器體系結(jié)構(gòu)存儲(chǔ)器體系結(jié)構(gòu)在微型機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部在微型機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部分，雖然存儲(chǔ)器的種類很多，但它們?cè)谙到y(tǒng)中的分，雖然存儲(chǔ)器的種類很多，但它們?cè)谙到y(tǒng)中的整體結(jié)構(gòu)及讀寫(xiě)的工作過(guò)程是基本相同的。一般整體結(jié)構(gòu)及讀寫(xiě)的工作過(guò)程是基本相同的。一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分構(gòu)成。情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分構(gòu)成。1) 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，一個(gè)基本存儲(chǔ)單元可以存

11、放一位二進(jìn)制信息，其內(nèi)部有兩個(gè)穩(wěn)定且互相對(duì)立的狀態(tài)，并能夠在其內(nèi)部有兩個(gè)穩(wěn)定且互相對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。雙穩(wěn)電路雙穩(wěn)電路( (高高, ,低電平低電平););磁化單元磁化單元( (正向正向, ,反向反向) )152) 2) 存儲(chǔ)體存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放若要存放M MN N個(gè)二進(jìn)制信息，就要用個(gè)二進(jìn)制信息，就要用M MN N個(gè)基本個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些由存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些由基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩基本存儲(chǔ)單元所

12、構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。如陣。如8K8K8 8表示存儲(chǔ)體中一共表示存儲(chǔ)體中一共8K8K個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元, ,每每個(gè)存儲(chǔ)單元存放個(gè)存儲(chǔ)單元存放8 8位數(shù)據(jù)。位數(shù)據(jù)。微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由8 8個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放8 8位二進(jìn)制信息，位二進(jìn)制信息，CPUCPU把這把這8 8位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。163) 3) 地址譯碼器地址譯碼器由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元存放每個(gè)存儲(chǔ)單元存放8 8位

13、二進(jìn)制信息，每個(gè)存儲(chǔ)單元位二進(jìn)制信息，每個(gè)存儲(chǔ)單元都用不同的地址加以區(qū)分。都用不同的地址加以區(qū)分。CPUCPU要對(duì)某個(gè)存儲(chǔ)單元要對(duì)某個(gè)存儲(chǔ)單元進(jìn)行讀進(jìn)行讀/ /寫(xiě)操作，必須先通過(guò)地址總線，向存儲(chǔ)器寫(xiě)操作，必須先通過(guò)地址總線，向存儲(chǔ)器系統(tǒng)發(fā)出所需訪問(wèn)的存儲(chǔ)單元的地址碼。系統(tǒng)發(fā)出所需訪問(wèn)的存儲(chǔ)單元的地址碼。地址譯地址譯碼器的作用是用來(lái)接受碼器的作用是用來(lái)接受CPUCPU送來(lái)的地址信號(hào)并對(duì)它送來(lái)的地址信號(hào)并對(duì)它們進(jìn)行譯碼，選擇與地址碼相對(duì)應(yīng)的存儲(chǔ)單元，們進(jìn)行譯碼，選擇與地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行操作以便對(duì)該單元進(jìn)行操作。地址譯碼有兩種方式：?jiǎn)巫g碼和雙譯碼。地址譯碼有兩種方式：?jiǎn)巫g碼和雙

14、譯碼。17內(nèi)存儲(chǔ)器結(jié)構(gòu)與工作過(guò)程示意圖內(nèi)存儲(chǔ)器結(jié)構(gòu)與工作過(guò)程示意圖0000000000000000000000000000000110110111Write信號(hào)信號(hào)內(nèi)存內(nèi)存18CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有有n n根地址線，最多可選通根地址線，最多可選通2 2n n個(gè)地址個(gè)地址輸入輸入 輸出輸出C B A Y0Y1Y2Y3Y4Y5Y6Y7000011111110011011111101011011111011111011111001111011110111111011110111111011111111111019單譯碼：適用于小容量存

15、儲(chǔ)器，存儲(chǔ)器線性排列，特點(diǎn)是單譯碼：適用于小容量存儲(chǔ)器，存儲(chǔ)器線性排列，特點(diǎn)是譯碼輸出線較多。當(dāng)?shù)刂反a有譯碼輸出線較多。當(dāng)?shù)刂反a有1010根時(shí)，有根時(shí)，有2 2101010241024根輸根輸出線，分別控制出線，分別控制10241024條字選擇線。條字選擇線。0000000000000000000000000000000110110111Write信號(hào)信號(hào)內(nèi)存內(nèi)存20雙譯碼：存儲(chǔ)器以矩陣的形式排列，雙譯碼：存儲(chǔ)器以矩陣的形式排列，將地址線分將地址線分成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行譯碼器和列譯碼器譯碼器和列譯碼器，行譯碼器輸出行地址選擇信，行

16、譯碼器輸出行地址選擇信號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出線較少，適合于較大的存儲(chǔ)器系統(tǒng)。線較少，適合于較大的存儲(chǔ)器系統(tǒng)。21例，將例，將n n根地址線分成根地址線分成M MN N，相應(yīng)的存儲(chǔ)單元為相應(yīng)的存儲(chǔ)單元為2 2M M2 2N N, , 地址選擇線共有地址選擇線共有2 2M M+2+2N N條條, , 大大小于大大小于2 2n n條。條。存存儲(chǔ)儲(chǔ)單單元元列列譯譯碼碼器器N根根M根根n根根行行譯譯碼碼器器2M選擇線選擇線2N選擇線選擇線224) 4) 片選與

17、讀寫(xiě)控制信號(hào)片選與讀寫(xiě)控制信號(hào)片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫(xiě)片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫(xiě)操作。應(yīng)首先使芯片的片選信號(hào)有效操作。應(yīng)首先使芯片的片選信號(hào)有效( (大地址大地址) )，才能選擇其中的存儲(chǔ)單元進(jìn)行操作。才能選擇其中的存儲(chǔ)單元進(jìn)行操作。讀寫(xiě)控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流讀寫(xiě)控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流向的控制。向的控制。23b7b6b0b0b6b7數(shù)數(shù)據(jù)據(jù)總總線線DBb0b6b7b7b6b0b0b6b7RD(讀讀)WR(寫(xiě)寫(xiě))譯譯碼碼器器地地址址總總線線AB12345輸出地址輸

18、出地址地址選通地址選通讀信號(hào)有效讀信號(hào)有效數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)上數(shù)據(jù)總線數(shù)據(jù)上數(shù)據(jù)總線24b7b6b0b0b6b7數(shù)數(shù)據(jù)據(jù)總總線線DBb0b6b7b7b6b0b0b6b7RD(讀讀)WR(寫(xiě)寫(xiě))譯譯碼碼器器地地址址總總線線AB12345輸出地址輸出地址地址選通地址選通寫(xiě)信號(hào)有效寫(xiě)信號(hào)有效數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)從數(shù)據(jù)從CPU上數(shù)據(jù)總線上數(shù)據(jù)總線25I/OI/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來(lái)控制信息的讀出與寫(xiě)入，必要時(shí)，還可包含對(duì)用來(lái)控制信息的讀出與寫(xiě)入，必要時(shí)，還可包含對(duì)I/OI/O信信號(hào)的驅(qū)動(dòng)及放大處理功能。號(hào)的驅(qū)

19、動(dòng)及放大處理功能。5) 5) I/OI/O電路電路6)6)其他外圍電路其他外圍電路對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)需要一些特殊的外圍對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)需要一些特殊的外圍電路，如動(dòng)態(tài)刷新電路等。電路，如動(dòng)態(tài)刷新電路等。26第二節(jié)第二節(jié) 讀寫(xiě)存儲(chǔ)器讀寫(xiě)存儲(chǔ)器RAMRAM27在微機(jī)系統(tǒng)的工作過(guò)程中可以隨時(shí)地對(duì)其中的各在微機(jī)系統(tǒng)的工作過(guò)程中可以隨時(shí)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀個(gè)存儲(chǔ)單元進(jìn)行讀/ /寫(xiě)操作。寫(xiě)操作。一、一、 靜態(tài)靜態(tài)RAMRAM1) 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元ABVcc(+5V)T3T4T1T2T1T1，T2T2控制管控制管T3T3，T4T4負(fù)載管負(fù)載管T1T1截止，截止，T2

20、T2導(dǎo)通導(dǎo)通A=1(A=1(高電平高電平) ) B=0(B=0(低電平低電平) )1 10 01 10 028T1T1導(dǎo)通，導(dǎo)通，T2T2截止截止A=0(A=0(低電平低電平) ) B=1(B=1(高電平高電平) )ABVcc(+5V)T3T4T1T20 01 10 01 1電路具有兩個(gè)相對(duì)電路具有兩個(gè)相對(duì)的穩(wěn)定狀態(tài)，在沒(méi)的穩(wěn)定狀態(tài)，在沒(méi)有外觸發(fā)的條件下有外觸發(fā)的條件下?tīng)顟B(tài)是穩(wěn)定不變的狀態(tài)是穩(wěn)定不變的雙穩(wěn)電路雙穩(wěn)電路29寫(xiě)過(guò)程寫(xiě)過(guò)程 X X譯碼線為高譯碼線為高, , T5, T5, T6T6導(dǎo)通；導(dǎo)通； Y Y譯碼線為高譯碼線為高, , T7, T7, T8T8導(dǎo)通導(dǎo)通; ; 數(shù)據(jù)信號(hào)從兩邊數(shù)

21、據(jù)信號(hào)從兩邊I/OI/O輸入輸入, , 使使T1,T2T1,T2分別導(dǎo)通或截止；分別導(dǎo)通或截止； X, YX, Y譯碼信號(hào)消失譯碼信號(hào)消失, , 存儲(chǔ)單元狀態(tài)穩(wěn)定存儲(chǔ)單元狀態(tài)穩(wěn)定保持。保持。T7, T8T7, T8是公用的，不是公用的，不屬于具體的存儲(chǔ)單元屬于具體的存儲(chǔ)單元30ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地地址址譯譯碼碼線線接接Y地地址址譯譯碼碼線線讀過(guò)程讀過(guò)程 X X譯碼線為高譯碼線為高, , T5, T5, T6T6導(dǎo)通；導(dǎo)通； Y Y譯碼線為高譯碼線為高, , T7, T7, T8T8導(dǎo)通導(dǎo)通; ; 數(shù)據(jù)信號(hào)從數(shù)據(jù)信號(hào)從A, BA,

22、B輸出輸出, , 送至兩邊送至兩邊的的I/OI/O線上，驅(qū)動(dòng)線上，驅(qū)動(dòng)差動(dòng)放大器，判差動(dòng)放大器，判斷信號(hào)值；斷信號(hào)值；4) X, Y4) X, Y譯碼信號(hào)消失譯碼信號(hào)消失, , 存儲(chǔ)存儲(chǔ)單元狀態(tài)保持不變。單元狀態(tài)保持不變。312) 2) 靜態(tài)靜態(tài)RAMRAM存儲(chǔ)芯片存儲(chǔ)芯片Intel2114Intel2114Intel2114Intel2114是一種是一種1 1K K4 4的靜態(tài)存儲(chǔ)芯片，其的靜態(tài)存儲(chǔ)芯片，其最基本的存儲(chǔ)單元是六管存儲(chǔ)電路。最基本的存儲(chǔ)單元是六管存儲(chǔ)電路。1010位地址線，位地址線，4 4位數(shù)據(jù)線。位數(shù)據(jù)線。有有10241024個(gè)個(gè)4 4bitbit的存儲(chǔ)單元。的存儲(chǔ)單元。40

23、964096個(gè)基本存儲(chǔ)個(gè)基本存儲(chǔ)電路，排列形式為電路，排列形式為64646464，存儲(chǔ)單元的排列形式，存儲(chǔ)單元的排列形式是是64641616，6 6根地址線用于行譯碼，根地址線用于行譯碼，4 4根用于列譯根用于列譯碼，即每行中每碼，即每行中每4 4個(gè)基本存儲(chǔ)電路是同一地址，個(gè)基本存儲(chǔ)電路是同一地址，但分別接不同的但分別接不同的I/OI/O線。線。3233CSCS為高電平，封鎖與為高電平，封鎖與門(mén)，使輸入輸出緩沖門(mén)，使輸入輸出緩沖器高阻，數(shù)據(jù)不能進(jìn)器高阻，數(shù)據(jù)不能進(jìn)行讀寫(xiě)操作。行讀寫(xiě)操作。CSCS為低電平，為低電平，WRWR為為高電平，讀控制線高電平，讀控制線有效，數(shù)據(jù)從存儲(chǔ)有效，數(shù)據(jù)從存儲(chǔ)器流

24、向數(shù)據(jù)總線。器流向數(shù)據(jù)總線。讀控制線讀控制線寫(xiě)控制線寫(xiě)控制線34CSCS為低電平，為低電平，WRWR為低電平，寫(xiě)控為低電平，寫(xiě)控制線有效，數(shù)據(jù)制線有效，數(shù)據(jù)從數(shù)據(jù)總線流向從數(shù)據(jù)總線流向存儲(chǔ)器。存儲(chǔ)器。讀控制線讀控制線寫(xiě)控制線寫(xiě)控制線359GND181A62A5A43A3418171615VCCA7A8A95A06A1A27814131211I/O0I/O1I/O2I/O3CSWRIntel 2114Intel 2114引腳圖引腳圖A0A0A9:A9:地址信號(hào)地址信號(hào)輸入，輸入，選通選通10241024個(gè)地址單元個(gè)地址單元。I/OI/O0 0I/OI/O3 3: :數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)雙向，雙向，每

25、每個(gè)地址單元個(gè)地址單元4 4位二進(jìn)制位二進(jìn)制。CS：片選，低電平有效，：片選，低電平有效，有效時(shí)才能對(duì)芯片操作有效時(shí)才能對(duì)芯片操作WR：讀：讀/ /寫(xiě)控制線，寫(xiě)控制線，低電平時(shí)，數(shù)據(jù)由數(shù)據(jù)總低電平時(shí)，數(shù)據(jù)由數(shù)據(jù)總線寫(xiě)入存儲(chǔ)器線寫(xiě)入存儲(chǔ)器；高電平時(shí)，數(shù)據(jù)由存儲(chǔ)器輸高電平時(shí)，數(shù)據(jù)由存儲(chǔ)器輸出至數(shù)據(jù)總線出至數(shù)據(jù)總線。36二、二、 動(dòng)態(tài)動(dòng)態(tài)RAMRAM1) 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元字選線字選線數(shù)據(jù)線數(shù)據(jù)線T1CESDESCD由由T1T1與與C C構(gòu)成，當(dāng)構(gòu)成，當(dāng)C C充有電充有電荷，存儲(chǔ)單元為荷，存儲(chǔ)單元為1 1，反之，反之為為0 0。依靠依靠C C的充放電原理的充放電原理來(lái)保存信息。來(lái)保存信息

26、。寫(xiě)操作寫(xiě)操作：字選線為高，：字選線為高，T1T1導(dǎo)通，數(shù)據(jù)信息通過(guò)數(shù)據(jù)導(dǎo)通，數(shù)據(jù)信息通過(guò)數(shù)據(jù)線進(jìn)入存儲(chǔ)單元；線進(jìn)入存儲(chǔ)單元；讀操作：讀操作：字選線為高，字選線為高，T1T1導(dǎo)通，導(dǎo)通，C C上的電荷輸出到數(shù)上的電荷輸出到數(shù)據(jù)線上。據(jù)線上。分布分布電容電容電容電容C C上的電荷會(huì)泄漏，上的電荷會(huì)泄漏，所以要定時(shí)對(duì)存儲(chǔ)單元進(jìn)所以要定時(shí)對(duì)存儲(chǔ)單元進(jìn)行刷新操作，補(bǔ)充電荷。行刷新操作，補(bǔ)充電荷。372) 2) 動(dòng)態(tài)動(dòng)態(tài)RAMRAM存儲(chǔ)芯片存儲(chǔ)芯片Intel2164AIntel2164AIntel2164AIntel2164A是一種是一種6464K K1 1的動(dòng)態(tài)存儲(chǔ)芯片，其最基的動(dòng)態(tài)存儲(chǔ)芯片，其最基本

27、的存儲(chǔ)單元是單管存儲(chǔ)電路。本的存儲(chǔ)單元是單管存儲(chǔ)電路。8 8位地址線，位地址線，1 1位數(shù)據(jù)線位數(shù)據(jù)線. .存儲(chǔ)單元為存儲(chǔ)單元為646410241024個(gè)，應(yīng)該有個(gè)，應(yīng)該有1616根地址線選擇唯一的根地址線選擇唯一的存儲(chǔ)單元，由于封裝的限制，該芯片只有存儲(chǔ)單元，由于封裝的限制，該芯片只有8 8位地址線引腳，位地址線引腳，所以所以1616位地址信息分兩次進(jìn)行接收位地址信息分兩次進(jìn)行接收，相應(yīng)的分別有，相應(yīng)的分別有行選行選通通和和列選通列選通加以協(xié)調(diào)，在芯片內(nèi)部，加以協(xié)調(diào)，在芯片內(nèi)部，還有還有8 8位地址鎖存器位地址鎖存器對(duì)一次輸入的對(duì)一次輸入的8 8位地址進(jìn)行保存位地址進(jìn)行保存。由于有由于有8

28、8位行地址選擇線，位行地址選擇線，8 8位列地址選擇線，所以位列地址選擇線，所以存儲(chǔ)體為存儲(chǔ)體為256256256256，分成，分成4 4個(gè)個(gè)128128128128的存儲(chǔ)陣列。每存的存儲(chǔ)陣列。每存儲(chǔ)陣列內(nèi)的存儲(chǔ)單元用儲(chǔ)陣列內(nèi)的存儲(chǔ)單元用7 7位行列地址唯一選擇，再用剩下位行列地址唯一選擇，再用剩下的的1 1位行列地址控制位行列地址控制I/OI/O口進(jìn)行口進(jìn)行4 4選選1 1。38存儲(chǔ)體：存儲(chǔ)體：6464K K1 1的存儲(chǔ)體由的存儲(chǔ)體由4 4個(gè)個(gè)128128128128的存儲(chǔ)的存儲(chǔ)陣列組成。陣列組成。2 216164 42 27 72 27 739地址鎖存器：地址鎖存器：Intel2164In

29、tel2164采用雙譯碼，故其采用雙譯碼，故其1616位地址信息位地址信息要分兩次輸入。由于封裝的限制，這要分兩次輸入。由于封裝的限制，這1616位信息必須通過(guò)同位信息必須通過(guò)同一組引腳分兩次接收，因此芯片內(nèi)部有個(gè)能保存一組引腳分兩次接收，因此芯片內(nèi)部有個(gè)能保存8 8位地址位地址信息的地址鎖存器。信息的地址鎖存器。地址鎖存器地址鎖存器40數(shù)據(jù)輸入緩沖器：用以暫存輸入的數(shù)據(jù)。數(shù)據(jù)輸入緩沖器：用以暫存輸入的數(shù)據(jù)。數(shù)據(jù)輸入緩沖器數(shù)據(jù)輸入緩沖器數(shù)據(jù)輸出緩沖器：用以暫存要輸出的數(shù)據(jù)。數(shù)據(jù)輸出緩沖器：用以暫存要輸出的數(shù)據(jù)。數(shù)據(jù)輸出數(shù)據(jù)輸出緩沖器緩沖器41數(shù)據(jù)輸入緩沖器數(shù)據(jù)輸入緩沖器數(shù)據(jù)輸出數(shù)據(jù)輸出緩沖器緩

30、沖器數(shù)據(jù)輸出緩沖器：用以暫存要輸出的數(shù)據(jù)。數(shù)據(jù)輸出緩沖器：用以暫存要輸出的數(shù)據(jù)。寫(xiě)允許時(shí)鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向。寫(xiě)允許時(shí)鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向。421/1281/128行、列譯碼器行、列譯碼器：分別用來(lái)接收：分別用來(lái)接收7 7位的行、列地址，經(jīng)位的行、列地址，經(jīng)譯碼后，從譯碼后，從128128128128個(gè)存儲(chǔ)單元中選擇出一個(gè)確定的存儲(chǔ)個(gè)存儲(chǔ)單元中選擇出一個(gè)確定的存儲(chǔ)單元，以便進(jìn)行讀寫(xiě)操作。單元，以便進(jìn)行讀寫(xiě)操作。4 4個(gè)存儲(chǔ)單元選中后，經(jīng)過(guò)個(gè)存儲(chǔ)單元選中后，經(jīng)過(guò)1 1位位行列地址譯碼，通過(guò)行列地址譯碼，通過(guò)I/OI/O門(mén)選擇門(mén)選擇1 1位輸入輸出位輸入輸出。由列選

31、通由列選通控制輸出控制輸出43行、列時(shí)鐘緩沖器行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)：用以協(xié)調(diào)行、列地址的選通信號(hào)128128讀出放大器讀出放大器：與：與4 4個(gè)個(gè)128128128128存儲(chǔ)陣列相對(duì)應(yīng)，接收存儲(chǔ)陣列相對(duì)應(yīng)，接收行行地址選通的地址選通的4 4128128個(gè)存儲(chǔ)單元的信息個(gè)存儲(chǔ)單元的信息，經(jīng)放大，經(jīng)放大( (刷新刷新) )后，后，再寫(xiě)回原存儲(chǔ)單元。再寫(xiě)回原存儲(chǔ)單元。44Intel2164AIntel2164A的外部結(jié)構(gòu)的外部結(jié)構(gòu)1N/C2DIN3416151413CSSDOUTA65A06A2A1781211109A3A4A5A7WRRASV VD DD DCASA0A0

32、A7:A7:地址信號(hào)地址信號(hào)輸入，輸入，分時(shí)分時(shí)接收接收CPUCPU選送的行、列地址選送的行、列地址。D DIN IN : : 數(shù)據(jù)輸入引腳數(shù)據(jù)輸入引腳D DOUTOUT: :數(shù)據(jù)輸出引腳數(shù)據(jù)輸出引腳RAS：行地址選通行地址選通，低電平有效，有效時(shí)表明芯片當(dāng)，低電平有效，有效時(shí)表明芯片當(dāng)前接收的是行地址。前接收的是行地址。: :讀讀/ /寫(xiě)控制線寫(xiě)控制線, ,低電平時(shí)低電平時(shí), ,寫(xiě)操作寫(xiě)操作; ;高電平時(shí)高電平時(shí), ,讀操作讀操作。WRCAS：列列地址選通，低電平有效，有效時(shí)表明芯片當(dāng)?shù)刂愤x通，低電平有效，有效時(shí)表明芯片當(dāng)前接收的是前接收的是列列地址。地址。此時(shí)，此時(shí)， 應(yīng)保持為低電平應(yīng)保持

33、為低電平RASN/S: N/S: 未用引腳未用引腳45Intel2164AIntel2164A的工作方式和及其時(shí)序關(guān)系：的工作方式和及其時(shí)序關(guān)系：讀操讀操作作tRASRASCAS地地址址行行地地址址列列地地址址tASCtASR有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出tCACtRAC高高阻阻狀狀態(tài)態(tài)WRDOUT行地址領(lǐng)先于行選通先有效，行選通后將行地址鎖存，然行地址領(lǐng)先于行選通先有效，行選通后將行地址鎖存，然后列地址上地址線，列地址選通鎖存。讀寫(xiě)信號(hào)為高電平，后列地址上地址線，列地址選通鎖存。讀寫(xiě)信號(hào)為高電平，控制數(shù)據(jù)從存儲(chǔ)單元輸出到控制數(shù)據(jù)從存儲(chǔ)單元輸出到D DOUTOUT。行鎖存行鎖存列鎖存列鎖存46寫(xiě)操作

34、：寫(xiě)操作：tRASRASCAS地地址址行行地地址址列列地地址址tASCtASR有有效效數(shù)數(shù)據(jù)據(jù)輸輸入入tWCStDH高高阻阻狀狀態(tài)態(tài)WRDINtDSDOUT對(duì)行、列選通信號(hào)要求不變。寫(xiě)信號(hào)先于列選通有效，寫(xiě)對(duì)行、列選通信號(hào)要求不變。寫(xiě)信號(hào)先于列選通有效，寫(xiě)入的數(shù)據(jù)信息必須在列選通有效前送入入的數(shù)據(jù)信息必須在列選通有效前送入D DININ，且在列選通且在列選通有效后，繼續(xù)保持一段時(shí)間，才能保證數(shù)據(jù)能正確寫(xiě)入。有效后，繼續(xù)保持一段時(shí)間，才能保證數(shù)據(jù)能正確寫(xiě)入。行鎖存行鎖存列鎖存列鎖存12347讀改寫(xiě)操作：讀改寫(xiě)操作：在指令中，在指令中，常常需要對(duì)指定單元的內(nèi)容讀出并修常常需要對(duì)指定單元的內(nèi)容讀出并

35、修改后寫(xiě)回到原單元中改后寫(xiě)回到原單元中，這種指令稱為讀改寫(xiě)，這種指令稱為讀改寫(xiě)指令。如：指令。如： AND BX, AX ADD SI, BX為了加快操作速度，在動(dòng)態(tài)存儲(chǔ)器中專門(mén)設(shè)計(jì)了為了加快操作速度，在動(dòng)態(tài)存儲(chǔ)器中專門(mén)設(shè)計(jì)了針對(duì)讀改寫(xiě)指令的時(shí)序，遇到讀改寫(xiě)指針對(duì)讀改寫(xiě)指令的時(shí)序，遇到讀改寫(xiě)指令，存儲(chǔ)器自動(dòng)用該時(shí)序進(jìn)行操作。令，存儲(chǔ)器自動(dòng)用該時(shí)序進(jìn)行操作。48tRASRASCAS地地址址行行地地址址列列地地址址tCRWtASR有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出tCRPtCAC高高阻阻狀狀態(tài)態(tài)WRDIN有有效效tCWDDOUTtOFF類似于讀操作和寫(xiě)操作的結(jié)合，在行選通和列選通類似于讀操作和寫(xiě)操作的結(jié)合，

36、在行選通和列選通同時(shí)有效的情況下，同時(shí)有效的情況下，寫(xiě)信號(hào)高電平，先讀出寫(xiě)信號(hào)高電平，先讀出，在，在CPUCPU內(nèi)修內(nèi)修改后，改后，寫(xiě)信號(hào)變低，再實(shí)現(xiàn)寫(xiě)入寫(xiě)信號(hào)變低，再實(shí)現(xiàn)寫(xiě)入。不是兩個(gè)讀寫(xiě)周期不是兩個(gè)讀寫(xiě)周期。先讀后寫(xiě)先讀后寫(xiě)49刷新操作：刷新操作：由于存儲(chǔ)單元中存儲(chǔ)信息的電容上的電荷會(huì)泄由于存儲(chǔ)單元中存儲(chǔ)信息的電容上的電荷會(huì)泄漏，所以要在一定的時(shí)間內(nèi)漏，所以要在一定的時(shí)間內(nèi)，對(duì)存儲(chǔ)單元進(jìn)行刷對(duì)存儲(chǔ)單元進(jìn)行刷新操作，補(bǔ)充電荷。芯片內(nèi)部有新操作，補(bǔ)充電荷。芯片內(nèi)部有4 4個(gè)個(gè)128128單元的讀單元的讀放大器，在進(jìn)行刷新操作時(shí)，放大器，在進(jìn)行刷新操作時(shí)，芯片只接收從地址芯片只接收從地址總線上發(fā)

37、來(lái)的總線上發(fā)來(lái)的低低7 7位位的行地址，的行地址，1 1次次從從4 4個(gè)個(gè)128128128128的存儲(chǔ)矩陣中各選中一行的存儲(chǔ)矩陣中各選中一行，共，共4 4128128個(gè)單元，分個(gè)單元，分別將其所保存的別將其所保存的信息輸出到信息輸出到4 4個(gè)個(gè)128128單元的讀放大單元的讀放大器中器中，經(jīng)放大后，經(jīng)放大后，再寫(xiě)回原存儲(chǔ)單元再寫(xiě)回原存儲(chǔ)單元，這樣實(shí)現(xiàn)，這樣實(shí)現(xiàn)刷新操作。刷新操作。50128 128存存儲(chǔ)儲(chǔ)矩矩陣陣1/2 (1/128列列譯譯碼碼器器)128 128存存儲(chǔ)儲(chǔ)矩矩陣陣128 讀讀出出放放大大器器1/128行行譯譯碼碼器器1/128行行譯譯碼碼器器128 128存存儲(chǔ)儲(chǔ)矩矩陣陣1/

38、2 (1/128列列譯譯碼碼器器)128 128存存儲(chǔ)儲(chǔ)矩矩陣陣128 讀讀出出放放大大器器8 位位地地 址址鎖鎖存存器器A0A1A2A3A4A5A6A71/4I/O門(mén)門(mén)輸輸出出緩緩沖沖器器Dout行行時(shí)時(shí)鐘鐘緩緩沖沖器器列列時(shí)時(shí)鐘鐘緩緩沖沖器器寫(xiě)寫(xiě)允允許許時(shí)時(shí)鐘鐘緩緩沖沖器器數(shù)數(shù)據(jù)據(jù)輸輸入入緩緩沖沖器器WERASCASDINVDDVSS128 讀讀出出放放大大器器128 讀讀出出放放大大器器由列選通由列選通控制輸出控制輸出低低7位位高高1位位因此，在刷新操作中，因此，在刷新操作中，只有行選通起作用只有行選通起作用，即芯片，即芯片只讀取行地址，只讀取行地址，由于列選通控制輸出緩沖器由于列選通控

39、制輸出緩沖器，所以在刷新，所以在刷新時(shí)，時(shí)，數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線D DOUTOUT上上。51tRASRASCAS地地址址行行地地址址tASR高高阻阻狀狀態(tài)態(tài)DOUT可見(jiàn)，由行選通信號(hào)把刷新地址鎖存進(jìn)行地址可見(jiàn)，由行選通信號(hào)把刷新地址鎖存進(jìn)行地址鎖存器，則選中的鎖存器，則選中的4 4128128個(gè)單元都讀出和重寫(xiě)。個(gè)單元都讀出和重寫(xiě)。列選通信號(hào)在刷新過(guò)程中無(wú)效，所以數(shù)據(jù)不會(huì)輸列選通信號(hào)在刷新過(guò)程中無(wú)效，所以數(shù)據(jù)不會(huì)輸入與輸出。入與輸出。52第三節(jié)第三節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM53掩膜掩膜ROMROM 掩膜掩膜ROMROM所保存的信息取決于制造工藝，所保存的信息取

40、決于制造工藝，一旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。這一旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。這種存儲(chǔ)單元中保存的信息，在電源消失后，也不種存儲(chǔ)單元中保存的信息，在電源消失后，也不會(huì)丟失，將永遠(yuǎn)保存下去。會(huì)丟失，將永遠(yuǎn)保存下去。54字字地地址址譯譯碼碼器器A0A100011011D3D2D1D0VDD字字線線1字字線線2字字線線3字字線線4若地址信號(hào)為若地址信號(hào)為0000，則選中第一條字線，該線輸出為，則選中第一條字線，該線輸出為1 1，若若有有MOSMOS管與其相連，該管與其相連，該MOSMOS管導(dǎo)通管導(dǎo)通，對(duì)應(yīng)的位線就輸出為對(duì)應(yīng)的位線就輸出為0 0，若沒(méi)有管子與其相連，輸出為若沒(méi)有管子與

41、其相連，輸出為1 1，所以，選中字線，所以，選中字線0000后后輸出為輸出為01100110。同理，字線。同理，字線0101輸出為輸出為01010101。55可編程序的可編程序的ROM ：PROM編程由專門(mén)的電路進(jìn)行（接高電平），一旦編程由專門(mén)的電路進(jìn)行（接高電平），一旦寫(xiě)入，只能讀出使用，不能再修改。這個(gè)寫(xiě)入的寫(xiě)入，只能讀出使用，不能再修改。這個(gè)寫(xiě)入的過(guò)程成為固化過(guò)程。過(guò)程成為固化過(guò)程。PROMPROM是將熔絲串聯(lián)在是將熔絲串聯(lián)在ROMROM單單元電路中，編程寫(xiě)入時(shí)，元電路中，編程寫(xiě)入時(shí)，若寫(xiě)入若寫(xiě)入0 0，則使其通過(guò)一個(gè)，則使其通過(guò)一個(gè)大的電流，讓熔絲熔斷開(kāi)大的電流，讓熔絲熔斷開(kāi)路；而寫(xiě)入

42、路；而寫(xiě)入1 1時(shí)，不通過(guò)電時(shí)，不通過(guò)電流，使單元保持不變。流，使單元保持不變。大電流大電流擊穿擊穿56可擦除可編程序的可擦除可編程序的ROM ：EPROMP+P+SiO2浮浮空空多多晶晶硅硅柵柵SDN基基體體首先，柵極浮空，沒(méi)有電荷，首先，柵極浮空，沒(méi)有電荷，沒(méi)有導(dǎo)電通道，漏源級(jí)之間不沒(méi)有導(dǎo)電通道，漏源級(jí)之間不導(dǎo)電，導(dǎo)電，表明存儲(chǔ)單元保存的信表明存儲(chǔ)單元保存的信息為息為“1”“1”。字字線線位位線線如果在漏源級(jí)之間加上如果在漏源級(jí)之間加上+25+25V V的電的電壓，漏源極被瞬間擊穿，電子通壓，漏源極被瞬間擊穿，電子通過(guò)過(guò)SiOSiO2 2絕緣層注入到浮動(dòng)?xùn)?，浮絕緣層注入到浮動(dòng)?xùn)?，浮?dòng)?xùn)艃?nèi)有

43、大量的負(fù)電荷。當(dāng)高電動(dòng)?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高電壓去除后，由于浮動(dòng)?xùn)胖車菈喝コ螅捎诟?dòng)?xùn)胖車荢iOSiO2 2絕緣層，負(fù)電荷無(wú)法泄漏，絕緣層，負(fù)電荷無(wú)法泄漏，在在N N基體內(nèi)感應(yīng)出導(dǎo)電溝道。基體內(nèi)感應(yīng)出導(dǎo)電溝道。57P+P+SiO2浮浮空空多多晶晶硅硅柵柵SDN基基體體導(dǎo)電導(dǎo)電溝道溝道字字線線位位線線表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存儲(chǔ)單元所保存的信息為儲(chǔ)單元所保存的信息為“0”“0”。一。一般情況下，浮動(dòng)?xùn)派系碾姾刹粫?huì)泄般情況下，浮動(dòng)?xùn)派系碾姾刹粫?huì)泄漏，并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)漏，并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)程中，其信息只能讀出而不能改寫(xiě)程中，其信息只能讀出

44、而不能改寫(xiě)如果要清除存儲(chǔ)單元中所保存的信如果要清除存儲(chǔ)單元中所保存的信息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋放掉。用一定波長(zhǎng)的紫外光照射浮放掉。用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)?，?fù)電荷可以獲得足夠的能量動(dòng)?xùn)牛?fù)電荷可以獲得足夠的能量擺脫擺脫SiOSiO2 2的包圍，以光電流的形式的包圍，以光電流的形式釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也就不存在了。就不存在了。導(dǎo)通導(dǎo)通58由這種存儲(chǔ)單元所構(gòu)成的由這種存儲(chǔ)單元所構(gòu)成的ROMROM存儲(chǔ)芯片，在其存儲(chǔ)芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線正是通過(guò)上方有一個(gè)石英玻璃的窗口，紫外線正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部

45、電路而擦除信息的，一這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射般擦除信息需用紫外線照射15152020分鐘。分鐘。59EPROM芯片芯片Intel 2716Intel 2716Intel 2716是一種是一種2 2K K8 8的的EPROMEPROM存儲(chǔ)器芯存儲(chǔ)器芯片，其最基本的存儲(chǔ)單元就是帶有浮動(dòng)?xùn)诺钠渥罨镜拇鎯?chǔ)單元就是帶有浮動(dòng)?xùn)诺腗OSMOS管，有管，有1111條地址線，條地址線，8 8條數(shù)據(jù)線，地址信號(hào)條數(shù)據(jù)線，地址信號(hào)采用雙譯碼的方式來(lái)尋址存儲(chǔ)單元。相應(yīng)的系采用雙譯碼的方式來(lái)尋址存儲(chǔ)單元。相應(yīng)的系列還有：列還有：Intel 2732(4KIntel 2732

46、(4K8), 2764(8K8), 2764(8K8), 8), 27128(16K27128(16K8) , 27512(64K8) , 27512(64K8) 8) 等。等。在微機(jī)系統(tǒng)中，該種類型的芯片是常用芯在微機(jī)系統(tǒng)中，該種類型的芯片是常用芯片，通常用來(lái)做程序存儲(chǔ)器。片，通常用來(lái)做程序存儲(chǔ)器。60Intel 2716的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)OE輸輸出出允允許許片片選選和和編編程程邏邏輯輯y譯譯碼碼x譯譯碼碼輸輸出出緩緩沖沖y門(mén)門(mén)16K Bit存存儲(chǔ)儲(chǔ)矩矩陣陣CEVCC地地VPP數(shù)數(shù)據(jù)據(jù)輸輸出出O0O7地地址址輸輸入入A0A10 x x譯碼器：可以對(duì)譯碼器：可以對(duì)7 7位行地址位行地址進(jìn)行譯

47、碼，共尋址進(jìn)行譯碼，共尋址128128個(gè)單元個(gè)單元y y譯碼器：可以對(duì)譯碼器：可以對(duì)4 4位列地址位列地址進(jìn)行譯碼，共尋址進(jìn)行譯碼，共尋址1616個(gè)單元；個(gè)單元；1616KbitKbit存儲(chǔ)陣列：有存儲(chǔ)陣列：有128128行，行，1616列，列，每個(gè)存儲(chǔ)單元有每個(gè)存儲(chǔ)單元有8 8個(gè)基個(gè)基本存儲(chǔ)單元本存儲(chǔ)單元，各存儲(chǔ)，各存儲(chǔ)1 1位數(shù)據(jù)信息。位數(shù)據(jù)信息。128128128128bitbit存儲(chǔ)陣列存儲(chǔ)陣列2KB存存儲(chǔ)矩陣儲(chǔ)矩陣61輸出允許和片選和編程邏輯：輸出允許和片選和編程邏輯：用以實(shí)現(xiàn)片選和控用以實(shí)現(xiàn)片選和控制信息的讀寫(xiě)；制信息的讀寫(xiě)；數(shù)據(jù)輸出緩沖器：數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖，選

48、中實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖，選中地址的存儲(chǔ)單元中的地址的存儲(chǔ)單元中的8 8位數(shù)據(jù)并行輸出。位數(shù)據(jù)并行輸出。OE輸輸出出允允許許片片選選和和編編程程邏邏輯輯y譯譯碼碼x譯譯碼碼輸輸出出緩緩沖沖y門(mén)門(mén)16K Bit存存儲(chǔ)儲(chǔ)矩矩陣陣CEVCC地地VPP數(shù)數(shù)據(jù)據(jù)輸輸出出O0O7地地址址輸輸入入A0A1062Intel 2716Intel 2716的外部結(jié)構(gòu)的外部結(jié)構(gòu)5A36A210O79O010O1O2111216151413O6O5O4O31A72A6A53424232221VCCA8A9VPPA4A0地地OECEA10A10A0: A0: 地址信號(hào)地址信號(hào)輸入輸入，可尋址，可

49、尋址2 21111=2048(2=2048(2K)K)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元內(nèi)包括單元內(nèi)包括8 8個(gè)個(gè)1 1bitbit基本存儲(chǔ)單元；基本存儲(chǔ)單元；D0D0D7: D7: 雙向雙向數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)輸入輸出輸入輸出，在常規(guī)電壓在常規(guī)電壓(5(5V)V)下只能用作輸出下只能用作輸出，在編程電壓在編程電壓(25(25V)V)和滿足一定的編程和滿足一定的編程條件時(shí)可作為程序代碼的輸入端；條件時(shí)可作為程序代碼的輸入端；CE：片選信號(hào)片選信號(hào)輸入輸入，低電平有效，只有片選端為低電，低電平有效，只有片選端為低電平，才能對(duì)相應(yīng)的芯片進(jìn)行操作；平，才能對(duì)相應(yīng)的芯片進(jìn)行操作；OE：數(shù)據(jù)輸出允

50、許信號(hào)，數(shù)據(jù)輸出允許信號(hào)，輸入輸入，低電平有效，該信號(hào)，低電平有效，該信號(hào)有效時(shí)，開(kāi)啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號(hào)輸出有效時(shí)，開(kāi)啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號(hào)輸出635A36A210O79O010O1O2111216151413O6O5O4O31A72A6A53424232221VCCA8A9VPPA4A0地地OECEVCC: +5VVCC: +5V電源，用于在一般情況下電源，用于在一般情況下的讀的讀( (程序程序) )操作；操作；VPP: +25VVPP: +25V電源，用于電源，用于在專用的裝在專用的裝置上寫(xiě)操作置上寫(xiě)操作，即在大電壓的作用下，即在大電壓的作用下將

51、數(shù)據(jù)固化輸入到存儲(chǔ)單元。速度將數(shù)據(jù)固化輸入到存儲(chǔ)單元。速度較慢。在輸入的過(guò)程中不斷將數(shù)據(jù)較慢。在輸入的過(guò)程中不斷將數(shù)據(jù)讀出進(jìn)行校驗(yàn)。讀出進(jìn)行校驗(yàn)。GND: GND: 地地64Intel 2716Intel 2716的工作方式及操作時(shí)序的工作方式及操作時(shí)序1) 1) 讀方式讀方式這是這是EPROMEPROM的主要工作方式，在讀操作的過(guò)程中，的主要工作方式，在讀操作的過(guò)程中，片選信號(hào)片選信號(hào)和和輸出允許信號(hào)輸出允許信號(hào)要同時(shí)有效。要同時(shí)有效。地地址址地地址址有有效效tOEtACCtCEOECE有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出高高阻阻高高阻阻同時(shí)有效同時(shí)有效同時(shí)有效同時(shí)有效652) 2) 禁止方式禁止方式片

52、選信號(hào)為低電平片選信號(hào)為低電平，數(shù)據(jù)輸出允許信號(hào)為高電平數(shù)據(jù)輸出允許信號(hào)為高電平，禁止該，禁止該芯片輸出，芯片輸出，數(shù)據(jù)線為高阻狀態(tài)數(shù)據(jù)線為高阻狀態(tài)；3) 3) 備用方式備用方式片選信號(hào)為片選信號(hào)為高電平高電平，芯片的功耗降低，芯片的功耗降低，數(shù)據(jù)輸出端高阻數(shù)據(jù)輸出端高阻；4) 4) 寫(xiě)入方式寫(xiě)入方式片選信號(hào)為低電平，片選信號(hào)為低電平，數(shù)據(jù)輸出允許信號(hào)為高電數(shù)據(jù)輸出允許信號(hào)為高電平平，VPPVPP接接2525V V，將將地址碼地址碼及該地址欲固化寫(xiě)入的及該地址欲固化寫(xiě)入的數(shù)據(jù)數(shù)據(jù)分別送到分別送到地址線地址線和和數(shù)據(jù)線數(shù)據(jù)線上，待信號(hào)穩(wěn)定后，上，待信號(hào)穩(wěn)定后，在在片選端輸入一寬度為片選端輸入一寬

53、度為5050msms的正脈沖，即可寫(xiě)入的正脈沖，即可寫(xiě)入一個(gè)存儲(chǔ)單元的信息。一個(gè)存儲(chǔ)單元的信息。665) 5) 校驗(yàn)方式校驗(yàn)方式在編程過(guò)程中，為了檢查編程時(shí)寫(xiě)入的數(shù)據(jù)是在編程過(guò)程中，為了檢查編程時(shí)寫(xiě)入的數(shù)據(jù)是否正確，通常在編程的過(guò)程中包含校驗(yàn)操作。在否正確，通常在編程的過(guò)程中包含校驗(yàn)操作。在一個(gè)字節(jié)的編程完成后，一個(gè)字節(jié)的編程完成后，電源接法不變，但數(shù)據(jù)電源接法不變，但數(shù)據(jù)輸出允許信號(hào)為低電平輸出允許信號(hào)為低電平，則，則同一單元的數(shù)據(jù)就在同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，來(lái)，這樣就可與輸入數(shù)據(jù)相比較，來(lái)校驗(yàn)編程的結(jié)果是否正確。校驗(yàn)編程的結(jié)果是否正確。67電可

54、擦除可編程電可擦除可編程ROM ( Electronic Erasible ROM ( Electronic Erasible Programmable ROM ) EEPROM EProgrammable ROM ) EEPROM E2 2PROMPROMn+n+P基基體體第第一一級(jí)級(jí)多多晶晶硅硅柵柵第第二二級(jí)級(jí)多多晶晶硅硅柵柵+VG+VD原理與原理與EPROMEPROM類似，類似，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，漏源極不導(dǎo)電，數(shù)據(jù)信漏源極不導(dǎo)電，數(shù)據(jù)信息為息為“1”“1”，當(dāng)浮動(dòng)?xùn)艓В?dāng)浮動(dòng)?xùn)艓想姾?，漏源極導(dǎo)通，上電荷，漏源極導(dǎo)通，數(shù)據(jù)信息為數(shù)據(jù)信息為“0”“0”。在第一級(jí)浮

55、動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)旁诘谝患?jí)浮動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)?，?dāng)，當(dāng)V VG G電壓為正，電壓為正，電荷流向第一級(jí)浮動(dòng)?xùn)烹姾闪飨虻谝患?jí)浮動(dòng)?xùn)? (編程編程) )，當(dāng)當(dāng)V VG G電壓為負(fù)，電荷從浮電壓為負(fù)，電荷從浮動(dòng)?xùn)帕飨蚵O動(dòng)?xùn)帕飨蚵O( (擦除擦除) )，這個(gè)過(guò)程要求電流極小，可用普通，這個(gè)過(guò)程要求電流極小，可用普通電源電源(5(5V)V)供給供給V VG G。68EEPROM存儲(chǔ)元等效電路存儲(chǔ)元等效電路第第1浮空柵級(jí)浮空柵級(jí)第第2浮空柵級(jí)浮空柵級(jí)EEPROM的編程和擦除所需電流很小，可用普通電源供的編程和擦除所需電流很小，可用普通電源供電。而且擦除可按字節(jié)進(jìn)行，每個(gè)字節(jié)的擦除和編程時(shí)電

56、。而且擦除可按字節(jié)進(jìn)行，每個(gè)字節(jié)的擦除和編程時(shí)間大約為幾毫秒。間大約為幾毫秒。 EEPROM具有很高的可靠性，擦寫(xiě)具有很高的可靠性，擦寫(xiě)次數(shù)次數(shù)104105以上，數(shù)據(jù)保持期大于以上，數(shù)據(jù)保持期大于10年。年。69閃速存儲(chǔ)器閃速存儲(chǔ)器( (Flash Memory)Flash Memory)閃速存儲(chǔ)器是不用電池供電的、高速耐用的非易失性閃速存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，但價(jià)格較貴。半導(dǎo)體存儲(chǔ)器，但價(jià)格較貴。閃速存儲(chǔ)器具有閃速存儲(chǔ)器具有EEPROMEEPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與擦除和編程，它的讀取時(shí)間與DRAMD

57、RAM相似，而寫(xiě)時(shí)間與磁盤(pán)相似，而寫(xiě)時(shí)間與磁盤(pán)驅(qū)動(dòng)器相當(dāng)。驅(qū)動(dòng)器相當(dāng)。閃速存儲(chǔ)器可代替閃速存儲(chǔ)器可代替EEPROMEEPROM，在某些應(yīng)用場(chǎng)合還可取代在某些應(yīng)用場(chǎng)合還可取代SRAMSRAM，尤其是對(duì)于需要配備電池后援的尤其是對(duì)于需要配備電池后援的SRAMSRAM系統(tǒng)，使用閃系統(tǒng)，使用閃速存儲(chǔ)器后可省去電池。閃速存儲(chǔ)器現(xiàn)已大量用于便攜式速存儲(chǔ)器后可省去電池。閃速存儲(chǔ)器現(xiàn)已大量用于便攜式計(jì)算機(jī)、數(shù)碼相機(jī)、計(jì)算機(jī)、數(shù)碼相機(jī)、MP3MP3播放器等設(shè)備中。播放器等設(shè)備中。70閃速存儲(chǔ)器存儲(chǔ)元等效電路閃速存儲(chǔ)器存儲(chǔ)元等效電路71閃速存儲(chǔ)器與閃速存儲(chǔ)器與EEPROM類似，也是類似，也是由雙層浮空柵由雙層浮空

58、柵MOS管組成。但是第管組成。但是第1層?xùn)沤橘|(zhì)很薄，作為隧道氧化層。寫(xiě)層?xùn)沤橘|(zhì)很薄，作為隧道氧化層。寫(xiě)入方法與入方法與EEPROM相同，在第相同，在第2級(jí)浮級(jí)浮空柵加正電壓，使電子進(jìn)入第空柵加正電壓，使電子進(jìn)入第1級(jí)浮級(jí)浮空柵?？諙拧２脸椒ㄊ窃谠醇?jí)加正電壓，利用第擦除方法是在源級(jí)加正電壓，利用第1級(jí)浮空柵與源級(jí)之級(jí)浮空柵與源級(jí)之間的隧道效應(yīng)，把注入至浮空柵的負(fù)電荷吸引到源級(jí)。由間的隧道效應(yīng)，把注入至浮空柵的負(fù)電荷吸引到源級(jí)。由于利用源級(jí)加正電壓擦除，因此各單元的源級(jí)連在一起，于利用源級(jí)加正電壓擦除，因此各單元的源級(jí)連在一起，這樣，快擦存儲(chǔ)器不能按字節(jié)擦除，而是全片或分塊擦除。這樣，快擦存儲(chǔ)器

59、不能按字節(jié)擦除，而是全片或分塊擦除。按照擦除和使用方式，閃速存儲(chǔ)器目前主要有整體擦除、按照擦除和使用方式，閃速存儲(chǔ)器目前主要有整體擦除、對(duì)稱型塊結(jié)構(gòu)和帶自舉閃速存儲(chǔ)器三類。對(duì)稱型塊結(jié)構(gòu)和帶自舉閃速存儲(chǔ)器三類。72第四節(jié)第四節(jié) 存儲(chǔ)器芯片擴(kuò)展及其存儲(chǔ)器芯片擴(kuò)展及其與與CPUCPU的連接的連接73存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPUCPU的連接的連接CPUCPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總線給出存儲(chǔ)器的存儲(chǔ)單元的地址信號(hào)，再由線給出存儲(chǔ)器的存儲(chǔ)單元的地址信號(hào)，再由CPUCPU發(fā)發(fā)出相應(yīng)的讀寫(xiě)信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行出相應(yīng)的讀寫(xiě)信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)

60、行信息交流，因此，連接有三部分：信息交流，因此，連接有三部分： 地址線的連接；地址線的連接； 數(shù)據(jù)線的連接；數(shù)據(jù)線的連接； 控制線的連接。控制線的連接。74在連接中考慮的問(wèn)題：在連接中考慮的問(wèn)題：1) 1) CPUCPU總線的負(fù)載能力總線的負(fù)載能力一般輸出線的直流負(fù)載能力為帶一個(gè)一般輸出線的直流負(fù)載能力為帶一個(gè)TTLTTL負(fù)載，負(fù)載，故在小型系統(tǒng)中，故在小型系統(tǒng)中，CPUCPU可以直接與存儲(chǔ)器相連，而可以直接與存儲(chǔ)器相連，而在較大的系統(tǒng)中，一般需要連接緩沖器做中介。在較大的系統(tǒng)中，一般需要連接緩沖器做中介。2) 2) CPUCPU的時(shí)序和存儲(chǔ)器的存取速度的配合問(wèn)題的時(shí)序和存儲(chǔ)器的存取速度的配合