[理學(xué)]第10章組合邏輯電路ppt課件

1、1第第1010章章 組合邏輯電路組合邏輯電路根本要求根本要求掌握組合邏輯電路的分析方法與設(shè)計(jì)方法。掌握組合邏輯電路的分析方法與設(shè)計(jì)方法。理解編碼器、分配器、的邏輯功能，掌理解編碼器、分配器、的邏輯功能，掌握譯碼器、選擇器集成芯片的應(yīng)用。握譯碼器、選擇器集成芯片的應(yīng)用。根本內(nèi)容根本內(nèi)容組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)編碼器與譯碼器編碼器與譯碼器數(shù)據(jù)分配器與數(shù)據(jù)選擇器數(shù)據(jù)分配器與數(shù)據(jù)選擇器加法器加法器 210.1 10.1 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與先前狀態(tài)無

2、關(guān)的邏輯電路稱為組合態(tài)的組合，而與先前狀態(tài)無關(guān)的邏輯電路稱為組合邏輯電路。邏輯電路。組合邏輯電路的特點(diǎn)：組合邏輯電路的特點(diǎn)：輸出與輸入之間沒有反響通路；輸出與輸入之間沒有反響通路；電路中不含記憶元件。電路中不含記憶元件。 3一一 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路的分析是對的邏輯電路用邏輯組合邏輯電路的分析是對的邏輯電路用邏輯代數(shù)的原理加以解析代數(shù)的原理加以解析,以判斷其邏輯功能或提出以判斷其邏輯功能或提出改進(jìn)方案。改進(jìn)方案。分析一般分為以下步驟分析一般分為以下步驟:1從的邏輯電路寫出邏輯表達(dá)式。從的邏輯電路寫出邏輯表達(dá)式。2運(yùn)用邏輯代數(shù)變換和化簡。運(yùn)用邏輯代數(shù)變換和化簡。3列

3、出真值表。列出真值表。4根據(jù)真值表進(jìn)展邏輯分析與改進(jìn)。根據(jù)真值表進(jìn)展邏輯分析與改進(jìn)。下面通過實(shí)例詳細(xì)說明分析過程：下面通過實(shí)例詳細(xì)說明分析過程：4例例1 分析右圖的邏輯電路。分析右圖的邏輯電路。解：解：1列出表達(dá)式列出表達(dá)式2變換或化簡變換或化簡ABCCABCABCAF3真值表真值表 F=A +ABC+C= (A+C)+ABC=A+C+ABC=A+C=ABCABCABCCA ACF000011101111ACF&4改進(jìn)電路改進(jìn)電路ABCAABCABCCABCF& 電路實(shí)現(xiàn)對電路實(shí)現(xiàn)對A、C的或運(yùn)算。的或運(yùn)算。5例例2 分析右圖中的邏輯電路分析右圖中的邏輯電路CACBBAF BC

4、 A0001111001111111ABCF00000011010101111001101111011110真值表真值表ABCABCABCCBACBACBA變換化簡變換化簡F=A +B +C =A( )+B ( ) +C( ) = AB+AC+AB+BC+AC+BCABCCABCBABCA 解解:F=ABCF&ABCAABCC&ABCB6 從真值表可看出，電路的邏輯功能從真值表可看出，電路的邏輯功能為：輸入一樣，輸出為為：輸入一樣，輸出為0；輸入相異，；輸入相異，輸出為輸出為1。 從邏輯表達(dá)式看，化簡后為從邏輯表達(dá)式看，化簡后為最簡與或函數(shù)式，但不是最簡單的與最簡與或函數(shù)式，但

5、不是最簡單的與非邏輯函數(shù)式。非邏輯函數(shù)式。 化簡視實(shí)際情況而定?；喴晫?shí)際情況而定。7二二 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)設(shè)計(jì)的一般步驟如下：設(shè)計(jì)的一般步驟如下：1 1按命題要求列真值表按命題要求列真值表; ;2 2根據(jù)真值表寫出邏輯表達(dá)根據(jù)真值表寫出邏輯表達(dá)式式, ,3 3化簡變換化簡變換畫出邏輯電路。畫出邏輯電路。例例3 3：設(shè)計(jì)一個有三個輸入變量的：設(shè)計(jì)一個有三個輸入變量的奇偶校正電路。輸入量奇偶校正電路。輸入量1 1的個數(shù)為的個數(shù)為奇數(shù)時，輸出為奇數(shù)時，輸出為1 1；輸入量；輸入量1 1的個的個數(shù)為偶數(shù)時，輸出為數(shù)為偶數(shù)時，輸出為0 0。解：解：1 1列真值表列真值表 2 2寫出

6、表達(dá)式寫出表達(dá)式ABCF00000011010101101001101011001111真值表真值表ABCCBACBACBAF83化簡變換化簡變換CBABACABBAF)()(ABBABABAABBAABBAABBA)(CBACBACBAF)(ABC1 1 F4）畫邏輯電路）畫邏輯電路910.2 編碼器與譯碼器編碼器與譯碼器 根本要求根本要求 1理解編碼器和譯碼器器的功能及特點(diǎn)。理解編碼器和譯碼器器的功能及特點(diǎn)。 2理解高、低電平有效的概念，理解輸入優(yōu)理解高、低電平有效的概念，理解輸入優(yōu)先級概念。先級概念。 3學(xué)會利用功能表或真值表分析輸入與輸出學(xué)會利用功能表或真值表分析輸入與輸出的邏輯關(guān)系。

7、的邏輯關(guān)系。 4應(yīng)用應(yīng)用138譯碼器設(shè)計(jì)組合邏輯電路譯碼器設(shè)計(jì)組合邏輯電路10一一 編碼器編碼器定義：定義： 將假設(shè)干個將假設(shè)干個0 0和和1 1按一定規(guī)律編排成特定含義的按一定規(guī)律編排成特定含義的代碼稱為編碼。完成編碼工作的電路稱為編碼代碼稱為編碼。完成編碼工作的電路稱為編碼器。器。特點(diǎn)：特點(diǎn)： 它是一種多輸入多輸出的組合電路。每次編碼它是一種多輸入多輸出的組合電路。每次編碼只允許只允許一個輸入端有效一個輸入端有效, ,分高、低電平有效分高、低電平有效。當(dāng)有輸入效信號時，輸出端為對應(yīng)的當(dāng)有輸入效信號時，輸出端為對應(yīng)的二進(jìn)制代二進(jìn)制代碼碼。輸出編碼與有效輸入編號對應(yīng)稱為。輸出編碼與有效輸入編號

8、對應(yīng)稱為輸出高輸出高電平有效電平有效, ,輸出編碼的反碼與有效輸入編號對輸出編碼的反碼與有效輸入編號對應(yīng)稱為應(yīng)稱為輸出低電平有效輸出低電平有效. . 111. 鍵控編碼器鍵控編碼器8線線-3線二進(jìn)制編碼器線二進(jìn)制編碼器1邏輯電路邏輯電路2邏輯表達(dá)式邏輯表達(dá)式75317531IIIIIIIIA7632IIIIB 7654IIIIC 輸出高電位有效輸出高電位有效AB0S1S2S3S4S5S6S7S0I0I1I1I2I2I3I3I4I4I5I5I7I7I6I6I&R 881 SC輸輸入入低低電電位位有有效效I1=00 0 1+5V123 功能表功能表真真值表值表4 輸出標(biāo)志輸出標(biāo)志S 當(dāng)當(dāng)S

9、=1，表示有鍵按下，輸，表示有鍵按下，輸出編碼。出編碼。S=0時，輸出非編時，輸出非編碼。碼。111101111111101110111111110111011111100111101111111011110111101011111011110011111101100011111110000011111111SABC0I1I2I3I4I5I6I7I輸輸 入入輸出輸出 由由真值表也可分析出上述真值表也可分析出上述邏輯表達(dá)式和工作原理。邏輯表達(dá)式和工作原理。S75317531IIIIIIIIA7632IIIIB 7654IIIIC 132. 優(yōu)先編碼器優(yōu)先編碼器CT741481功能表功能表 輸輸

10、入入輸輸 出出EII0I1I2I3I4I5I6I7A2A1A0GSEO11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101142工作原理：工作原理：45672IIIIA輸入信號輸入信號 I0I7，低電平有效，優(yōu)先權(quán)，低電平有效，優(yōu)先權(quán)I7I0 遞減遞減 。輸出低電平有效，當(dāng)兩個以上的輸入信號同時產(chǎn)輸出低電平有效，當(dāng)兩個以上的輸入信號同時產(chǎn)生時，芯片只對優(yōu)先權(quán)高的輸入信號編碼，優(yōu)先生時，芯片只對優(yōu)先權(quán)高的輸入信號編碼，優(yōu)先權(quán)低的信號被屏蔽。權(quán)

11、低的信號被屏蔽。數(shù)據(jù)信號邏輯關(guān)系數(shù)據(jù)信號邏輯關(guān)系12463465670IIIIIIIIIIA245345671IIIIIIIIA15 EI稱為輸入使能信號或片選信號稱為輸入使能信號或片選信號,低電平有效，低電平有效，EI =0,允許編碼；允許編碼； EI =1，制止編碼。，制止編碼。 EO為輸出使能信號，用于多個編碼器為輸出使能信號，用于多個編碼器的優(yōu)先級連接，與低一級編碼器的的優(yōu)先級連接，與低一級編碼器的EI端相連。當(dāng)端相連。當(dāng)I0I7 全全1時，即沒有輸入有效信號，那么時，即沒有輸入有效信號，那么 EO =0，允許低一級編碼器編碼，允許低一級編碼器編碼， 否那么，否那么，EO =1 ，制止

12、，制止編碼。編碼。 S為控制輸出標(biāo)志為控制輸出標(biāo)志,與前面的作用一樣。與前面的作用一樣。控制信號功能控制信號功能 EI 、 EO 、S：16 完好的邏輯關(guān)系式完好的邏輯關(guān)系式00012345670123456701246346567024534567145672)()()(EEEEIIIIIIIIEESIIIIIIIIEEIIIIIIIIIIEAIIIIIIIIEAIIIIEAIIIIIIII173邏輯電路邏輯電路&11111111111110ES0A1A2A0I1I2I3I4I5I6I7I1E1118二二. 譯碼器譯碼器 譯碼器是編碼的逆過程，也就是將輸入信號的譯碼器是編碼的逆過程，

13、也就是將輸入信號的原意翻譯出來。完成此任務(wù)的組合邏輯電路稱原意翻譯出來。完成此任務(wù)的組合邏輯電路稱為編碼器。為編碼器。 譯碼器的輸入信號是譯碼器的輸入信號是二進(jìn)制代碼二進(jìn)制代碼，而輸出信號，而輸出信號通常有兩種情況通常有兩種情況.一種是一種是一路控制信號一路控制信號,稱單項(xiàng)稱單項(xiàng)選擇通譯碼器選擇通譯碼器,另一種是另一種是多路控制信號多路控制信號,稱為代稱為代碼變換器或多項(xiàng)選擇通譯碼器碼變換器或多項(xiàng)選擇通譯碼器,下面分別如下介下面分別如下介紹。紹。 191. 1. 唯一地址譯碼器唯一地址譯碼器 74138型二進(jìn)制集成譯碼器型二進(jìn)制集成譯碼器功能表功能表輸輸 入入輸輸 出出G1G 2AG 2BCB

14、AY0Y1Y2Y3Y4Y5Y6Y71111111111111111110111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110201. 數(shù)據(jù)信號：輸入數(shù)據(jù)信號：輸入二進(jìn)制代碼二進(jìn)制代碼 CBA高電平有效，輸出高電平有效，輸出Y0Y7低電平有效低電平有效 。工作原理：工作原理： 3.譯碼狀態(tài)各輸出的邏輯表達(dá)式譯碼狀態(tài)各輸出的邏輯表達(dá)式:000mABCYABCY11mABCY22mABCY33mBACY44mABC

15、Y55mABCY66mACBY77mCBAY 用處用處:1譯碼器譯碼器能產(chǎn)生能產(chǎn)生3變量函數(shù)的全部最小項(xiàng)，利用這一點(diǎn)可以方變量函數(shù)的全部最小項(xiàng)，利用這一點(diǎn)可以方便地實(shí)現(xiàn)便地實(shí)現(xiàn)3變量邏輯函數(shù)。變量邏輯函數(shù)。 2常用于計(jì)算機(jī)中的地址譯碼。常用于計(jì)算機(jī)中的地址譯碼。2.輸入使能端輸入使能端: G1=1 ，G2A=0, G2B=0 ，同時滿足，同時滿足, 允許譯碼允許譯碼，否那么制止譯碼。，否那么制止譯碼。2174138邏輯電路及圖形符號邏輯電路及圖形符號0Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&22例例1 試用試用138譯碼器實(shí)現(xiàn)邏輯組合譯碼器實(shí)現(xiàn)邏輯組合F=

16、B+C。 解：將原式轉(zhuǎn)化為最小項(xiàng)表達(dá)式解：將原式轉(zhuǎn)化為最小項(xiàng)表達(dá)式CBAACBABCBACABCABC)BB)(AA(C)CC)(AA(BF 765321765321mmmmmmmmmmmm 765321YYYYYYFA2 A1 A0 G2AG2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7&C B A 1232. 數(shù)字顯示譯碼器數(shù)字顯示譯碼器 在電子技術(shù)和計(jì)算機(jī)技術(shù)中在電子技術(shù)和計(jì)算機(jī)技術(shù)中,經(jīng)過數(shù)字處理的信號經(jīng)過數(shù)字處理的信號,常常要送到數(shù)字顯示器件顯示要送到數(shù)字顯示器件顯示,而數(shù)字處理信號是二進(jìn)制而數(shù)字處理信號是二進(jìn)制數(shù)數(shù),顯示信號習(xí)慣用十進(jìn)制數(shù)。顯示信號習(xí)慣用十進(jìn)制數(shù)。

17、 數(shù)字顯示譯碼器的任務(wù)就是將輸入的二進(jìn)制代碼翻數(shù)字顯示譯碼器的任務(wù)就是將輸入的二進(jìn)制代碼翻譯成數(shù)字顯示代碼，并輸出至數(shù)字顯示器顯示。譯成數(shù)字顯示代碼，并輸出至數(shù)字顯示器顯示。 數(shù)字顯示譯碼器包含兩個部分：數(shù)字顯示譯碼器包含兩個部分： 數(shù)字顯示器件工程上用得最多的是即發(fā)光二極管數(shù)字顯示器件工程上用得最多的是即發(fā)光二極管顯示器顯示器LED。 代碼變換器或多項(xiàng)選擇通譯碼器。代碼變換器或多項(xiàng)選擇通譯碼器。 241 LED極管顯示器極管顯示器 由七段發(fā)光二極管組成，有兩種連接方式，即共陽極由七段發(fā)光二極管組成，有兩種連接方式，即共陽極連接和共陰極連接。連接和共陰極連接。 abcdefg 共陰極連接共陰極

18、連接Vcc a b c d e f ga b c d e f g共陽極連接共陽極連接abcdefg 若顯示若顯示 ，對共陽極連接，對共陽極連接，abcdefg=1011011,abcdefg 若顯示若顯示 ，對共陰極連接，對共陰極連接，abcdefg=0000110,252 LED顯示譯碼器顯示譯碼器CT74LS48芯片芯片 1111111111示示顯顯出出輸輸入入輸輸功能功能91100111001x181111110001x170000111110 x161111100110 x151101101010 x141100110010 x131001111100 x121011010100 x1

19、10000111000 x1譯譯碼碼0011111000011000000111010110100000001零零滅滅11111111xxxxx0燈燈試試00000000(輸入輸入)xxxxxx燈燈滅滅形形字字gfedcbaBI/RBOABCDRBILT826功能說明功能說明正常譯碼正常譯碼LT=1，RBI=1，BI=1 輸出高電平有效，顯示器有顯示，譯碼器只能與輸出高電平有效，顯示器有顯示，譯碼器只能與共陰極的共陰極的LED顯示器相配；顯示器相配； 當(dāng)輸入為當(dāng)輸入為0000,0010,0011,0101,0111,1000,1001時，時，輸出輸出a段為高電平段為高電平, 其表達(dá)式為：其表達(dá)

20、式為：ABCDABCDCBADABCDBACDABCDABCDYa 輸入輸入譯碼器譯碼器abcdefgYa Yb Yc Yd Ye Yf Yg D C B A27試燈輸入試燈輸入LT=0 輸出全為高電平輸出全為高電平,顯示器顯示顯示器顯示“8。利用此端可。利用此端可檢查顯示器的好壞。檢查顯示器的好壞。滅燈輸入滅燈輸入BI作輸入作輸入,且且BI=0 輸出全為低電平輸出全為低電平,顯示器無顯示。顯示器無顯示。滅零輸入滅零輸入RBI=0，且輸入，且輸入DCBA=0000 所有輸出均為低電平所有輸出均為低電平,顯示器無顯示顯示器無顯示;假如假如DCBA不全不全為零此時為零此時,顯示器正常顯示。顯示器正

21、常顯示。 滅零輸出滅零輸出RBO 只要顯示器無顯示，只要顯示器無顯示，RBO=0，否那么，否那么RBO=1。 該端主要用于多位顯示時，多個譯碼器的連接，消該端主要用于多位顯示時，多個譯碼器的連接，消去高位去高位0，使數(shù)字顯示符合習(xí)慣。，使數(shù)字顯示符合習(xí)慣。 2810.3 選擇器與分配器選擇器與分配器 在計(jì)算機(jī)系統(tǒng)中，常常需要將數(shù)據(jù)總線上的信在計(jì)算機(jī)系統(tǒng)中，常常需要將數(shù)據(jù)總線上的信號傳送到不同的單元，或?qū)€通道的信號傳送號傳送到不同的單元，或?qū)€通道的信號傳送的數(shù)據(jù)總線上，完成前一功能的電路稱為數(shù)據(jù)的數(shù)據(jù)總線上，完成前一功能的電路稱為數(shù)據(jù)選擇器，完成后一功能的電路稱為數(shù)據(jù)分配器，選擇器，完成后一

22、功能的電路稱為數(shù)據(jù)分配器，根本要求根本要求 1理解數(shù)據(jù)選擇器與數(shù)據(jù)分配器的功能及特理解數(shù)據(jù)選擇器與數(shù)據(jù)分配器的功能及特點(diǎn)。點(diǎn)。 2應(yīng)用應(yīng)用74ls151選擇器芯片設(shè)計(jì)組合邏輯電路選擇器芯片設(shè)計(jì)組合邏輯電路29一一 數(shù)據(jù)分配器數(shù)據(jù)分配器 工作原理工作原理輸出輸出Y0Y1Y2Y3輸入輸入D地址輸入地址輸入A0A1例：例：用用74138 譯碼器實(shí)現(xiàn)八路數(shù)譯碼器實(shí)現(xiàn)八路數(shù)據(jù)分配的功能。據(jù)分配的功能。 00011011地址輸入地址輸入使能端使能端數(shù)數(shù)據(jù)據(jù)輸輸入入D數(shù)據(jù)輸出數(shù)據(jù)輸出當(dāng)當(dāng)G1=1，允許數(shù)據(jù)分配。，允許數(shù)據(jù)分配。假設(shè)將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端假設(shè)將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端Y2=D，地址輸入應(yīng)為地址輸入

23、應(yīng)為CBA=010。此時其余輸出端均為此時其余輸出端均為1 1，ABAGABCGGGY222123074138編碼器作為數(shù)據(jù)分配器的功能表編碼器作為數(shù)據(jù)分配器的功能表輸輸 入入輸輸 出出G1G 2 BG 2 A CBAY0Y1Y2Y3Y4Y5Y6Y7001111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D31二二 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 工作原理工作原理四選一四選一輸入輸入D0D1D2D3輸出輸出Y選擇輸入選擇

24、輸入 A0A100011011 輸出輸出Y Y的表達(dá)式的表達(dá)式30010110210310iiiDmDAADAADAADAAY由此可見：由此可見： 當(dāng)當(dāng)A0A1mi為控制為控制信號，信號，Di為數(shù)據(jù)信號時，為數(shù)據(jù)信號時，輸入輸出邏輯關(guān)系為輸入輸出邏輯關(guān)系為四選四選一一選擇器選擇器 ； 當(dāng)當(dāng)Di 為控制信號，為控制信號， A0A1mi為數(shù)據(jù)信號時，為數(shù)據(jù)信號時，輸入輸出邏輯關(guān)系為輸入輸出邏輯關(guān)系為二變二變量的邏輯函數(shù)。量的邏輯函數(shù)。32 74lS151 集成電路數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器 輸出輸出Y Y的表達(dá)的表達(dá)式式輸輸 入入輸輸 出出使能使能G 選選 擇擇 C B A Y= 100000D

25、00001D10010D20011D30100D40101D50110D60111D7功能表功能表(八選一）八選一） w70iiiDmY邏輯符號邏輯符號D0D1D2D3D4D5D6D774lS151GABCY W332. 74lS151 集成電路數(shù)據(jù)選擇器的應(yīng)用集成電路數(shù)據(jù)選擇器的應(yīng)用 例例1 1：試用：試用74LS151實(shí)現(xiàn)真值表所示邏輯函數(shù)。實(shí)現(xiàn)真值表所示邏輯函數(shù)。 解：解：1根據(jù)真值表寫出最小項(xiàng)表達(dá)式根據(jù)真值表寫出最小項(xiàng)表達(dá)式ABCY000000100100011110011010110111117643mmmmABCCABCBABCAY70iiiDmY2)根據(jù)根據(jù)74LS151選擇器的

26、功能選擇器的功能 將將最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式轉(zhuǎn)換成對應(yīng)的輸出形式轉(zhuǎn)換成對應(yīng)的輸出形式 Y= m3D3+m4D4+m6D6+m7D73將將D3D4D6D7接接1，式中沒有，式中沒有出現(xiàn)的最小項(xiàng)為出現(xiàn)的最小項(xiàng)為m0m1m2m5，其，其對應(yīng)的控制變量對應(yīng)的控制變量D0D1D2D5接接0，由此畫出的邏輯圖。由此畫出的邏輯圖。 CBAY0 0 0 1 1 0 1 10D0D1D2D3D4D5D6D774lS151GABCY W34 10.4 加法器加法器 計(jì)算機(jī)運(yùn)算電路中要用到加法器。常用的加法器計(jì)算機(jī)運(yùn)算電路中要用到加法器。常用的加法器有全加器和半加器兩類。不考慮進(jìn)位的加法器稱為半有全加器和半加器兩類。不考慮進(jìn)位的加法器稱為半加器?？紤]進(jìn)位的加法器稱為全加器。本節(jié)按組合邏加器。考慮進(jìn)位的加法器稱為全加器。本節(jié)按組合邏輯電路設(shè)計(jì)的步驟分別寫出兩種加法器的邏輯表達(dá)式輯電路設(shè)計(jì)的步驟分別寫出兩種加法器的邏輯表達(dá)式及邏輯圖。及邏輯圖。例例1 設(shè)計(jì)一個半加器。設(shè)計(jì)一個半加器。 S C B A 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 01)真值表真值表2)邏輯表達(dá)式邏輯表達(dá)式進(jìn)位進(jìn)位C：