組成原理復(fù)習(xí)題目資料

1、填空題：1. 計(jì)算機(jī)的硬件包括（ 運(yùn)算器 ） 、 （ 存儲(chǔ)器 ） 、 （ 控制器 ） 、 適配器、 輸入輸出設(shè)備。2. 按 IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位S） 、 （ 階碼E） 、 （尾數(shù) M）三個(gè)域組成。3. 計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（cache） 、 （ 主存 ）和（ 外存 ） 。4. 形成指令地址的方式，稱(chēng)為 （ 指令尋址方式） 。 有 （ 順序?qū)ぶ?） 和 （ 跳躍尋址 ）兩種，由指令計(jì)數(shù)器來(lái)跟蹤。5. CPU是計(jì)算機(jī)的中央處理器部件，具有（指令控制 ） 、 （ 操作控制 ） 、時(shí)間控制、（ 數(shù)據(jù)加工 ）的基本功能。6. 為了解決（多個(gè) ）主設(shè)備同時(shí)競(jìng)爭(zhēng)總線（控制權(quán) ）

2、的問(wèn)題，必須具有總線（仲裁部件 ） 。7. 磁表面存儲(chǔ)器由于存儲(chǔ)容量大，（ 位成本低 ） ，在計(jì)算機(jī)系統(tǒng)中作為（輔助 ）大容量存儲(chǔ)器使用，用以存放系統(tǒng)軟件、大型文件、數(shù)據(jù)庫(kù)等大量程序與數(shù)據(jù)信息。（ 2）1. 早期將（ 運(yùn)算器 ）和（ 控制器 ）合在一起稱(chēng)為Cpu（ 中央處理器） 。2. 數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法：原碼表示法，（ 反碼表示法） ， （ 補(bǔ)碼表示法 ） ， （ 移碼表示法） 。3. Cache是一種（ 高速緩沖 ）存儲(chǔ)器，是為了解決CPU和主存之間（速度 ）不匹配而采用的一項(xiàng)重要的（硬件 ）技術(shù)4. 形成操作數(shù)地址的方式，稱(chēng)為（數(shù)據(jù)尋址方式） 。操作數(shù)可放在專(zhuān)用寄存器、（

3、 通用寄存器） 、內(nèi)存和（指令 ）中。5. CPU中至少要有如下六類(lèi)寄存器：（ 指令寄存器） 、 （ 程序計(jì)數(shù)器） 、 （ 地址寄存器 ） 、數(shù)據(jù)緩沖器、通用寄存器、狀態(tài)條件寄存器。6. 接口部件在它動(dòng)態(tài)聯(lián)結(jié)的兩個(gè)功能部件間起著（緩沖器 ）和（ 轉(zhuǎn)換器 ）的作用，以便實(shí)現(xiàn)彼此之間的（信息傳送 ） 。7. 外圍設(shè)備的功能是在計(jì)算機(jī)和（其他機(jī)器 ）之間，以及計(jì)算機(jī)與（用戶(hù) ）之間提供聯(lián)系。（ 3）1. （ 存儲(chǔ) ）程序并按（地址 ）順序執(zhí)行是馮諾依曼型計(jì)算機(jī)的（ 工作原理 ） 。2. 移碼主要用于表示浮點(diǎn)數(shù)的（ 階碼 E） ， 以利于比較兩個(gè)指數(shù)的（ 大小 ） 和 （ 對(duì)階 ）操作。3. 存儲(chǔ)器的

4、技術(shù)指標(biāo)有（存儲(chǔ)容量 ） 、 （ 存取時(shí)間 ） 、 （ 存儲(chǔ)周期 ） 、存儲(chǔ)器帶寬。4. RISC指令系統(tǒng)的最大特點(diǎn)是：（指令條數(shù)少） ；指令長(zhǎng)度固定，指令格式和尋址方式種類(lèi)少；只有取數(shù)/ 存數(shù)指令訪問(wèn)（ 存儲(chǔ)器 ） ， 其余指令的操作均在（ 寄存器 ）之間進(jìn)行5. 互斥的微操作，是指不能（同時(shí) ）或不能在（同一個(gè)節(jié)拍內(nèi)）并行執(zhí)行的微操作?？梢裕ň幋a ） 。6. 當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含： （ 數(shù)據(jù)傳送總線） （由地址線、數(shù)據(jù)線、控制線組成）；（ 仲裁總線） ；中斷和同步總線；（公用線 ） （電源、地線、時(shí)鐘、復(fù)位燈信號(hào)線）。7. 中斷系統(tǒng)是計(jì)算機(jī)實(shí)現(xiàn)中斷功能的（軟硬件 ）總稱(chēng)。一般在C

5、PU中設(shè)置中斷機(jī)構(gòu)，在外設(shè)接口中設(shè)置中斷控制器，在軟件上設(shè)置相應(yīng)的（中斷服務(wù)程序） 。選擇題1. 下面哪一項(xiàng)不是馮.諾依曼型計(jì)算機(jī)的最根本特征。（ B ） 。A、 以運(yùn)算器為中心B、 指令并行執(zhí)行C、 存儲(chǔ)器按地址訪問(wèn)D、數(shù)據(jù)以二進(jìn)制編碼，并采用二進(jìn)制運(yùn)算2. 下列對(duì)高級(jí)語(yǔ)言和低級(jí)語(yǔ)言的表述中，錯(cuò)誤的是（A ） 。A、在超級(jí)計(jì)算機(jī)中，高級(jí)語(yǔ)言的執(zhí)行時(shí)間和低級(jí)語(yǔ)言的執(zhí)行時(shí)間有可能相同B、程序員采用低級(jí)語(yǔ)言編程時(shí)，需要具有硬件的知識(shí) C、匯編語(yǔ)言和機(jī)器語(yǔ)言都屬于低級(jí)語(yǔ)言 D、高級(jí)語(yǔ)言不依賴(lài)計(jì)算機(jī)的硬件和指令系統(tǒng)3. 改善計(jì)算機(jī)性能的重要技術(shù)途徑是（D ） 。A、采用馮.諾依曼體系結(jié)構(gòu)B、擴(kuò)大內(nèi)存容

6、量C、采用并行處理技術(shù)D、提高CPU 的主頻低 7 位為數(shù)據(jù)位）， 已知xD、 1100 1110低 7 位為數(shù)據(jù)位）， 已知xD 、以上答案都不對(duì)4. 假設(shè) x 為 8 位的定點(diǎn)整數(shù)（其中最高位為符號(hào)位，補(bǔ) =0011 0010，則-x 補(bǔ) 等于（ D ） 。A、 0011 0010 B、 1011 0011 C、 1100 11015. 假設(shè) x 為 8 位的定點(diǎn)整數(shù)（其中最高位為符號(hào)位，補(bǔ) =0111 1111，則x 的原碼等于（A ） 。A、 0111 1111 B、 1000 0001C、 0000 00016. 假定某一個(gè)實(shí)數(shù)x=-0100 0101B，在計(jì)算機(jī)內(nèi)部表示為0011

7、1011B，則該數(shù)所用的編碼形式為（D ） 。A、原碼B、反碼C、補(bǔ)碼D、移碼7. 在機(jī)器數(shù)（B ）中，0 的表示形式不是唯一的。A、原碼和補(bǔ)碼B、原碼和反碼C、移碼和補(bǔ)碼D、只有補(bǔ)碼8. 若一個(gè)寄存器的內(nèi)容為FCH，則該內(nèi)容的十進(jìn)制數(shù)為（A ） 。A、 -4B、 252 C、 -252D、 49. 計(jì)算機(jī)系統(tǒng)中運(yùn)用補(bǔ)碼進(jìn)行運(yùn)算的目的是（A ） 。A、簡(jiǎn)化運(yùn)算器的設(shè)計(jì)B、提高運(yùn)算的精度C、原碼計(jì)算無(wú)法實(shí)現(xiàn)減法運(yùn)算D、硬件只能識(shí)別補(bǔ)碼10. 運(yùn)算器可以采用多種總線結(jié)構(gòu)，需要在ALU 的兩個(gè)輸入端加上兩個(gè)緩沖寄存器是（B ） 。A、雙總線結(jié)構(gòu)B、單總線結(jié)構(gòu)C、三總線結(jié)構(gòu)D、以上都正確11. 若采用

8、雙符號(hào)位，則兩個(gè)正數(shù)相加產(chǎn)生溢出時(shí)，其雙符號(hào)位為（C ）A、00B、10C、 01D、 1112. 若采用雙符號(hào)位，則兩個(gè)負(fù)數(shù)相加產(chǎn)生溢出時(shí)，其雙符號(hào)位為（B ） 。A、00B、10C、 01D、 1113. 下列描述錯(cuò)誤的是（B ） 。A、隨機(jī)存儲(chǔ)可隨時(shí)存取信息，斷電后信息丟失B、主存儲(chǔ)器的信息是不可改變的C、 E2PROM 是可電改寫(xiě)的只讀存儲(chǔ)器D、 PROM 制成后只可寫(xiě)入一次。14. 下列尋址方式中，與所執(zhí)行的指令地址有關(guān)的尋址方式是（A ） 。A、相對(duì)尋址B、寄存器尋址C、立即尋址D、直接尋址15. 下列尋址方式中，具有多重存儲(chǔ)器訪問(wèn)的是（A、相對(duì)尋址B、寄存器尋址C、間接尋址D、堆

9、棧尋址16. 下列對(duì)指令系統(tǒng)的描述中，錯(cuò)誤的是（C ） 。A、 CISC的指令系統(tǒng)一般多達(dá)二三百條B、 RISC的指令系統(tǒng)的指令條數(shù)較少C、 RISC 的指令長(zhǎng)度不固定，使用比較靈活D、 RISC的指令系統(tǒng)中僅有取數(shù)和存數(shù)指令訪問(wèn)存儲(chǔ)器，其它指令的操作都在寄存器之間進(jìn)行。17. 下列對(duì)指令系統(tǒng)的描述中，正確的是（C ） 。A、 RISC的指令系統(tǒng)一般多達(dá)二三百條B、 CISC的指令系統(tǒng)的指令條數(shù)較少C、 RISC 的指令長(zhǎng)度固定D、 RISC的指令系統(tǒng)中所有指令都能訪問(wèn)存儲(chǔ)器18. CPU 中的控制器的功能是（A ） 。A、從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號(hào)B、完成算術(shù)邏輯運(yùn)算

10、C、產(chǎn)生時(shí)序信號(hào)D、從主存中取出指令并完成數(shù)據(jù)基本運(yùn)算19. 下列關(guān)于計(jì)算機(jī)系統(tǒng)的概念中，正確的是（C ） 。A、 CPU 只能識(shí)別指令，無(wú)法識(shí)別總線上的數(shù)據(jù)B、運(yùn)算器完成算術(shù)邏輯運(yùn)算，并實(shí)現(xiàn)取指操作C、在執(zhí)行周期中，CPU 根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作D、 CPU 周期是由若干個(gè)指令周期組成。20. 下列關(guān)于計(jì)算機(jī)系統(tǒng)的概念中，錯(cuò)誤的是（C ） 。A、 CPU 能識(shí)別指令和數(shù)據(jù)B、運(yùn)算器完成算術(shù)邏輯運(yùn)算C、在取指周期中，CPU 根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作D、指令周期是由若干個(gè)CPU 周期組成。21. 對(duì)于單處理系統(tǒng)而言，內(nèi)部總線是指（C ） 。A

11、、 CPU 同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線B、 CPU 同 IO 設(shè)備之間相互連接的總線C、 CPU 內(nèi)部連接各寄存器及運(yùn)算器件之間的總線D、 IO 設(shè)備之間互相連接的總線22. 對(duì)于單處理系統(tǒng)而言，系統(tǒng)總線是指（A ） 。A、 CPU 同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線B、 CPU 同 IO 設(shè)備之間相互連接的總線C、 CPU 內(nèi)部連接各寄存器及運(yùn)算器件之間的總線D、 IO 設(shè)備之間互相連接的總線23. 下列對(duì)于總線的描述，正確的是（D ） 。A、 CPU 同其它高速功能部件相連接的總線，稱(chēng)為內(nèi)部總線B、 CPU 同 IO 設(shè)備之間相互連接的總線，稱(chēng)為IO 總線C、 CP

12、U 內(nèi)部連接各寄存器及運(yùn)算器件之間的總線，稱(chēng)為外部總線D、 IO 設(shè)備之間互相連接的總線，稱(chēng)為IO 總線24. 關(guān)于總線的內(nèi)部結(jié)構(gòu)的描述中，錯(cuò)誤的是（C ） 。A、在早期總線結(jié)構(gòu)中，CPU 是總線上唯一的主控者B、當(dāng)代總線結(jié)構(gòu)是一些標(biāo)準(zhǔn)總線，它與結(jié)構(gòu)、CPU 無(wú)關(guān)C、當(dāng)代總結(jié)結(jié)構(gòu)中，系統(tǒng)不允許存在多個(gè)處理器模塊D、當(dāng)代總結(jié)結(jié)構(gòu)中，總線控制器的作用是完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁25. 按照數(shù)據(jù)傳送的格式不同，總線可以分為是（B ） 。A、數(shù)字總線和模擬總線B、串行總線和并行總線C、同步總線和異步總線D、內(nèi)部總線和IO 總線26. 在集中式仲裁方式中，（ A ）對(duì)硬件電路故障最敏感，如果第i

13、 個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i 個(gè)以后的設(shè)備都不能工作。A、鏈?zhǔn)讲樵?xún)方式B、計(jì)數(shù)器定時(shí)查詢(xún)方式C、獨(dú)立請(qǐng)求方式D、鏈?zhǔn)讲樵?xún)方式和計(jì)數(shù)定時(shí)查詢(xún)方式27. 在集中式仲裁方式中，（ A ）優(yōu)先級(jí)是固定不變的。A、鏈?zhǔn)讲樵?xún)方式B、計(jì)數(shù)器定時(shí)查詢(xún)方式C、獨(dú)立請(qǐng)求方式D、鏈?zhǔn)讲樵?xún)方式和計(jì)數(shù)定時(shí)查詢(xún)方式28. 在集中式仲裁方式中，（ C ）的總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先級(jí)次序首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)。A、鏈?zhǔn)讲樵?xún)方式B、計(jì)數(shù)器定時(shí)查詢(xún)方式C、獨(dú)立請(qǐng)求方式D、鏈?zhǔn)讲樵?xún)方式和計(jì)數(shù)定時(shí)查詢(xún)方式29. 在集中式仲裁方式中，（ D ） 的特點(diǎn)之一是總線上設(shè)備的優(yōu)先級(jí)次序是

14、可以改變的。A、鏈?zhǔn)讲樵?xún)方式B、計(jì)數(shù)器定時(shí)查詢(xún)方式C、獨(dú)立請(qǐng)求方式D、獨(dú)立請(qǐng)求方式和計(jì)數(shù)定時(shí)查詢(xún)方式判斷題：1. 模擬計(jì)算機(jī)的特點(diǎn)是數(shù)值用連續(xù)量來(lái)表示。（）2. 運(yùn)算器是數(shù)據(jù)的加工處理部件，但不是CPU的重要組成部分。（）3. 存取時(shí)間、存儲(chǔ)周期、儲(chǔ)存器帶寬三個(gè)概念反應(yīng)了主存的速度指標(biāo)。（）4. 寄存器間接尋址方式中，操作數(shù)在主存單元。（）5. 指令周期是指CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間。（）6. 在集中式總線仲裁中獨(dú)立請(qǐng)求方式響應(yīng)時(shí)間最快。（）7. 發(fā)生中斷請(qǐng)求的條件是一條指令執(zhí)行結(jié)束。（）8. DMA是主存與外設(shè)之間交換數(shù)據(jù)的方式，也可用于主存與主存之間的數(shù)據(jù)交換。 （）9

15、. ROM既可以讀也可以寫(xiě)。（）10. 邏輯非也稱(chēng)求反。（）11. 運(yùn)算器不是CPU的組成部分。（）12. ALU只可以進(jìn)行加減乘除等算術(shù)運(yùn)算，不可以做邏輯運(yùn)算。（）13. 主存儲(chǔ)器簡(jiǎn)稱(chēng)外存，但它是小容量輔助存儲(chǔ)器。（ ）14. RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在兩個(gè)主存單元。（）15. CPU中跟蹤指令后續(xù)地址的寄存器是程序計(jì)數(shù)器。（）16. 從信息流的傳輸速度來(lái)看，多總線系統(tǒng)工作效率最低。（）17. CPU響應(yīng)中斷時(shí)，暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序。（）18. 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用堆棧。（）19. 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是按地址

16、訪問(wèn)并順序執(zhí)行指令。（）20. 浮點(diǎn)數(shù)的取值范圍由階碼的位數(shù)決定，而精度由尾數(shù)的位數(shù)決定。（）21. Cache和虛擬存儲(chǔ)器的存儲(chǔ)管理策略都利用了程序的局部性原理。（）22. 每一個(gè)基本操作就叫做一條指令，而解算某一問(wèn)題的一串指令序列，叫做該問(wèn)題的計(jì)算程序，簡(jiǎn)稱(chēng)程序。（）23. 流水線中造成控制相關(guān)的原因是條件轉(zhuǎn)移指令而引起。（）24. 集中式總線控制中，定時(shí)查詢(xún)方式的響應(yīng)速度最快。（）25. 在當(dāng)今的計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器是數(shù)據(jù)傳送的中心，但訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU 或I/O 發(fā)出的。（ ）26. DMA方式是指：由DMA控制器執(zhí)行I/O 程序，以實(shí)現(xiàn)外圍設(shè)備與主存之間的數(shù)據(jù)直傳。（）27.

17、 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用間接尋址方式。（）計(jì)算題：1 已知： x=+126 ， y=-120 ，設(shè)機(jī)器字長(zhǎng)為8bit，求：x原 ， x反 ， x補(bǔ) ；y原 ， y反 ， y補(bǔ) ；x補(bǔ) +y補(bǔ) =? 由求得x+y=?解：x原 =01111110 ， x反 =01111110 ，x補(bǔ) =01111110 ；（ 各 2 分） y 原 =11111000 ， y 反 =10000111 ， y 補(bǔ) =10001000； （各 2 分） x 補(bǔ) +y 補(bǔ) =01111110+10001000=0000011（0 5 分） x+y=+6 （ 3

18、 分）2 x=0.1101*2 10 y=-0.1010*2 11，尾數(shù)和階符都采用補(bǔ)碼表示，都采用雙符號(hào)位表示法。求x+y解：x 浮 =0010， 00.1101y 浮 =0011， 11.0110（ 4分）階差 =1111即為 -1Mx應(yīng)當(dāng)右移1 位， x 浮 =0011， 00.0110（ 1）（ 3分）尾數(shù)和為11.1100（ 1）（ 3分）左規(guī) 11.0010（ 0） ，階碼減2 為 0001（ 3分）舍入（就近舍入）11.0010（ 3分）x+y=-0.1110*2 01（ 4分）設(shè)計(jì)題1. 下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，說(shuō)明各功能部件的名稱(chēng)。設(shè)數(shù)存D-Cache 存儲(chǔ)容量為2M64 位，指存I-Cache 存儲(chǔ)容量為1M32 位，SUBR2,R0 指令完成（R0）-（R2） R 0的功能操作，畫(huà)出其指令周期流程圖，假設(shè)該指令的地址已放入PC 中。并在流程圖每一個(gè)CPU 周期右邊列出相應(yīng)的微操作控制 信號(hào)序列。2