數(shù)字電路實驗3計數(shù)器

1、實驗八 計數(shù)器一、實驗?zāi)康? 熟悉由集成觸發(fā)器構(gòu)成的計數(shù)器電路及其工作原理。2 熟悉掌握常用中規(guī)模集成電路計數(shù)器及其應(yīng)用方法。二、實驗原理和電路所謂計數(shù)，就是統(tǒng)計脈沖的個數(shù)，計數(shù)器就是實現(xiàn)“計數(shù)”操作的時序邏輯電路。計數(shù)器的應(yīng)用十分廣泛，不僅用來計數(shù)，也可用作分頻、定時等。計數(shù)器種類繁多。根據(jù)計數(shù)體制的不同，計數(shù)器可分成二進制（即2”進制）計數(shù)器和非二進制計數(shù)器兩大類。在非二進制計數(shù)器中，最常用的是十進制計數(shù)器，其它的一般稱為任意進制計數(shù)器。根據(jù)計數(shù)器的增減趨勢不同，計數(shù)器可分為加法計數(shù)器隨著計數(shù)脈沖的輸入而遞增計數(shù)的；減法計數(shù)器隨著計數(shù)脈沖的輸入而遞減的；可逆計數(shù)器既可遞增，也可遞減的。根據(jù)

2、計數(shù)脈沖引入方式不同，計數(shù)器又可分為同步計數(shù)器計數(shù)脈沖直接加到所有觸發(fā)器的時鐘脈沖（CP）輸入端；異步計數(shù)器計數(shù)脈沖不是直接加到所有觸發(fā)器的時鐘脈沖（CP）輸入端。1.異步二進制加法計數(shù)器異步二進制加法計數(shù)器是比較簡單的。圖1.8.1(a)是由4個JK（選用雙JK74LS112）觸發(fā)器構(gòu)成的4位二進制（十六進制）異步加法計數(shù)器，圖1.8.1(b)和（c）分別為其狀態(tài)圖和波形圖。對于所得狀態(tài)圖和波形圖可以這樣理解：觸發(fā)器FFO（最低位）在每個計數(shù)沿（CP）的下降沿（1 0）翻轉(zhuǎn)，觸發(fā)器FF1的CP端接FF0的Q0端，因而當(dāng)FFO（QO）由1 0時，F(xiàn)F1翻轉(zhuǎn)。類似地，當(dāng)FF1（Q1）由10時，F(xiàn)

3、F2翻轉(zhuǎn)，F(xiàn)F2（Q2）由10時，F(xiàn)F3翻轉(zhuǎn)。 4位二進制異步加法計數(shù)器從起始態(tài)0000到1111共十六個狀態(tài)，因此，它是十六進制加法計數(shù)器，也稱模16加法計數(shù)器（模M=16）。從波形圖可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。所以Q0 、Q1、Q2、Q3分別實現(xiàn)了二、四、八、十六分頻，這就是計數(shù)器的分頻作用。2.異步二進制減法計數(shù)器異步二進制減法計數(shù)器原理同加法計數(shù)器，只要在圖1.8.1（a）所示加法計數(shù)器邏輯電路中將低位觸發(fā)器Q端接高位觸發(fā)器CP端換成低位觸發(fā)器Q

4、端接高位觸發(fā)器CP端即可。圖1.8.2為異步二進制減法計數(shù)器。如果有D觸發(fā)器，則可把D觸發(fā)器光轉(zhuǎn)換成T觸發(fā)器，然后根據(jù)74LS74 D觸發(fā)器是上升沿觸發(fā)，畫出邏輯電路圖。用74LS74構(gòu)成的4位二進制計數(shù)器邏輯電路如圖1.8.3所示，3.其它進制計數(shù)器在很多實際應(yīng)用中，往往需要不同的計數(shù)進制滿足各種不同的要求。如電子鐘里需要六十進制、二十四進制，日常生活中的十進制，等等。在圖1.8.3中虛線所示，我們只要把Q3和Q1通過與非門接到FF0、FF1、FF2、FF3四個觸發(fā)器的清零端 ，即可實現(xiàn)從十六進制轉(zhuǎn)換為十進制計數(shù)器。如要實現(xiàn)十四進制計數(shù)器，可以把Q3、 Q2 、Q1 相“與非”后，接觸發(fā)器F

5、F3FF0的清零端 。同理可實現(xiàn)其它進制的異步計數(shù)器?！?421碼”十進制計數(shù)器是常用的，圖1.8.4為下降沿觸發(fā)的JK觸發(fā)器構(gòu)成的異步十進制計數(shù)器（8421碼）。要組成100進制（8421碼）計數(shù)器可以把兩個8421計數(shù)器級聯(lián)起來即可實現(xiàn)。4.集成計數(shù)器在實際工程應(yīng)用中，我們一般很少使用小規(guī)模的觸發(fā)器去拼接而成各種計數(shù)器，而是直接選用集成計數(shù)器產(chǎn)品。例如74LS161是具有異步清零功能的可預(yù)置數(shù)4位二進制同步計數(shù)器。74LS193是具有帶清除雙時鐘功能的可預(yù)置數(shù)4位二進制同步可逆計數(shù)器。圖1.8.5為74LS161慣用邏輯符號和外引腳排列圖。表1.8.1為74LS161的功能表。由表1.8.

6、1可知，74LS161具有下列功能： =0，不管其它輸入端為何狀態(tài)，輸出均為0。 =1，=0，在CP上升沿時，將d0d3置入Q0Q3中。 = =1，若CTT=CTP=1，對CP脈沖實現(xiàn)同步計數(shù)。 = =1，若CTP. =0,計數(shù)器保持。進位CO在平時狀態(tài)為0，僅當(dāng)CTT=1且Q0Q3全為1時，才輸出1（CO= CTT.Q3. Q2. Q1 .Q0）。體現(xiàn)74LS193功能的波形圖如圖1.8.6所示，其主要功能如下： CR=1為清零，不管其它輸入如何，輸出均為0。 CR=0, =0,置數(shù)，將D、C、B、A置入QD、QC、QB、QA中。 CR=0，=1，在CPD=1，CPU有上升沿脈沖輸入時,實現(xiàn)

7、同步二進制加法計數(shù)。在CPU=1，CPD 有上升沿脈沖輸入時，實現(xiàn)同步二進制減法計數(shù)。 在計數(shù)狀態(tài)下（CR=0，=1時，CPD=1時）CPU輸入脈沖，進行加法計數(shù)，僅當(dāng)計數(shù)到QDQA全1時，且CPU為低電平時，進位輸出為低電平；減法計數(shù)時（CPU=1，CPD為脈沖輸入，CR=0，=1），僅當(dāng)QDQA全0時，且CPD為低電平時，借位 輸出為低電平。三、實驗內(nèi)容及步驟1 異步二進制加法計數(shù)器a. 在實驗箱中選四個JK觸發(fā)器，（也可自行插入二片74LS112雙JK觸發(fā)器）按圖1.8.1(a)接線。74LS112管腳排列如實驗七圖1.7.14所示。b. 其中CP接單次脈沖（或連續(xù)脈沖），R端接實驗箱上

8、的復(fù)位開關(guān)K5。c. 接通實驗系統(tǒng)（箱）電源，先按復(fù)位開關(guān)K5（復(fù)位開關(guān)平時處于1，LED燈亮，按下為0，LED燈滅，再松開開關(guān)，恢復(fù)至原位處于1，LED燈亮），計數(shù)器清零。d. 按動單次脈沖（即輸入CP脈沖），計數(shù)器按二進制工作方式工作。這時 Q3、Q2、Q1、Q0的狀態(tài)應(yīng)和圖1.8.1（b）一致。如不一致，則說明電路有問題或接線有誤，需重新排除錯誤后，再進行實驗論證。2 異步二進制減法計數(shù)器a. 按圖1.8.2（a）接線。實際上，只要把異步二進制加法計數(shù)器的輸出脈沖引線由Q端換成 端，即為異步二進制減法計數(shù)器。b. 輸入單次脈沖CP，觀察輸出Q3、 Q2、 Q1、 Q0的狀態(tài)是否和圖（b）

9、一致。c. 將CP脈沖連線接至接續(xù)脈沖輸出（注意，必須先斷開與單次脈沖連線，再接到連續(xù)脈沖輸出上），調(diào)節(jié)連續(xù)脈沖旋鈕，觀察計數(shù)器的輸出。3 用D觸發(fā)器構(gòu)成計數(shù)器a 按圖1.8.3接線，即為4位二進制（十六進制）異步加法計數(shù)器，驗證方法同上，從本實驗不難發(fā)現(xiàn)，用D觸發(fā)器構(gòu)成的二進制計數(shù)器與JK觸發(fā)器構(gòu)成的二進制計數(shù)器的接線（即電路連接）不一樣，原因是74LS74雙D觸發(fā)器為上升沿觸發(fā)，而74LS112雙JK觸發(fā)器為下降沿觸發(fā)。b 構(gòu)成十進制異步計數(shù)器在圖1.8.3中，將Q3和Q1兩輸出端，接至與非門的輸入端，輸出端接計數(shù)器的四個清零端 。圖中虛線所示（原來接復(fù)位按鈕K5的異線應(yīng)斷開）。按動單次脈

10、沖輸入，就開發(fā)現(xiàn)其邏輯功能為十進制（8421碼）計數(shù)器。若要構(gòu)成十二進制或十四進制計數(shù)器，則只需將Q3、Q2、Q1進行不同組合即可。如圖1.1.8所示分別為十進制、十二進制、十四進制計數(shù)器反饋接線圖。4 集成計數(shù)器74LS161的功能驗證和應(yīng)用a 將74LS161芯片插入實驗箱IC空插座中，按圖1.8.9接線。16腳接電源+5V，8腳接地，D0、D1、D2、D3接四位數(shù)據(jù)開關(guān)，Q0、Q1、Q2、Q3、CO接五只LED發(fā)光二極管，置數(shù)控制端，清零端，分別接邏輯開關(guān)K1、K2，CTP、CTT分別接另二只邏輯開關(guān)K3、K4，CP接單次脈沖。接線完畢，接通電源，進行74LS161功能驗證。清零：撥動邏

11、輯開關(guān)（），則輸出全為，即LED全滅。置數(shù)：設(shè)數(shù)據(jù)開關(guān)D3 D2 D1D01010，再撥動邏輯開關(guān)，（即，），按動單次脈沖（應(yīng)在上升沿時），輸出Q3 Q2 Q1Q01010，即D3D0數(shù)據(jù)并行置入計數(shù)中，若數(shù)據(jù)正確，再設(shè)置D3D0為0111，輸入單次脈沖，觀察輸出正確否（Q3Q00111）。如不正確，則找出原因。保持功能：置K4K2（），K3或K40（即CTP或CTP），則計數(shù)器保持，此時若按動單次脈沖輸入CP，計數(shù)器輸出不變（即狀態(tài)不變）。計數(shù)：置K1K2（），K3K4（CTPCTT=1），則74LS16處于加法計數(shù)器狀態(tài)。這時，可按動單次脈沖輸入CP，LED顯示十六進制計數(shù)狀態(tài)，即從000

12、0001111進行順序計數(shù)，當(dāng)計到計數(shù)器全為1111時，進位輸出LED發(fā)光二極管亮（即CO，COG .Q3.Q2 .Q1.Q0）。將接到單次脈沖的導(dǎo)線切斷，連至連續(xù)脈沖輸出端，這時可看到二進制計數(shù)器連續(xù)翻轉(zhuǎn)的情況b 十進制計數(shù)也可用74LS161方便地實現(xiàn)將Q3和Q4通過與非門反饋后接到端，見圖1.8.10（a）所示利用此法，74LS16可以構(gòu)成小于模16的任意進制計數(shù)器此外，還可利用另一控制端把74LS16設(shè)計成十進制計數(shù)器，如圖1.8.10（b）所示。 同步置數(shù)法，就是利用這一端給一個零信號，使D3 D2 D1D001106這個數(shù)并行置入計數(shù)器中，然后以為基值向上計數(shù)直至15（共十個狀態(tài)）

13、，即0110011110001001101010111100110111101111。所以利用15=1111狀態(tài)CO為的特點，反相后接到，而完成十進制計數(shù)器這一功能同樣道理，也可以從0、1、2等數(shù)值開始，再取中間十個狀態(tài)為計數(shù)狀態(tài)，取最終狀態(tài)的“1”信號相與非后，作為的控制信號，就可完成十進制計數(shù)器。例如若D3D2D1D0=“0000”=0則計到9；D3D2D1D0=“0001”=1則計到10，等等。c 用兩片或三片74LS161完成更多位數(shù)的計數(shù)器，實驗電路見圖1.8.11和圖1.8.12。其中圖1.8.11為兩片74LS161構(gòu)成174進制計數(shù)器的兩種接法。圖1.8.12為三片構(gòu)成4096

14、進制計數(shù)器的兩種接法。按圖1.8.11和圖1.8.12分別進行實驗論證。5 集成計數(shù)器74LS193的功能驗證74LS193計數(shù)器的使用方法和74LS161很相似。圖1.8.13為其實驗接線圖。按圖1.8.13接線，進行74LS193的功能驗證。a清零:74LS193的CR端與74LS161不同,它是“1”信號起作用,即CR=1時,74LS193清零.實驗時,將CR置1,觀察輸出QD、Qc、QB、QA的狀態(tài)，并和邏輯功能；圖1、8、6、比較。b 計算；74LS193可以加、減計數(shù)，在計數(shù)狀態(tài)時，即CR=0，CPD時，CPU輸入脈沖，為加法計數(shù)器；CPU，CPD輸入脈沖，計數(shù)器為減法計數(shù)器。c 置數(shù)：CR，置數(shù)據(jù)并關(guān)為任一二進數(shù)（如0111），撥動邏輯開關(guān)（）則數(shù)據(jù)、已送入中。d 用74LS193也可實現(xiàn)任意進制計數(shù)器，這里不一一實驗了。讀者可以試做一下其它幾個任意進制的計數(shù)器。四、實驗器材1 THDM-1系列數(shù)字電子技術(shù)實驗系統(tǒng) 1臺2 直流穩(wěn)壓電源SG1731 2臺3 集成電路：74LS74，74LS112，74LS193 各2片 74LS161 3片