四人搶答器課程分析方案作業(yè)

1、河南城建學院電子技術基礎課程設計報告搶答器電路設計姓名：李霎鵬學號:091213126專業(yè)班級：0912131指導老師：侯寧/賀偉所在院系：電氣與信息工程學院2018年6月20日目錄摘要 2一、設計任務與要求 31、設計任務 32、設計要求 3二、四人智力競賽搶答器電路原理及設計 42.1 設計方案 42.2 系統框圖42.3 方案比較4三、單元電路設計及元器件選擇53.1 搶答電路53.2 定時電路63.3 復位電路 73.4 報警電路73.5 時序控制電路73.6 譯碼器電路和數碼管顯示電路的設計 93.7 元器件列表103.8 四路搶答器總電路圖 11四、電路仿真及PCBffiH12五、

2、設計過程中的問題和解決辦法優(yōu)點與不足13六、心得體會14參考文獻 15摘要隨著我國經濟和文化事業(yè)的發(fā)展，在很多競爭場合要求有快速公正的競爭裁決，例如證券、股票交易以及各種智力競賽等。在現代社會生活中，智力競賽更是作為一種生動活潑的教育形式和方法能夠引起觀眾極大地興趣。而在競賽中往往分為幾組參加，這是針對主持人提出的問題，各組一般要進行必答和搶答，對必答一般有時間限制，倒是有聲響提示；對于搶答，要判定哪組先按鍵，為了公正，就要有一種邏輯電路搶答器作為裁判員。本文介紹了 一種利用數字電路實現的搶答系統，具有很強的實用性。數字搶答器有主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽組的輸

3、入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。搶答器具有數據鎖存和顯示功能。搶答開始后，若有選手安東強大按鈕，編號立即鎖存，并數碼管上顯示選手的編號，同時揚聲器給出聲音提示；同時封鎖輸入電路，禁止其它選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統清零為止。設計了一個四人搶答器控制電路，該電路具有計時起點與搶答命令同步，計時終點是第一個搶答者的搶答信號到來，超時而無人搶答題目作廢；主持人發(fā)布搶答命令后，第一搶答者按下搶答鍵后，電路應記下第一搶答者的組別，并封鎖其他各組的搶答信號；用揚聲器提示第一搶答者產生；用發(fā)光二極管指指示第一搶答者等特點 功能)。其中，

4、搶答電路用 4D觸發(fā)器74LS175),二 輸入四與非門74LS00,四輸入雙與門74LS21) ,555定時器實現；報警電路用 上拉電阻，發(fā)光二極管和蜂鳴器組合來實現；顯示電路用七段共陽極數碼管和譯 碼 器 74LS47) 來 實 現 ； 時 鐘 電 路 用 555 定 時 器 和 十 進 制 加 減 計 數 器 74LS192)來實現。利用 Multisim 10對設計的電路進行仿真，可以得到設計要求的結果。關鍵詞： 四人搶答器；搶答信號；聲光報警；定時電路一、設計任務與要求1、設計任務設計一臺可供 4 名選手參加比賽的智力競賽搶答器。 用數字顯示搶答倒計時間，由“9”倒計到“0”時，無人

5、搶答，蜂鳴器連續(xù)響1 秒。選手搶答時，數碼顯示選手組號，同時蜂鳴器響 1 秒，倒計時停止。2、設計要求(14名選手編號為： 1 ， 2， 3， 4。各有一個搶答按鈕，按鈕的編號與選手的編號對應，也分別為 1， 2， 3， 4。(2給主持人設置一個控制按鈕，用來控制系統清零搶答顯示數碼管滅燈)和搶答的開始。(3搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，該選手編號立即鎖存，并在搶答顯示器上顯示該編號，同時揚聲器給出 音響提示，封鎖輸入編碼電路，禁止其他選手搶答。搶答選手的編號一直保持 到主持人將系統清零為止。（4搶答器具有定時9秒）搶答的功能。當主持人按下開始按鈕后，定時

6、器開始倒計時，定時顯示器顯示倒計時間，若無人搶答，倒計時結束時，揚聲 器響，音響持續(xù)1秒。參賽選手在設定時間9秒）內搶答有效，搶答成功，揚 聲器響，音響持續(xù)1秒，同時定時器停止倒計時，搶答顯示器上顯示選手的編 號，定時顯示器上顯示剩余搶答時間，并保持到主持人將系統清零為止。（5如果搶答定時已到，卻沒有選手搶答時，本次搶答無效。系統揚聲器 報警 音響持續(xù)1秒），并封鎖輸入編碼電路，禁止選手超時后搶答，時間顯示 器顯示00（6可用石英晶體振蕩器或者 555定時器產生頻率為1Hz的脈沖信號，作 為定時計數器的CP信號。二、四人智力競賽搶答器電路原理及設計2.1、 設計方案搶答器具有鎖存、定時、顯示和

7、報警功能。即當搶答開始后，選手搶答按動按鈕，鎖存器鎖存相應的選手編碼，同時用 LED數碼管把選手的編碼顯示出 來，并且開始搶答時間的倒計時，同時用 LED數碼管把選手的所剩搶答時間顯 示出來。而在選手按鍵搶答以及搶答時間倒計時到時的時候都有報警以提醒主 持人和選手。搶答時間設定9秒，報警響聲持續(xù)1秒。接通電源后，主持人將 開關撥到“清除”狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示 設定時間；主持人將開關置“開始”狀態(tài)，宣布“開始”搶答器工作。定時器 倒計時，揚聲器給出聲響提示。選手在定時時間內搶答時，搶答器完成：優(yōu)先 判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之后，定時器停止、

8、禁 止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作“清 除”和“開始”狀態(tài)開關。2.2、 系統框圖當主持人宣布開始，定時電路開始秒脈沖電路的作用而進行倒記時，并通 過譯碼器在顯示器中顯示。報警電路給出聲音提示。當選手首先按某一開關鍵 時，可通過觸發(fā)鎖存電路被觸發(fā)并鎖存，在輸出端產生相應的開關電平信息， 同時為防止其它開關隨后觸發(fā)而產生紊亂，最先產生的輸出電平變化又反過來 將觸發(fā)電路鎖定。然后在譯碼器中譯碼，將觸發(fā)器輸出的數據轉換為數碼管需 要的邏輯狀態(tài)。最后在顯示電路中顯示出所按鍵選手的號碼。若有多個開關同 時按下時，則在它們之間存在著隨機競爭的問題，結果可能是它們中的任一個

9、 產生有效輸出。如圖1.圖1系統框2.3、 案比較方案1:采用CD451但片作為搶答信號的觸發(fā)、鎖存和譯碼輸出。這樣雖 然比較簡便，但實際在實現鎖存功能時比較繁瑣難實現。方案2:采用D觸發(fā)器和譯碼器來完成搶答部分。雖然元件較多，但在實現鎖存功能時可以簡單的 實現。經過對比兩方案的優(yōu)缺點，決定采用搶答信號鎖存簡單實現的方案2。然后利用軟件Multisim來進行仿真調試，再進行逐步改進。三.單元電路設計及元器件選擇3.1搶答電路電路如圖2所示。該電路完成兩個功能：一是分辨出選手按鍵的先后，并 鎖定74LS175的功能真值表即優(yōu)先搶答者的編號，同時譯碼顯示電路顯示選手 編號；二是要使其他選手隨后的按

10、鍵操作無效。VCC 5VR5 20k074LS175DU3瞋ICwiQ川即川tt-tt 汾窺也皿g 加4 E C D E F G H時值 3 度 mHOFNCK74LS48D借位信號圖2搶答電路其工作原理為：當主持人控制開關處于“清除”時，D觸發(fā)器的清零端為低電平，使D觸發(fā)器被強制清零，輸入的搶答信號無效。當主持人將開關撥到“開始”時，D觸發(fā)器Q非端前一狀態(tài)為高電平，四個 Q非端與在一起為高電 平，再和搶答按鍵信號和借位信號與在一起給D觸發(fā)器的脈沖端，當沒人搶答時，搶答信號為低電平，與門 U11輸出端為低電平給D觸發(fā)器脈沖端，當一有 人搶答時，搶答信號為高電平，并和 U2的輸出信號和借位信號與

11、在一起，使得 U11輸出端為高電平給D觸發(fā)器，于是D觸發(fā)器就有一個上升沿，使得搶答信 號經D觸發(fā)器觸發(fā)鎖存再經過譯碼器 741s48譯碼，把相應的信號顯示在數碼管 上。另外，當選手松開按鍵后，D觸發(fā)器的Q非前一狀態(tài)為低電平，與在一起 后給與門U11,使得U11的輸出端為低電平給D觸發(fā)器，則D觸發(fā)器的脈沖輸入 端恢復原來狀態(tài)，從而使得其他選手按鍵的輸入信號不會被接收。這就保證了 搶答者的優(yōu)先性及搶答電路的準確性。當選手回答完畢，主持人控制開關S是搶答電路復位，以便進行下一輪搶答。3.2 定時電路節(jié)目主持人通過按復位鍵來進行搶答倒計時。如圖3。定時9秒，把74LS192對應的9, 10, 1, 1

12、5四個端子預置為“ 1001”。計數器的時鐘脈沖由秒脈 沖電路555提供。當復位開關按下時，給 741s192 一個低電平，從而開始倒計時，每來一個脈沖信號進行減計數一次。當有選手搶答或借位信號時，就使得 741s192的輸入脈沖變成低電平，從而實現倒計時的停止。再按復位鍵時，再 一次倒計時。畔的借導J55WR卿 F 口 C274LS11D加TED74LS192DAT 而I 獨敢 tm圖3定時電路它基本原理是，由于電容 C的兩端的電壓不能突變，定時器的 2端電壓低 觸發(fā)端為低電平，輸出端3為高電平。電源經過R、R給電容C充電，當電容的 電壓充到電源電壓的2/3時，555內部的MOSt導通，輸出

13、為低電平。接著電 容通過R2和已經導通的MOSt放電，當電容的兩端電壓下降到低于 1/3的電源 電壓時，MOSt截止電容放電停止，此時電源通過 R、R再次向電容充電，如止匕 反復，形成震蕩，從而在3端得到時鐘脈沖源輸出。3.3 復位電路JK邊沿觸發(fā)器。將兩個的輸出端通過異或非門作為輸入，送到 JK觸發(fā)器 的時鐘信號端CLK,因為如果計時器一旦輸出“ 00”，異或非門的輸出剛好為 1,而觸發(fā)器的CLK從0到1,接收到一次上升沿的時鐘信號，因而 JK觸發(fā)器 此時Q輸出為1,再把Q送到兩個芯片的MR端，此時芯片就不再處于計數狀 態(tài)，因而可以做出來到“ 00”停止計時的效果。3.4 報警電路由741s

14、121和蜂鳴器構成的報警電路，但仿真中沒有 741s121 ,因此用功 能相同的MONOSTABLE VIRTUAL簡稱A1）來代替仿真，如圖4所示。其中 A1的脈沖輸入端是由復位信號和 Q非的與信號和借位信號與在一起來提供的。 當其中一個信號為低電平時，使得 A1得到一個下降沿脈沖，從而使 A1的Q端 輸出一個寬度為一秒的高電平，那么蜂鳴器就會響一秒。反之，電路停振，蜂 鳴器不響。vcc-5V復位信號11 U10A UTT 。非的與信號上三二一一1.A1HQ 豳 $TA£L£VCCQet/ctCTtjSONALERT 200 Hz 蜂嗚器74LS11DMONOSTABLE

15、 VIRTUAL借位信號工圖4報警電路3.5 時序控制電路時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：1、主持人將控制開關撥到“開始”位置時，揚聲器發(fā)聲，搶答電路和定時電路 進入正常搶答工作狀態(tài)。R5U11A7-LS11D-5Y1QpF ci74LS11D J：7HLS4SD74LS11D .M- N 口ST自目 L E：VI-Tu|aL圖5搶答與定時時序控制電路2、當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。3、當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路 停止工作。根據上面的功能要求，設計的時序控制電路如圖5所示。圖5中，U2與門741s

16、21作為搶答的控制信號；U12與門741s11和U13與 門741s21的作用是控制時鐘信號 CP的放行與禁止；U11與門741s11的作用是 控制74LS175的輸人脈端，U10的作用是控制741s121的輸入脈沖端。工作原 理是：主持人控制開關從“清除”位置撥到“開始”位置時，74LS175的輸出Q =1, U2輸出為1,借位信號為1,則U12輸出為1,使U13輸出為1,則時鐘 信號CP能夠加到74LS192的時鐘輸入端，定時電路進行遞減計時。同時，在定 時時間未到時，則“定時到信號”為 1, U11和U13的輸出為1,使74LS175和 741s192處于正常工作狀態(tài)，從而實現功能1）的

17、要求。當選手在定時時間內 按動搶答鍵時，Q =0, U2輸出為0,封鎖CP信號，則U12輸出為0,使U13 輸出為0,定時器停止倒計時處于保持工作狀態(tài)；同時,U11的輸出為1使D觸 發(fā)器觸發(fā)而輸出信號，也使 U10輸出為0,給了 741s121 一個上升沿，使74LS121處于工作狀態(tài)給蜂鳴器一個一秒的圖電平，從而實現功能<2）的要求。當定時時間到時，則“定時到信號”為 0, U10輸出為0,有給了 741s121 一個下降沿，使74LS121處于工作狀態(tài)給蜂鳴器一個一秒的高電平，禁止選手 進行搶答。同時，U13輸出為0,封鎖CP信號，使定時電路保持0狀態(tài)不變， 從而實現功能<3）

18、的要求。集成單穩(wěn)觸發(fā)器74LS121用于控制報警電路及發(fā)聲 的時間。3.6 譯碼器電路和數碼管顯示電路的設計搶答部分和倒計時部分的譯碼器均采用741s48芯片，而數碼管則選擇與之相對應的7段共陰數碼管搭配，為避免電流過小，可在譯碼器與數碼管間接上拉電阻以增大電流，上拉電阻選用 1k的9針排阻。譯碼器電路和數碼管顯示電路設計如下編碼電路ItemInputsOutputsRBIDCBAabcdefgLPLH IPHL4.5VGNDGNDGNDINOUT-OUTOUTOUT-4.5VGNDGND4.5VIN-OUT-OUT-4.5VGND4.5V4.5VINOUTOUT-OUTOUTOUTOUT9

19、/ 19INGNDGNDGNDGNDOUTOUTOUTOUTOUTOUT-3.7兀器件列表表1在舁 廳p器件名稱數量備注174LS1751D觸發(fā)器274LS1921同步減法計數器3555定時器1連接成多諧振 蕩與秒時鐘脈 沖474LS211四腳與門574LS111三腳門674LS482譯碼器774LS1211單穩(wěn)態(tài)振蕩器8開關按紐S59揚聲器110BCDt 段 顯示器2共陰極11電容312電阻913二極管610 /193.8四路搶答器總電路圖11 / 19VCCR474LS48D股rU-缸 cALU5U7U974LS43D16 /19OA u>sc<74LS11DA1MONOSTA

20、BLE VIRTLALU7飛）SOMALERT 200 He圖6總電路圖四、電路仿真及PCB®作在各單元電路設計的基礎上，用 Multisim軟件把各單元電路連接起來，畫 出符合軟件要求的系統整體邏輯電路圖。系統整體電路設計完成后，對系統整 體進行仿真，驗證設計的正確性。驗證結果表明完全符合電路的設計要求。即 主持人開關閉合時，開始進行倒計時，當有人搶答時，對應的LED發(fā)光二極管亮，并出現相應的報警。完成總體設計的要求。兩 Ml1、單位采用公制單位mm。2、電源線和地線采用0.6mm,如果從兩個焊盤中間穿過時用 0.4mm .3、信號線采用0.5mm如果從兩個焊盤中間穿過時用 0.4

21、mm4、焊盤的內徑用0.9mm外徑根據需要進彳T修改，一般為 X方向1.6 mm, Y方向2.0mm1或是X方向2.0 mm, Y方向1.6mm5、過孔的大小和焊盤的設置一樣。6、數碼管的封裝采用上下的封裝形式。7、PC噴制作的大小緊湊、美觀。PC以小選用10*15單位CM 實際布線范圍應比所選規(guī)格要?。?。五、設計過程中的問題和解決辦法優(yōu)點與不足1、在設計方案時，遇到了信號不能鎖存的問題。經過查找資料，了解如何 通過D觸發(fā)器的輸出信號來反饋回D觸發(fā)器的脈沖端來進行鎖存。2、在仿真時遇到了 555不能仿真和沒仿真元件741s121的問題。通過翻閱 書本了解555如何準確使用和上網搜索741s12

22、1的代替元件來解決。3、當焊完電路調試時，數碼管沒顯示。于是對照電路圖來逐一檢查，發(fā)現 有些管腳沒接上。例如數碼管的接地端沒接地、 741s192的CLR卻沒接地等 等。優(yōu)點：元器件較少，功能滿足要求不足：1、在設計時，用了 D觸發(fā)器來進行搶答信號的篩選和鎖存，在同時按下 S0和$1時其同時按下的幾率較小，其可精確到微秒甚至納秒級，但情況還是 會存在的）會顯示“ 3”，而按S2時也會顯示“ 3”，所以顯示“ 3”的幾率大 一點，但幾率很小。改良：可改用編碼器和鎖存器來代替 D觸發(fā)器。2、電路跳線較多，使得電路板外觀不好。改良：焊線路前應細心考慮元件的排布和線路的連接。六、心得體會這一課程設計使我們將課堂上的理論知識有了進步的了解，并增強了對數字電子技術這門課程的興趣。了解了更多電子元件的工作原理，如：74LS1