南郵數(shù)電-習(xí)題答案

1、10.1 PLD器件有哪幾種分類方法？按不同的方法劃分PLD器件分別有哪幾種類型?PLD器件通常有兩種分類方法：按集成度分類和按編程方法分類。按集成度分類，PLD器件可分為低密度可編程邏輯器件（LDPLD）和高密度可編程邏輯器件（HDPLD）兩種。具體分類如下：,PROMPLAlLDPLDPALPLDIGALCPLDIHDPLD-jFPGA按編程方法分類，PLD器件可分為一次性編程的可編程邏輯器件、紫外線可擦除的可編程邏輯器件、電可擦除的可編程邏輯器件和采用SRAM結(jié)構(gòu)的可編程邏輯器件四種。10.2 PLA、PAL、GAL和FPGA等主要PLD器件的基本結(jié)構(gòu)是什么？PLA的與陣列、或陣列都可編

2、程；PAL的與陣列可編程、或陣列固定、輸出結(jié)構(gòu)固定；GAL的與陣列可編程、或陣列固定、輸出結(jié)構(gòu)可由用戶編程定義；FPGA由CLB、IR、IOB和SRAM構(gòu)成。邏輯功能塊（CLB）排列成陣列結(jié)構(gòu)，通過(guò)可編程的內(nèi)部互連資源（IR）連接這些邏輯功能塊，從而實(shí)現(xiàn)一定的邏輯功能，分布在芯片四周的可編程I/O模塊（IOB）提供內(nèi)部邏輯電路與芯片外部引出腳之間的編程接口，呈陣列分布的靜態(tài)存儲(chǔ)器（SRAM）存放所有編程數(shù)據(jù)。10.3 PAL器件的輸出與反饋結(jié)構(gòu)有哪幾種？各有什么特點(diǎn)？PAL器件的輸出與反饋結(jié)構(gòu)有以下幾種：（1） 專用輸出結(jié)構(gòu)：輸出端為一個(gè)或門或者或非門或者互補(bǔ)輸出結(jié)構(gòu)。（2） 可編程輸入/輸出

3、結(jié)構(gòu)：輸出端具有輸出三態(tài)緩沖器和輸出反饋的特點(diǎn)。（3） 寄存器輸出結(jié)構(gòu)：輸出端具有輸出三態(tài)緩沖器和D觸發(fā)器，且D觸發(fā)器的Q端又反饋至與陣列。（4） 異或輸出結(jié)構(gòu)：與寄存器輸出結(jié)構(gòu)類似，只是在或陣列的輸出端又增加了異或門。10.4 試分析圖P10.4給出的用PAL16R4構(gòu)成的時(shí)序邏輯電路的邏輯功能。要求寫出電路的激勵(lì)方程、狀態(tài)方程、輸出方程，并畫出電路的狀態(tài)轉(zhuǎn)移圖。工作時(shí)，11腳接低電平。圖中畫“X”的與門表示編程時(shí)沒(méi)有利用，由于未編程時(shí)這些與門的所有輸入端均有熔絲與列線相連，所以它們的輸出恒為0。為簡(jiǎn)化作圖，所有輸入端交叉點(diǎn)上的“X”不再畫，而改用與門符號(hào)里面的“X”代替。（提示：R為同步清

4、0控制端，C為進(jìn)位信號(hào)輸出端）該時(shí)序邏輯電路由4個(gè)D觸發(fā)器和若干門電路構(gòu)成，設(shè)17、16、15、14引腳對(duì)應(yīng)的D觸發(fā)器的輸出分別用q3、q2、Q1、Q0表示，電路的激勵(lì)方程如下:D3=RQ3Q1Q3Q0Q2Q1Q0D2;RQ2Q0Q2Q1Q3Q1Q0Di=RQ1Q0Q3Q2Q)Q3Q2Q0輸出方程為:C=Q3Q2Q1Q0狀態(tài)方程為：丫3=0y=Q2丫1=6丫0=0Q3Q2Q1Q0Q3=D3=RQ3Q1Q3Q0Q2Q1Q0Q2=D2=RQ2Q0Q2Q1Q3Q1Q0Q1=D1=RQ1Q0Q3Q2Q0Q3Q2QLQ0-D0-RQ3Q2Q1Q3Q2Q1Q3Q2Q1Q3Q2Q1電路的狀態(tài)轉(zhuǎn)移圖如下:/丫

5、3丫2丫1丫0C電路的邏輯功能：C為進(jìn)位信號(hào)輸出端,輸出為循環(huán)碼的模16加法計(jì)數(shù)器，R為同步清0控制端，1有效,為0時(shí)，表示計(jì)數(shù)器處于最大值。10.5 GAL和PAL有哪些異同之處？各有哪些突出特點(diǎn)？GAL和PAL相同之處：基本結(jié)構(gòu)都是與陣列可編程，或陣列固定的PLD。相異之處：PAL的輸出結(jié)構(gòu)固定，而GAL的輸出結(jié)構(gòu)可由用戶編程確定；相當(dāng)一部分的PAL器件采用熔斷絲工藝，而GAL器件采用EECMOS工藝。突出特點(diǎn)：用PAL器件設(shè)計(jì)電路時(shí)，不同的應(yīng)用場(chǎng)合，應(yīng)選用不同型號(hào)的PAL器件,且相當(dāng)一部分的PAL器件為一次性編程。同一型號(hào)的GAL器件可應(yīng)用于不同的設(shè)計(jì)場(chǎng)合，且可多次編程。10.6 GAL

6、16V8的OLMC有哪幾種具體配置?在SYN、AC0、AC1(n)(1)(2)(3)(4)(5)SYN=1,SYN=1,SYN=1,SYN=0,SYN=0,AC0=0,AC0=0,AC0=1,AC0=1,AC0=1,的控制下,AC1(n)AC1(n)AC1(n)AC1(n)AC1(n)OLMC可配置成5種不同的工作模式:=1時(shí)，為專用輸入模式；=0時(shí)，為專用組合輸出模式；=1時(shí)，為反饋組合輸出模式；=1時(shí)，為時(shí)序電路中的組合輸出模式；=0時(shí)，為寄存器輸出模式；10.7ispGAL16Z8在結(jié)構(gòu)上與GAL16V8相比有哪些異同之處?ispGAL16Z8除了包含有GAL16V8的結(jié)構(gòu)外，比GAL1

7、6V8增加了4條引線：數(shù)據(jù)時(shí)鐘DCLK,串行數(shù)據(jù)輸入SDI,串行數(shù)據(jù)輸出SDO及方式控制MODE;增加了與編程有關(guān)的附加控制邏輯和移位寄存器。10.8 GAL16V8的電子標(biāo)簽有什么作用？它最多由幾個(gè)字符組成？加密后電子標(biāo)簽還能否讀出？電子標(biāo)簽起到標(biāo)識(shí)作用，可供用戶存放各種備查的信息，如器件的編號(hào)、電路的名稱、編程日期、編程次數(shù)等。電子標(biāo)簽最多可由8個(gè)字節(jié)的任意字符組成。它不受加密位的控制,隨時(shí)都可訪問(wèn)讀出。10.9 GAL16V8用作時(shí)序邏輯設(shè)計(jì)時(shí)，其時(shí)鐘和輸出使能信號(hào)怎樣加入？輸出使能信號(hào)是高電平有效還是低電平有效？GAL16V8用作時(shí)序邏輯設(shè)計(jì)時(shí)，1腳接時(shí)鐘信號(hào)CLK,11腳接輸出使能信

8、號(hào)OE,OE為低電平有效。10.10 GAL16V8每個(gè)輸出最多可有多少個(gè)乘積項(xiàng)？如要求用GAL16V8來(lái)實(shí)現(xiàn)包含9個(gè)乘積項(xiàng)的函數(shù)F=PT1+PT2+PT3+PT4+PT5+PT6+PT7+PT8+PT9,怎么辦？GAL16V8每個(gè)輸出最多可有8個(gè)乘積項(xiàng)。令F1=PT1+PT2+PT3+PT4+PT5+PT6+PT7,用2個(gè)OLMC來(lái)實(shí)現(xiàn)函數(shù)F（此時(shí)GAL16V8的OLMC工作在反饋組合輸出模式，最多能實(shí)現(xiàn)7個(gè)乘積項(xiàng)相加），一個(gè)OLMC實(shí)現(xiàn)7個(gè)乘積項(xiàng)相加（即函數(shù)F1）,從相應(yīng)的芯片引腳輸出并反饋到與陣列，使F1作為一個(gè)輸入項(xiàng)，另一個(gè)OLMC實(shí)現(xiàn)F1和PT8、PT9相力口，從相應(yīng)的芯片引腳輸出，

9、從而實(shí)現(xiàn)函數(shù)F。(E9n至10.11 Xilinx公司LCA系列的FPGA由哪幾種邏輯單元組成？這些邏輯單元分別起什么作用？Xilinx公司LCA系列的FPGA由可編程邏輯模塊（CLB）、可編程I/O模塊（IOB）、可編程互連資源（IR）和靜態(tài)存儲(chǔ)器（SRAM）4種邏輯單元組成。CLB用來(lái)實(shí)現(xiàn)規(guī)模不大的組合或時(shí)序邏輯電路；IOB用來(lái)連接內(nèi)部邏輯電路與芯片外部引出腳；IR用來(lái)連接CLB與CLB,CLB與IOB,實(shí)現(xiàn)復(fù)雜的邏輯功能；SRAM存放編程數(shù)據(jù)。10.12 XC2000系列的CLB的組合邏輯電路的輸入線和輸出線各有幾根？能夠?qū)崿F(xiàn)什么樣的邏輯函數(shù)？XC2000系列的CLB的組合邏輯電路有4個(gè)

10、輸入線（A、B、C、D）和2個(gè)輸出線（X、丫）。能夠?qū)崿F(xiàn)4變量組合邏輯函數(shù)、或兩個(gè)3變量的組合邏輯函數(shù)、或含有A、B、C、D、Q五個(gè)變量的組合邏輯函數(shù)。10.13 XC2000系列的IOB能夠配置為哪幾種IO形式？XC2000系列的IOB能夠配置為5種IO形式：組合輸入、寄存器輸入、組合輸出、帶三態(tài)控制的輸出緩沖、雙向I/O。10.14 XC2000系列的IR有哪幾種形式？分別起什么作用？XC2000系列的IR可分為三類：金屬線、開(kāi)關(guān)矩陣和可編程連接點(diǎn)。金屬線又可分為通用互連、直接互連和長(zhǎng)線三種，金屬線是連接各模塊的通道，形成由多個(gè)CLB、IOB組成的電路；開(kāi)關(guān)矩陣、可編程連接點(diǎn)都為可編程開(kāi)關(guān)，用來(lái)連接各金屬線段。10.15 ispLSI器件在結(jié)構(gòu)上分為幾個(gè)部分？ispLSI器件在結(jié)構(gòu)上分為5個(gè)部分：通用邏輯模塊（GLB）、集總布線區(qū)（GRP）、輸出布線區(qū)（ORP）、輸入/輸出單元（IOC）和時(shí)鐘分配網(wǎng)絡(luò)。10.16 ispLSI1000系列的GLB分幾個(gè)部分？各有什么功能？ispLSI1000系列的GLB分為4個(gè)部分：與陣列、乘積項(xiàng)共享陣列、4輸出邏輯宏單元和控制邏輯。與陣列：形成20個(gè)乘積項(xiàng)。乘積項(xiàng)共享陣列：允許GLB的4個(gè)輸出共享來(lái)自與陣列的20個(gè)乘積項(xiàng)。4輸出邏輯宏單元：用于實(shí)現(xiàn)組合輸出或時(shí)序輸出?？刂七壿嫞河糜诋a(chǎn)生時(shí)鐘信號(hào)、復(fù)位信號(hào)、