《微機(jī)原理》考綱、試題、答案

1、8考綱、試題、答案一、考試說明本課程為閉卷考試，考試時間90 分鐘，考試題型包括以幾種題型：1 、單選題：根據(jù)要求選出正確答案，每題只有一個正確答案。2 、填空3 、簡答題：回答要點(diǎn)，并作簡要分析。4、綜合分析題二、課程知識要點(diǎn)第一章微型計(jì)算機(jī)基礎(chǔ)知識一、微型計(jì)算機(jī)的定義微型計(jì)算機(jī)是指以微處理器為核心，配以大規(guī)模集成電路構(gòu)成的內(nèi)存儲器、輸入/ 輸出接口電路、輸入/ 輸出設(shè)備及系統(tǒng)總線所組成的計(jì)算機(jī)。二、微處理器的定義微處理器是指采用大規(guī)模集成電路技術(shù)，將具有運(yùn)算器和控制器功能的電路及相關(guān)電路集成在一個芯片上的大規(guī)模集成電路。微處理器是微型計(jì)算機(jī)的核心，又稱為微型計(jì)算機(jī)的中央處理器（CPU） 。

2、三、微型計(jì)算機(jī)系統(tǒng)的定義及組成微型計(jì)算機(jī)系統(tǒng)是以微型計(jì)算機(jī)為主體，按不同應(yīng)用要求，配以相應(yīng)的外部設(shè)備、輔助電路以及指揮微機(jī)工作的系統(tǒng)軟件所構(gòu)成的系統(tǒng)。主要由微處理器、內(nèi)存儲器、輸入/輸出接口電路、輸入 /輸出設(shè)備、系統(tǒng)總線和軟件組成。四、微型計(jì)算機(jī)的主要性能指標(biāo)微型計(jì)算機(jī)的主要性能指標(biāo)有字長、存儲容量、運(yùn)算速度、存取時間和存取周期、可靠性和可維護(hù)性、性能價格比等。第二章微處理器的結(jié)構(gòu)及特點(diǎn)一、 8086 CPU 的通用寄存器及主要功能8086 CPU 包含 AX、 BX、 CX、 DX、 SI、 DI、 SP、 BP 共 8 個通用寄存器。其中AX 主要用在字的乘、除法，輸入/輸出指令中；BX

3、 主要在寄存器間接尋址和XLAT 指令中作基址寄存器使用；CX 主要在串操作指令和LOOP 指令中作計(jì)數(shù)器使用；DX 主要在字的乘除法指令和輸入/輸出指令中使用；SI 主要在字符串操作指令中作源變址寄存器使用；DI 主要在字符串操作指令中作目的變址寄存器使用；SP主要在堆棧操作中作堆棧指針使用；BP主要在寄存器間接尋址中作基址指針使用。二、邏輯地址、偏移地址、有效地址和物理地址的含義及關(guān)系邏輯地址：是用戶程序設(shè)計(jì)時所采用的地址，其表示形式為“段地址: 偏移地址”。偏移地址：是指某存儲單元距離本段段地址的偏移量(距離) ， 偏移地址值最大不超過FFFFH。有效地址即為偏移地址。物理地址：對于 C

4、PU的20條地址線所形成的1MB個存儲單元(從小到大范圍為00000HFFFFFH )就是存儲單元的物理地址，每一個存儲單元都有惟一的一個物理地址。物理地址=段基址*16+偏移地址三、時鐘周期、總線周期和指令周期的概念時鐘周期為一個時鐘脈沖的時間長度，是CPU 的基本時間計(jì)量單位?？偩€周期：是CPU 通過總線對存儲器或I/O 接口進(jìn)行一次訪問所需要的時間，一個基本的總線周期由4個T狀態(tài)構(gòu)成，分別稱為 Ti、T2、T3和T4。指令周期：CPU 執(zhí)行一條指令所需要的時間，不同指令的指令周期是不等長的。四、 8086 CPU 的工作模式8086 CPU 的工作模式分為最大工作模式和最小工作模式，主要

5、區(qū)別反映在提供微處理器的數(shù)量及總線控制信號的產(chǎn)生。由引腳MN/MX 來控制。第三章 8086 尋址方式和指令系統(tǒng)一、 8086 的尋址方式8086 主要有以下7 中尋址方式，分別為立即尋址、直接尋址、寄存器尋址、寄存器間接、尋址寄存器相對尋址、基址變址尋址、相對基址變址尋址。二、堆棧指令的執(zhí)行過程(PUSH/POP)PUSH : SP-2f SP srcf (SP+1 , SP)POP ： srcf (SP, SP-1 ) SP+2-SP第五章存儲器一、存儲器的分類按存儲介質(zhì)可分為半導(dǎo)體存儲器、磁介質(zhì)存儲器和光存儲器。按存儲器與CPU的耦合程度可分為內(nèi)存和外存。從存取方式, 半導(dǎo)體存儲器分為：

6、RAM、 ROM。二、存儲器的構(gòu)成存儲器主要包括存儲體、地址譯碼器、讀/ 寫驅(qū)動器、數(shù)據(jù)寄存器和讀/ 寫控制邏輯等部分。三、存儲器的性能指標(biāo)1 存儲容量2存取速度3 可靠性4 性能價格比5功耗四、SRA附儲器和DRA附儲器的優(yōu)缺點(diǎn)SRAM ：優(yōu)點(diǎn) : 數(shù)據(jù)由觸發(fā)器記憶, 只要不斷電, 數(shù)據(jù)就能永久保存。缺點(diǎn) : 存儲單元所用的管子數(shù)目多, 功耗大 , 集成度受到限制。DRAM ：優(yōu)點(diǎn) : 存儲單元所用的管子數(shù)目少, 功耗小 , 集成度高。缺點(diǎn) : 為避免存儲數(shù)據(jù)的丟失, 必須定期刷新。第六章微機(jī)總線技術(shù)一、總線的概念及特點(diǎn)總線是在模塊與模塊之間或者設(shè)備與設(shè)備之間傳送信息的一組公用信號線。優(yōu)點(diǎn)：

7、 （ 1）可以簡化系統(tǒng)結(jié)構(gòu)（ 2）大大減少連線數(shù)目（ 3）便于接口設(shè)計(jì)（ 4）便于系統(tǒng)的擴(kuò)充（ 5）便于設(shè)備的軟件設(shè)計(jì)和故障的診斷、維修等缺點(diǎn)： （ 1）部件或設(shè)備間信息傳輸率受總線帶寬的限制（帶寬已定，無法改變）（ 2）總線一旦出現(xiàn)故障，則依賴該總線的系統(tǒng)會陷于癱瘓二、總線的分類按傳送信息的內(nèi)容分類，有地址、數(shù)據(jù)、控制總線按照總線的層次位置分類，有片內(nèi)總線、片總線、系統(tǒng)總線和外總線三、總線標(biāo)準(zhǔn)和性能指標(biāo)總線標(biāo)準(zhǔn)包含物理特性、機(jī)械特性、功能特性、電氣特性性能指標(biāo)包含總線帶寬和總線位寬第七章 I/O 接口概述1、 I/O 接口的概念及主要功能I/O 接口是 CPU 與外設(shè)通信所需的電路，是CPU

8、 與外設(shè)的聯(lián)系橋梁。I/O 接口電路主要功能：（ 1）地址譯碼或設(shè)備選擇功能（ 2）數(shù)據(jù)緩沖功能（ 3）輸入/輸出功能（ 4）信息轉(zhuǎn)換功能（ 5）中斷請求與管理功能（ 6）可編程功能2、 I/O 端口的編址方式及優(yōu)缺點(diǎn)I/O 端口編址通常有兩種方式，一種是I/O 端口地址與存儲器地址統(tǒng)一編址方式；另一種是I/O端口地址獨(dú)立編址方式。統(tǒng)一編址優(yōu)點(diǎn)是無需專門的I/O 指令， CPU 可以像訪問存儲器那樣訪問I/O 端口；缺點(diǎn)是端口占用了部分存儲器地址空間，使存儲器容量減少。獨(dú)立編址優(yōu)點(diǎn)是端口所需的地址線少，地址譯碼器較簡單；I/O 指令執(zhí)行所需時間少，指令長度短； I/O 指令與存儲器指令有明顯增

9、加區(qū)別，使程序編制與閱讀較清晰。缺點(diǎn)是增加了I/O 讀 /寫 控制信號。3、 CPU 與外部設(shè)備之間進(jìn)行信息傳送的方式及特點(diǎn)CPU 與外部設(shè)備之間的信息傳送方式有四種。（ 1 ）無條件傳送方式。優(yōu)點(diǎn)：程序簡單，所需的硬件和軟件都比較少、傳送速度快，但必須在確信外設(shè)已準(zhǔn)備好的情況下才能使用，否則就會出錯。（ 2）程序查詢傳送方式。優(yōu)點(diǎn)：硬件線路簡單，程序易于實(shí)現(xiàn)；缺點(diǎn)是CPU 利用率低下，實(shí)時性差。（ 3）中斷傳送方式。特點(diǎn)：實(shí)現(xiàn)了CPU 與外設(shè)并行工作，大大提高了CPU 的效率，一般適合于傳送數(shù)據(jù)量少的中低速外部設(shè)備。對于高速外部設(shè)備的大批量數(shù)據(jù)傳送不適合。第八章 中斷技術(shù)一、中斷、中斷向量、

10、中斷向量地址及中斷向量表的定義中斷是指CPU 在正常運(yùn)行時，由于內(nèi)、外部事件或由程序預(yù)先安排引起的，CPU 暫停正在運(yùn)行的程序而轉(zhuǎn)去執(zhí)行內(nèi)、外部事件或預(yù)先安排的事件服務(wù)程序，待處理完畢后又回到原來被中止的 程序處繼續(xù)執(zhí)行的過程。中斷向量：每個中斷服務(wù)程序的程序入口地址中斷向量表：8086 系統(tǒng)把 256 個中斷向量集中起來，按對應(yīng)的中斷類型號從小到大的順序依次存放到了內(nèi)存的最低端，這個存放中斷向量的存儲區(qū)稱為中斷向量表。中斷向量地址：每個中斷向量在中斷向量表中占用連續(xù)4 個存儲單元，其中前2 個單元存放的是中斷向量的偏移地址 IP值，后2個單元存放的是中斷向量的段地址CS值，4個連續(xù)存儲單元中

11、的最低地址稱為中斷向量在中斷向量表中的中斷向量地址。二、中斷處理過程中斷處理的一般過程：中斷請求、中斷響應(yīng)、中斷處理和中斷返回。三、中斷優(yōu)先級及幾種解決中斷優(yōu)先級的方法中斷優(yōu)先級：CPU 響應(yīng)每個中斷源的優(yōu)先順序；解決中斷優(yōu)先級的方法：（ 1 ）軟件查詢方式（2）硬件排隊(duì)方式第九章微機(jī)基本接口技術(shù)與應(yīng)用一、 8255A 的幾種工作方式及各自特點(diǎn)8255A 有方式0、方式1 和方式 2 三種工作方式。方式 0 特點(diǎn)：與外設(shè)傳送數(shù)據(jù)時，通常不用聯(lián)絡(luò)信號或無固定的I/O 聯(lián)絡(luò)信號；可以采用無條件或查詢方式傳送，輸出有鎖存，輸入有三態(tài)緩沖而無鎖存功能；A、B、C三個口均可設(shè)成此方式，且都能被指定為輸入

12、或者輸出使用，各端口之間沒有規(guī)定必然的關(guān)系，但同一個端口不能既做 輸入又做輸出。方式 1 特點(diǎn)：是一種選通輸入/輸出方式，用以實(shí)現(xiàn)CPU 與外設(shè)之間的中斷或查詢方式進(jìn)行數(shù)據(jù)傳送，使用靈活；用作一個或兩個選通輸入/輸出端口；端口A、 B 均可為方式1 ，均可作為輸入口或者輸出口；若有一個端口為方式1 ， 則端口 C 中有 3 位被規(guī)定為方式1 的應(yīng)答聯(lián)絡(luò)信號，此時，端口 C中的其他引腳即作輸入或輸出；若端口 A、B都工作在方式1,則端口 C中有6位被作為應(yīng) 答聯(lián)絡(luò)信號，剩下的2位，仍可作為輸入或輸出。方式2特點(diǎn)：外設(shè)可在單一的 8位總線上，既能發(fā)送，也能接收數(shù)據(jù)即雙向總線I/O。工作時可用于程序

13、查詢方式， 也可工作于中斷方式； 方式2只用于端口 A,是方式1的輸入和輸出的組合； 一個8位的雙向總線端口 A和一個5位控制端口 C, 5位控制端口 C是用作端口 A的控制和狀態(tài) 信息；輸入和輸出是鎖存的。二、8253的幾種工作方式及各自特點(diǎn)8253有方式0、方式1、方式2、方式3、方式4、方式5共6種工作方式。方式0主要特點(diǎn)：軟件啟動，不自動重復(fù)計(jì)數(shù)，計(jì)數(shù)器只計(jì)數(shù)一遍；計(jì)數(shù)過程中，由 GATE信 號控制暫停。送入高電平時允許，低電平時禁止計(jì)數(shù)；在計(jì)數(shù)進(jìn)行的過程中，若寫入新的計(jì)數(shù)初值”，則寫完新值后，在下一 CLK脈沖重新開始按新值計(jì)數(shù)；可以用OUT信號作為中斷請求信號。方式1主要特點(diǎn)：輸出

14、的單拍脈沖的寬度取決于寫入的計(jì)數(shù)初值N;當(dāng)計(jì)數(shù)到0后，如果想再輸出一個同樣寬度的單拍脈沖，可再送入一個門控信號GATE的上升沿，則再次觸發(fā)，而不用再送入一個計(jì)數(shù)初值 N;在計(jì)數(shù)過程中，若 CPU改變了計(jì)數(shù)初值，它對本次計(jì)數(shù)過程不影響，計(jì)數(shù)到 0 后，若再次觸發(fā)啟動，則按新計(jì)數(shù)初值開始計(jì)數(shù)。方式2主要特點(diǎn)：不用重新設(shè)置計(jì)數(shù)初值，計(jì)數(shù)器能夠連續(xù)工作，輸出固定頻率的脈沖；門控 信號GATE為高電平時允許計(jì)數(shù)，低電平時禁止或停止計(jì)數(shù)。若門控信號GATE由低電平變?yōu)楦唠娖胶蟮南乱粋€CLK脈沖，計(jì)數(shù)器按原始值重新開始計(jì)數(shù)；計(jì)數(shù)過程中可以改變計(jì)數(shù)值，對正在進(jìn)行的計(jì)數(shù)過程不影響，對下一次計(jì)數(shù)有效，即按改變的計(jì)

15、數(shù)值進(jìn)行計(jì)數(shù)。方式3主要特點(diǎn)：與計(jì)數(shù)值為偶數(shù)或奇數(shù)有關(guān)；門控信號GATE能使計(jì)數(shù)過程重新開始；若計(jì)數(shù)過程中改變計(jì)數(shù)值，對下次計(jì)數(shù)有效。方式4主要特點(diǎn)：門控信號 GATE引線送入高電平時允許計(jì)數(shù)，低電平時則停止計(jì)數(shù)，再次成為高電平，計(jì)數(shù)器從計(jì)數(shù)初值重新開始減1計(jì)數(shù)；若計(jì)數(shù)過程中改變計(jì)數(shù)值，則按新計(jì)數(shù)值重新開始計(jì)數(shù)。方式5主要特點(diǎn)：若設(shè)置的計(jì)數(shù)值為 N,則是在寫了計(jì)數(shù)值后的 N+1個CLK脈沖，才輸出一 個負(fù)脈沖；若在計(jì)數(shù)過程中使用門控信號 GATE ,則使計(jì)數(shù)器重新開始計(jì)數(shù)，但對輸出的狀態(tài)沒有影響；若計(jì)數(shù)過程中改變計(jì)數(shù)值，只有在新的門控信號的觸發(fā)下，按新的計(jì)數(shù)值計(jì)數(shù)。 三、重點(diǎn)習(xí)題1、選擇題80

16、86CPU在進(jìn)行對外設(shè)輸出操作時，控制信號M/IO和DT/ R必須是（）D.1 和 1BHE與a是（）狀態(tài)D.1 , 1）條地址線。A .0 和 0B.0 和 1C.1 和 08086系統(tǒng)中若訪問奇存儲體的一個字節(jié)單元，則此時A.1,0B.0,1C.0, 0(3) 8086 CPU 尋址I/O 端口最多使用(A.8B.10C.16D.12(4) 指令MOV AL, 0050川中源操作數(shù)的尋址方式為(A. 立即尋址 B.直接尋址C. 間接尋址 D.變址尋址(5) 加電后仍然需要進(jìn)行數(shù)據(jù)刷新工作的存儲器是()A . SRAM B . EPROM C . DRAM D ,外存(6) 半導(dǎo)體EPRO隔

17、入的內(nèi)容，可以通過() 擦除。A.紫外線照射B. 電信號 C. 口令D.DOS命令(7) 8253可編程定時/計(jì)數(shù)器，在初始化時寫入的最大計(jì)數(shù)初值是(A.0000HB.7FFFH C.65535D.FFFFH 芯片741$273是()A.鎖存器 B.緩沖器 C.計(jì)數(shù)器D.中斷控制器)級硬件中斷。D.23(9) 三片中斷控制器 8259A級聯(lián)能管理(A.24B.22C.21(10) 在總線讀周期中，當(dāng) CPU從慢速的輸入設(shè)備讀數(shù)據(jù)時，可能需要在 T4前插入()狀態(tài)。A . T1 B. T w C. T3 D. T2答案：BBCBC AAABC2、填空(1) 在8086系統(tǒng)中，若用存儲容量為 10

18、24X 8位SRAM&片，組成8KB的存儲系統(tǒng)，需要 片這樣的芯片，每塊芯片需 條片內(nèi)尋址線。(2) 按傳送的信息來分，端口可分為 端口、端口和 端口。(3) 中斷向量是中斷服務(wù)程序的入口地址，每個中斷向量占 字節(jié)。8086系統(tǒng)最多允許允許處理 種類型的中斷，所有中斷向量組成一張中斷向量表，放在存儲器的最 低端共 字節(jié)。(4) 對于8259A的中斷請求寄存器IRR,當(dāng)某一個IRi端呈現(xiàn) 時，則表示該端有中斷請求。(5) 若8255A的系統(tǒng)基地址為2F8H,且各端口都是偶地址，則8255A的三個端口地址為 、。(6)I/O端口的編址方式分為 方式和 方式。(7)8086CPU的存儲器組織

19、采用了分體結(jié)構(gòu)，A0引腳作為 的選擇信號，BHE引腳作為 的選擇信號。答案： (1) 8_； 10(2) SSj 狀態(tài)：控制(3) 4; 256; 1KB(4)高電平 (5) 2FAH 2FCH 2FEH(6)存儲器、I/O 端口統(tǒng)一編址;I/O 端口獨(dú)立編址(7)偶存儲體;奇存儲體3、簡答題(1)簡述8086系統(tǒng)復(fù)位(RESE兩腳為高電平)后，CPUf要做的操作。答：DS ES SS IP、PSWWt零；CS=FFFFH指令隊(duì)列清空；從 FFFF0H處開始執(zhí)行 指令；總線被設(shè)置為高阻。(2) CPU與外設(shè)間傳送數(shù)據(jù)主要有哪幾種方式？其中適用于高速外設(shè)進(jìn)行大量數(shù)據(jù)傳送的 是哪一種？答：CPU1

20、外設(shè)間傳送數(shù)據(jù)主要有：程序才制傳送方式、中斷方式、DMAT式，其中程序控制傳送方式，又分為無條件傳送方式和查詢式傳送方式。DMAT式適用于高速外設(shè)進(jìn)行大量數(shù)據(jù)傳送。8253芯片內(nèi)有幾個計(jì)數(shù)通道？每個計(jì)數(shù)通道內(nèi)包含哪些寄存器？答：8253芯片內(nèi)有三個計(jì)數(shù)通道，每個計(jì)數(shù)通道內(nèi)包括：一個 16位的初值寄存器、一個16位的減法計(jì)數(shù)器、一個16位輸出寄存器。(4) 什么是總線周期？ 8086CPU勺讀/寫總線周期各包含多少個時鐘周期？什么情況下需要插入等待周期TW答：8086CPU經(jīng)外部總線對存儲器或 I/O端口進(jìn)行一次信息的輸入或輸出過程所需要的時間，稱為總線周期。8086CPU的讀/寫總線周期通常包

21、括 Ti、T2、T3、T4狀態(tài)4個時鐘周期。在高速的CPU1慢速的存儲器或I/O接口交換信息時，為了防止丟失數(shù)據(jù)，會由存儲器或外設(shè)通過READY1號線，在總線周期的T3和T4之間插入1個或多個必要的等待狀態(tài) T% 用來進(jìn)行必要的時間補(bǔ)償。(5) 8086的復(fù)位信號是什么？有效電平是什么？CPUt位后，寄存器和指令隊(duì)列處于什么狀態(tài)？答：8086的復(fù)位信號是 RESET有效電平是高電平，CPUM位后，指令隊(duì)列清空，寄存器中CS=FFFFH ,其余寄存器的值全部清零。4、綜合分析題(1)假設(shè)(AX)=1234H, (BX)=5678H, (SP)=1000H,指出執(zhí)行下面的程序段后，各相關(guān)寄存器及堆 棧段中的內(nèi)容。PUSHAX;(AX)=?,(BX尸？，(SP尸？,棧頂字節(jié)SP=?,棧頂?shù)诙止?jié)SP+1=?PUSHBX;(AX)=?,(BX尸？ ,(SP)=?,棧頂字節(jié)SP=?,棧頂?shù)诙止?jié)SP+1=?POPAX;(AX)=?,(BX尸？，(SP尸？，棧頂字節(jié)SP=?,棧頂